CN202662587U - 半导体模块 - Google Patents
半导体模块 Download PDFInfo
- Publication number
- CN202662587U CN202662587U CN201220171840.0U CN201220171840U CN202662587U CN 202662587 U CN202662587 U CN 202662587U CN 201220171840 U CN201220171840 U CN 201220171840U CN 202662587 U CN202662587 U CN 202662587U
- Authority
- CN
- China
- Prior art keywords
- lower bolster
- recess
- semiconductor module
- heating panel
- mold layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Abstract
本实用新型提供兼具高散热性、和下垫板与散热板之间的高绝缘性的半导体模块。在塑模层(60)的下面侧形成有凹部。下垫板(30)等的下面露出到该凹部的底面中。另外,在该底面中,在邻接的下垫板之间,构成比构成下垫板的下面的平面还要突出到下侧的凸部(61)。4个凸部(61)的顶部是以构成同一平面的方式构成的。在塑模层(60)的下面侧的上述凹部中,通过绝缘层(70)接合有散热板(80)。散热板(80)的上面被4个凸部(61)的顶部支撑,散热板(80)与下垫板(10、20、30、40、50)之间的间隔是由凸部(61)决定的。其空隙被绝缘层(70)填充。
Description
技术领域
本实用新型涉及如下所述的半导体模块的构造,该半导体模块具有在塑模层中封装了在下垫板上搭载半导体芯片的构造的结构。
背景技术
在使用半导体芯片时,多使用如下所述结构的半导体模块:在由绝缘性高的树脂材料构成的塑模层中,封装了在由金属构成的下垫板上搭载半导体芯片的构造的结构。塑模层是为了提高半导体芯片的机械保护和耐湿性、提高可信度而使用的。成为构成半导体芯片的输入输出端子的引线从该塑模层中突出的形状,将该引线弯曲而焊接固定在印刷基板等上来使用。
在半导体芯片上流过大电流而工作的功率半导体模块中,特别重要的是使半导体芯片高效地进行散热。由于下垫板一般很厚且由热导率高的金属板(钢板等)构成,因此半导体芯片发出的热会传递到该下垫板。但是,由于构成塑模层的树脂材料的热导率一般很低,因此使用用于提高散热效率的各种结构。
专利文件1中记载了,具有在塑模层上设置了开口部以使下垫板露出的结构的半导体模块。在该构造中,虽然散热效率提高,但是水分等容易从外部侵入到下垫板、或半导体芯片。因此,在特别是搭载了功率半导体芯片时,容易产生由水分等引起的耐压的劣化等。因此,可信度劣化。
因此,在专利文献1中还记载了如下所述的内容:在该开口部中,在下垫板上接合散热板而挡住该开口。另外,在专利文件2中记载了具有在与专利文献1相同的构造中,使用高热导性粘接剂将散热板接合在下垫板上的结构的半导体模块。此时,在这些接合部分上形成凹凸而提高散热效率。在将该半导体模块搭载在印刷基板等上之后,能够在该散热板上进一步接合其他的散热板而进一步提高散热效率。
使用这样的技术,能够得到具有高散热效率的半导体模块。
【专利文献1】日本实开昭62-131449号公报
【专利文献2】日本特开平06-005737号公报
例如,在单一的半导体模块中使用多个下垫板,在每个下垫板上设置半导体芯片的情况也很多。在这种情况下,可知为了提高散热效率优选使用1张大小的散热板。另一方面,还需要将下垫板彼此之间的绝缘性(绝缘耐压)保持得高。但是,由于散热板与下垫板同样由热导率高的铜等构成,因此其电导率也高。因此,在下垫板和散热板接近时,虽然散热效果高,但是下垫板彼此的绝缘性下降。
此时,在记载于专利文献2等中的构造中,该绝缘是通过粘接剂来实现的。但是,由于粘接剂的厚度一般不均匀,因此很难稳定地确保绝缘性。
即、很难得到兼具高散热性、和下垫板与散热板之间的高绝缘性的半导体模块。
实用新型内容
本实用新型是鉴于上述问题点而完成的,其目的在于,提供解决上述问题点的实用新型。
本实用新型为了解决上述问题而具有如下所述的结构。
本实用新型的半导体模块,其构成为在塑模层中封装了在下垫板的上面搭载芯片而成的结构,该半导体模块的特征在于,
在所述塑模层的所述下垫板的下面侧形成有凹部,在该凹部中,露出有所述下垫板的下面,且具有设置了多个凸部的底面,该多个凸部各自的顶部构成的平面相比于所述下垫板的下面位于下侧,
在该凹部中,通过绝缘层嵌入有散热板。
本实用新型的半导体模块,其特征在于,
使用多个下垫板,
所述塑模层以在所述凹部的底面中露出有所述多个下垫板的下面的方式构成,
所述凸部形成于邻接的所述下垫板之间。
本实用新型的半导体模块,其特征在于,
在所述塑模层的所述下垫板的上面侧形成有第2凹部,
在该第2凹部中通过第2绝缘层嵌入有第2散热板。
【实用新型效果】
由于本实用新型具有如上所述的结构,因此能够得到兼具高散热性、和下垫板 与散热板之间的高绝缘性的半导体模块。
附图说明
图1的(a)是本实用新型的实施方式的半导体模块的俯视图,(b)是其A-A方向的剖视图,(c)是仰视图。
图2是本实用新型的实施方式的半导体模块的B-B方向的剖视图。
图3的(a)是示出在本实用新型的实施方式的半导体模块的制造方法中使用的引线框架的形状的仰视图,(b)是其C-C方向的剖视图,(c)是其D-D方向的剖视图。
图4的(a)是示出刚进行了本实用新型的实施方式的半导体模块的制造方法中的芯片搭载工序之后的形状的仰视图,(b)、(c)是其剖视图。
图5的(a)是示出刚进行了本实用新型的实施方式的半导体模块的制造方法中的塑模层形成工序之后的形状的仰视图,(b)、(c)是其剖视图。
图6的(a)是示出刚进行了本实用新型的实施方式的半导体模块的制造方法中的散热板接合工序之后的形状的仰视图,(b)、(c)是其剖视图。
图7的(a)、(b)是示出散热板接合工序的详细的剖视图。
图8的(a)是示出在制造本实用新型的实施方式的半导体模块的变形例时的塑模层形成步骤中的形状的剖视图,(b)是示出散热板接合工序中的形状的剖视图。
符号说明
10、20、30、40、50:下垫板;30a:第1下垫板(下垫板);30b:第2下垫板(下垫板);31a~31c:芯片;32~35:引线;36:接合线;60:塑模层;61:凸部;70:绝缘层;71:第2绝缘层(绝缘层);80:散热板;81:第2散热板(散热板);90:凹部;91:第2凹部(凹部);100:半导体模块。
具体实施方式
以下,对本实用新型的实施方式的半导体模块、及其制造方法进行说明。在该半导体模块中,在塑模层中设置有多个在下垫板上搭载有芯片的构造。而且,为了提高对来自该芯片的热进行散热的效率,对该构造接合了散热板。此处,虽然散热板和下垫板都由热导率及电导率高的金属构成,但是确保了散热板与下垫板或下垫板上的 芯片之间的绝缘性。
图1的(a)是示出该半导体模块100的结构的俯视图,(b)是其A-A方向的剖视图,(c)是仰视图。另外,图2是其B-B方向的剖视图。在该半导体模块100中,使用5个下垫板10、20、30、40、50,在这些下垫板之上搭载有芯片。下垫板10、20、30、40、50的下面(图1(c)中的下侧的面)形成同一平面。由于各下垫板之上的结构相同,因此关于下垫板之上的结构,以下仅对中央的下垫板30进行说明。
下垫板30被分割为第1下垫板30a、第2下垫板30b。在第1下垫板30a上搭载有芯片31a、芯片31b,在第2下垫板30b上搭载有芯片31c。另外,在下垫板30的图1(a)、(c)中的上下方向上各形成有2根引线32~35。虽然引线32与第1下垫板30a成为一体化,但是引线33与邻接的第1下垫板30a电分离。同样地,虽然引线35与第2下垫板30b成为一体化,但是引线34与邻接的第2下垫板30b电分离。另外,如后所述,所有的下垫板、引线是在制造该半导体模块100时通过在被一体化的状态下对金属板(例如铜板)进行加工而形成,之后通过切断而成为图1的形状。
芯片31a~31c之间、或者芯片31b与引线33之间、芯片31c与引线34之间,是通过接合线36来连接的。由此,构成使用了芯片31a~31c的电路,作为该电路的输入输出端子使用引线32~35。另外,该结构在其他的下垫板10、20、40、50中也相同,邻接的下垫板之间、或者邻接的下垫板之上的芯片之间,也能够通过接合线36来连接。另外,在图1中省略了接合线36的记载。
对于芯片31a、31b、31c,作为构成电源电路的半导体芯片,分别使用IGBT(Insulated Gate Bipolar Transistor)、FRD(Fast Recovery Diode)、控制用IC。这些芯片通过焊料与下垫板30(第1下垫板30a、第2下垫板30b)接合。在这些芯片中的被接合的一侧的面上形成有电极,该电极是通过焊料与第1下垫板30a或第2下垫板30b电连接的。
此处,在工作时发热量最大的是配置在下垫板30的中央部的芯片31a(IGBT),其次是芯片31b(FRD)。另一方面,芯片31c(控制用IC)的发热量小,且控制用IC有时会由于热而引起特性劣化。因此,为了使来自芯片31a、31b的发热很难传递,将第2下垫板30b和第1下垫板30a分离开。为了使用下垫板30(第1下垫板30a)而高效地对来自芯片31a、31b的热进行散热,如图2所示,搭载该芯片31a的部位 上的第1下垫板30a的下面侧形成得厚。另一方面,第1下垫板30a、第2下垫板30b的上面侧形成为平面形状,与引线32~35的上面侧构成同一平面。
作为在连接中使用的接合线36的材料,能够根据所要求的配线长、电阻、强度等而适当地使用铝或金。
上述构造是以引线32~35向图1(a)、(c)中的上下方向突出的方式封装在塑模层60中的。塑模层60由具有绝缘性透湿性低、且容易成型为图1所示的形状的热硬化性树脂(例如环氧树脂)构成。但是,这种树脂材料的热导率,相比于构成下垫板30等的金属,小到能够忽略的程度。
塑模层60的上面侧(图1(b)的上侧、图2的左侧)以封装芯片31a~31c、接合线36等的方式形成。另一方面,在塑模层60的下面侧形成有凹部。在该凹部的底面(图1(b)中为上侧的面)上,露出有下垫板30等的下面。另外,在其底面上,在邻接的下垫板(下垫板10与下垫板20、下垫板20与下垫板30、下垫板30与下垫板40、下垫板40与下垫板50)之间,构成有相比于构成下垫板的下面的平面向下侧突出的凸部61。4个凸部61的顶部是以构成同一平面的方式构成的。即、4个凸部61的顶部构成的平面,相比于构成下垫板10~50的下面的平面位于下侧。
在塑模层60的下面侧的上述凹部中,通过绝缘层70接合有散热板80。绝缘层70,作为具有绝缘性且透湿性低的树脂材料,例如由环氧树脂构成。散热板由热导率高的金属(例如铜)构成。通过从图1(b)的下侧压接处于硬化前的软化状态的绝缘层70和散热板80,能够成为图1的形状。此时,散热板80的上面被4个凸部61的顶部支撑,散热板80与下垫板10、20、30、40、50之间的间隔是由凸部61决定的。其空隙被绝缘层70填充。
以下,对该半导体模块100的制造方法进行说明。该半导体模块100是使用引线框架来制造的,该引线框架具有排列有与多个半导体模块100对应的下垫板和引线而被一体化的结构。在排列而形成图1的构造之后,通过切断邻接的半导体模块100之间,得到各个半导体模块100。该引线框架能够通过对1张金属板进行加工来制造。
图3的(a)是该引线框架中的与一个半导体模块100量对应的部位的仰视图,(b)是与其C-C方向对应的剖视图,(c)是与D-D方向对应的剖视图。该仰视图(a)对应于图1(c)。在图3(a)中,第1下垫板30a与引线32、第2下垫板30b与引线35被分别一体化,引线33、34与它们分开。实际上,图3(a)的构造被二维地排列, 在图3(a)所示的范围以外,该构造被连接而一体化。
如图3(c)所示,在下垫板30(第1下垫板30a)中,下面侧比引线32~35形成得厚,在上面侧与引线32~35构成同一平面。
图4的(a)、(b)、(c)~图6的(a)、(b)、(c)是将在使用该引线框架进行了以后的工序时的形状与图3(a)、(b)、(c)对应示出的图。首先,如图4的(a)、(b)、(c)所示,在该下垫板30的上面侧搭载有芯片31a~31c等,以构成该半导体模块100中的电路的方式,连接接合线36(芯片搭载工序)。另外,在工作时发热量最大的芯片31a搭载在下垫板30(第1下垫板30a)中的下面侧形成得厚的部位。关于芯片31a~31c与下垫板30之间的接合,能够使用焊料或粘接剂来进行。另外,虽然在此处仅对下垫板30的周围的部位进行了说明,但是其他的下垫板周围也相同。
接着,如图5的(a)、(b)、(c)所示,以围绕下垫板10、20、30、40、50周围,并封装芯片31a~31c、接合线36等的形状来形成塑模层60(塑模层形成步骤)。为此,例如能够使用传递模塑法。此时,在将图4的(a)、(b)、(c)的构造设置在模具上,在内部加热填充了构成塑模层60的树脂材料(例如环氧树脂)之后,使其成型硬化。此时构成为,在塑模层60的下面侧,在包含下垫板10、20、30、40、50的很宽的范围内形成凹部90。在该凹部90的底面上,使下垫板30等中形成得厚的下面露出。另外,如图5(b)所示,在凹部90的底面中的邻接的下垫板之间形成有凸部61。凸部61的顶部(图5(b)的最下部)是以构成同一平面的方式设定的,该平面是以相比于所露出的下垫板30位于图5(b)中来到下侧的方式设定的。
接着,在塑模层60的下面侧的凹部90的底面,通过绝缘层70接合有散热板80(散热板接合工序)。此处,由于由树脂材料构成的凸部61(塑模层60)已经硬化,因此通过将处于软化状态的绝缘层70和散热板80嵌合到该凹部90之后进行压接,从而能够形成图6的(a)、(b)、(c)的形状。之后,通过使绝缘层70硬化,散热板80在与凸部61的顶部抵接的状态下被固定。该硬化是通过热硬化等来进行的。
图7的(a)、(b)详细地示出了该散热板接合工序中的形状。图7(a)、(b)是放大示出图6(b)中的塑模层60的凹部90中的两端部和凸部61附近的剖视图。图7(a)是压接绝缘层70、散热板80之前的形状,图7(b)示出了压接之后的形状。此处,当存在没有通过绝缘层70挡住该开口的部位时,由于在使用该半导体模块100时,有可能进入水分等,因此是不可取的。因此,绝缘层70优选构成为在俯 视时比塑模层60的开口还要稍大的形状。如果在压接散热板80的阶段,绝缘层70处于软化状态,则在该状态下,能够对绝缘层70、散热板80进行压接,且能够用绝缘层70堵塞该凹部90。另外,为了将散热板80插入到该塑模层60的凹部90中,如图7的(a)、(b)所示,优选构成为在俯视时比该凹部90稍小的形状。另外,在图7的(a)、(b)中,接合后的散热板80的下面比没有形成有凹部90的塑模层60的下面还要位于下侧、即构成为在接合后散热板80从塑模层60突出的形状。但是,散热板80的下面与没有形成有凹部90的塑模层60的下面之间的位置关系是任意的,也可以构成为散热板80没有从塑模层60突出的形状。
之后,通过切断在引线框架中邻接的半导体模块100之间,从而能够得到多个图1形状的半导体模块100。但是,也可以到塑模层形成工序(图5的(a)、(b)、(c))为止不切断引线框架来进行,之后,在进行了该切断之后进行散热板接合工序。
在该半导体模块100中,散热板80与下垫板30等之间的绝缘性是通过塑模层60和绝缘层70来确保的。对该绝缘性影响特别大的是绝缘距离近(薄)的绝缘层70。在上述的结构中,凸部61能够通过传递模塑而容易且高精度地形成。因此,能够以高精度维持散热板80与下垫板10、20、30、40、50之间的间隔。另外,由于在该空隙部中填充有绝缘层70,因此能够保持散热板80与下垫板10、20、30、40、50之间的绝缘性。由此,还能够维持下垫板之间的绝缘性。另外,由于形成在塑模层60上的凹部90通过绝缘层70而被堵塞,因此下垫板和芯片不会暴露在空气,还确保可信度。
另一方面,虽然绝缘层70的导热性低,但是根据上述构造,能够以由凸部61的高度规定的厚度来使绝缘层70的厚度保持得很薄。因此,能够高效地进行针对散热板80的导热。即、能够提高该半导体模块100的散热效率。
但是,在使用了散热板80的半导体模块100中,在下面侧存在大的散热板80,在其上形成有塑模层60。散热板80例如由铜构成,塑模层60例如由环氧树脂构成。前者的热胀系数为17ppm/K左右,后者为22ppm/K左右,差距很大。因此,该半导体模块100中的热膨胀在上下方向上差距很大,在散热板接合工序之后、和在使用该半导体模块100时,该半导体模块100容易产生翘曲。
为了改善这一点,能够在上述半导体模块100中的上面侧也接合散热板。图8(a)、(b)是示出使用了该结构的半导体模块的制造方法的剖视图。此处,图8中的 (a)、(b)是分别与塑模层形成步骤(图5(b))、散热板接合步骤(图6(b))对应的剖视图。
在该半导体模块中,在塑模层形成步骤(图8(a))中,在塑模层60的上面侧也设置有凹部(第2凹部)91,而不是在下面侧。但是,该凹部91的深度是达不到接合线36和芯片31a~31c等的深度。在该凹部91中,与下面侧的凹部90不同,在底面没有形成凸部,其底面平坦。
之后,在散热板接合工序(图8(b))中,与下面侧同样,散热板(第2散热板)81通过绝缘层(第2绝缘层)71接合在凹部91中。能够同时进行绝缘层71和绝缘层70的硬化处理。
在该结构中,能够从上下面进行散热。但是,一般与下垫板30等接近的设置有散热板80的下侧的散热效果大,而基于散热板81的散热效果比上述下侧的散热效果小。但是,由于存在设置在上面侧的散热板81,从而该半导体模块的上下方向的构造接近上下对称,因此能够减少翘曲。此时,尤其优选的是使散热板80与散热板81构成为相同的结构(平面形状、厚度)。
另外,在图1等的结构中,虽然使各下垫板上的芯片的结构相同,但是该结构是任意的。另外,在上述的例子中,虽然构成为使下垫板的下面侧局部地变厚,但是只要是能够高效地进行所搭载的芯片的散热,能够在邻接的下垫板之间的塑模层上形成凸部,则下垫板(引线框架)的结构也是任意的。
关于凸部的形状,也只要多个凸部的顶部构成的面相比于下垫板的下面位于下侧,能够固定散热板与下垫板之间的位置关系,则是任意的。例如,也可以在矩形形状凹部的底面的4角上形成4个凸部。另外,虽然凸部必须是多个,但是各形状没有必要相同。另外,只要能够固定散热板与下垫板之间的位置关系,则凸部的顶部也没有必要严格地构成同一平面。
另外,在上述的例子中,虽然使用了多个电气地独立的下垫板来构成,但是可知即使在下垫板为一个的情况下,例如如果能够在该两侧形成凸部时,则起到相同的效果。即、下垫板并不限定为多个。
相反,在上述的例子中,虽然下面侧的散热板为一个,但是将此分割为多个的情况下也相同。此时,虽然散热效果不如上述的例子,但是翘曲变小。对于上面侧的散热板也相同。
另外,虽然散热板为单纯的平板形状,但是至少与进行接合的侧相反侧的形状没有必要是平坦的形状。也可以将该面的形状构成为如散热效果高的形状。另外,为了散热也可以在该散热板上进一步接合其他的散热构造。
另外,通过在层叠构成散热板80的材料和构成绝缘层70的材料之后进行冲压加工,从而能够得到散热板80与绝缘层70的层叠构造。在该情况下,相对于在图7的(a)、(b)的例子中使绝缘层70比凹部90大,在压接之前的状态下散热板80与绝缘层70具有同一形状。但是,由于通过压接而扩大绝缘层70,因此能够用绝缘层70来堵塞凹部90。此时,优选将冲压加工时的绝缘层70加厚考虑了该扩大的量。即、绝缘层70的形状,只要能够堵塞散热板接合工序凹部90,则是任意的。
Claims (3)
1.一种半导体模块,其构成为在塑模层中封装有在下垫板的上面搭载芯片而成的结构,该半导体模块的特征在于,
在所述塑模层的所述下垫板的下面侧形成有凹部,在该凹部中,露出所述下垫板的下面,且该凹部具有设置了多个凸部的底面,该多个凸部各自的顶部构成的平面相比于所述下垫板的下面位于下侧,
在该凹部中,通过绝缘层嵌入有散热板。
2.根据权利要求1所述的半导体模块,其特征在于,
该半导体模块使用多个下垫板,
所述塑模层以在所述凹部的底面上露出所述多个下垫板的下面的方式构成,
所述凸部形成于邻接的所述下垫板之间。
3.根据权利要求1或2所述的半导体模块,其特征在于,
在所述塑模层的所述下垫板的上面侧形成有第2凹部,
在该第2凹部中通过第2绝缘层嵌入有第2散热板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011107097A JP2012238737A (ja) | 2011-05-12 | 2011-05-12 | 半導体モジュール及びその製造方法 |
JP2011-107097 | 2011-05-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202662587U true CN202662587U (zh) | 2013-01-09 |
Family
ID=47457473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201220171840.0U Expired - Fee Related CN202662587U (zh) | 2011-05-12 | 2012-04-20 | 半导体模块 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2012238737A (zh) |
CN (1) | CN202662587U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112542438A (zh) * | 2019-09-20 | 2021-03-23 | 株式会社东芝 | 半导体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102231769B1 (ko) * | 2019-08-20 | 2021-04-01 | 제엠제코(주) | 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법 |
-
2011
- 2011-05-12 JP JP2011107097A patent/JP2012238737A/ja not_active Withdrawn
-
2012
- 2012-04-20 CN CN201220171840.0U patent/CN202662587U/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112542438A (zh) * | 2019-09-20 | 2021-03-23 | 株式会社东芝 | 半导体装置 |
CN112542438B (zh) * | 2019-09-20 | 2024-04-16 | 株式会社东芝 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2012238737A (ja) | 2012-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8432030B2 (en) | Power electronic package having two substrates with multiple semiconductor chips and electronic components | |
US9240371B2 (en) | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module | |
CN102194806B (zh) | 堆栈式双晶片封装及其制备方法 | |
US7923827B2 (en) | Semiconductor module for a switched-mode power supply and method for its assembly | |
CN104821302B (zh) | 半导体装置 | |
US10811345B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5163055B2 (ja) | 電力半導体モジュール | |
CN101752329A (zh) | 带有堆积式互联承载板顶端散热的半导体封装及其方法 | |
US10529656B2 (en) | Semiconductor device | |
CN102047414A (zh) | 电力半导体电路装置及其制造方法 | |
JP2007184501A (ja) | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法 | |
CN108155168B (zh) | 电子器件 | |
CN105900231A (zh) | 半导体装置 | |
JP5935374B2 (ja) | 半導体モジュールの製造方法 | |
CN105940489A (zh) | 半导体模块 | |
GB2485087A (en) | Power electronic package | |
CN102403295B (zh) | 金属键接的半导体封装及其方法 | |
CN207165543U (zh) | 一种低寄生电感双面散热功率模块 | |
JP6534677B2 (ja) | スタックされたチップ及びインターポーザを備えた部分的に薄化されたリードフレームを有するコンバータ | |
US20220199563A1 (en) | High thermal dissipation, packaged electronic device and manufacturing process thereof | |
CN202662587U (zh) | 半导体模块 | |
JP4910889B2 (ja) | 半導体装置 | |
KR101255930B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
GB2444978A (en) | Interconnections between two substrates in power electronic package for chips and components. | |
CN114566473A (zh) | 包括具有嵌入的封装式半导体芯片的引线框的印刷电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130109 Termination date: 20180420 |
|
CF01 | Termination of patent right due to non-payment of annual fee |