JP2018067623A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018067623A
JP2018067623A JP2016205013A JP2016205013A JP2018067623A JP 2018067623 A JP2018067623 A JP 2018067623A JP 2016205013 A JP2016205013 A JP 2016205013A JP 2016205013 A JP2016205013 A JP 2016205013A JP 2018067623 A JP2018067623 A JP 2018067623A
Authority
JP
Japan
Prior art keywords
metal film
semiconductor device
film
solder layer
covers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016205013A
Other languages
English (en)
Inventor
良太 水野
Ryota Mizuno
良太 水野
勝俊 成田
Katsutoshi Narita
勝俊 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2016205013A priority Critical patent/JP2018067623A/ja
Publication of JP2018067623A publication Critical patent/JP2018067623A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 はんだの流れ出しを防止すると共に、第2金属膜と保護膜が剥離し難い半導体装置を提供する。
【解決手段】 本明細書が開示する半導体装置は、半導体基板と、半導体基板の表面を覆う第1金属膜と、第1金属膜の表面の外周部を覆う保護膜と、第1金属膜の表面の中央部から保護膜の表面に跨る範囲を覆う第2金属膜と、を有する。第2金属膜の表面の保護膜を覆う範囲の表面には、突起部が配置されている。
【選択図】図2

Description

本明細書に開示の技術は、半導体装置に関する。
特許文献1には、半導体基板と、半導体基板の表面を覆う第1金属膜と、第1金属膜の表面の外周部を覆う保護膜と、第1金属膜の表面の中央部から保護膜の表面に跨る範囲を覆う第2金属膜を有する半導体装置が開示されている。
特許文献2には、半導体基板の表面の金属膜を、はんだによって外部のヒートシンクブロックに接続した構造が開示されている。はんだ層によって、金属膜がヒートシンクブロックに対して電気的に接続されている。
特許文献3には、半導体基板の表面に配置される保護膜などの部材に凹部を設けることで、はんだの流れ出しを防止することが開示されている。
特開2010−272711号公報 特開2008−210829号公報 特開2013−038277号公報
特許文献1に開示される半導体装置の第2金属膜を、はんだによってヒートシンクブロックに接続する構造がある。この場合、放熱性を高めるために、ヒートシンクブロックのはんだ接合面の面積と、半導体基板の表面を覆う第1金属膜の表面の中心部の面積は略等しい。また、ヒートシンクブロックのはんだ接合面と、第1金属膜の表面の中心部が、上面視にて重なるように、ヒートシンクブロックが接続される。そのため、はんだの流れ出しを防止するために、特許文献3の技術を適用すると、第2金属膜の保護膜の表面を覆う範囲の表面に、凹部を形成することになる。
第2金属膜には、はんだの中心に向かう引張り応力が生じている。第2金属膜に凹部を形成すると、凹部に引張り応力が集中する。そのため、第2金属膜と保護膜とが剥離し、半導体装置の電気的特性に異常が生じることが考えられる。
したがって、本明細書では、はんだの流れ出しを防止すると共に、第2金属膜と保護膜が剥離し難い半導体装置を開示する。
本明細書に開示する半導体装置は、半導体基板と、前記半導体基板の表面を覆う第1金属膜と、第1金属膜の表面の外周部を覆う保護膜と、第1金属膜の表面の中央部から保護膜の表面に跨る範囲を覆う第2金属膜と、を有する。この半導体装置は、第2金属膜の表面の前記保護膜を覆う範囲の表面に、突起部が配置されていることを特徴とする。
上記の半導体装置では、第2金属膜の表面の前記保護膜を覆う範囲の表面に、突起部が配置されている。このような構成によれば、突起部によって、はんだの流れ出しを防止することができる。従って、第2金属膜の表面に、はんだの流れ出しを防止するための凹部を形成する必要がない。あるいは、凹部を形成したとしても、その深さを極めて浅くすることができる。これにより、はんだから第2金属膜に加わる応力が、一点に集中することが抑制される。そのため、第2金属膜と保護膜が剥離し難い。
実施形態に係る半導体装置の断面図である。 図1の範囲IIの拡大図である。 実施形態に係る半導体装置が備える半導体素子の上面図である。 比較形態に係る半導体装置の図2に対応する断面図である。 変形例に係る半導体装置の図3に対応する上面図である。 変形例に係る半導体装置の図3に対応する上面図である。
図1に示すように、実施形態に係る半導体装置10は、半導体素子20と、ヒートシンクブロック80と、表面側放熱板81と、裏面側放熱板82と、封止樹脂83を備えている。半導体素子20は、半導体基板と、表面電極と、裏面電極を有している。なお、図1では、表面電極と裏面電極の図示が省略されている。ヒートシンクブロック80は、はんだ層91を介して半導体素子20の表面電極に固定されている。表面側放熱板81は、はんだ層92を介してヒートシンクブロック80の表面に固定されている。裏面側放熱板82は、はんだ層93を介して半導体素子20の裏面電極に固定されている。封止樹脂83は、表面側放熱板81の下面、ヒートシンクブロック80、半導体素子20及び裏面側放熱板82の上面を覆っている。
半導体素子20としては、例えば、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、またはダイオード等を用いることができる。半導体素子20は、動作中に発熱する。図2に示すように、半導体素子20は、半導体基板24と、表面電極23と、突起部25と、保護膜26と、裏面電極28を有している。
半導体基板24は、板状であり、例えばシリコン(Si)や炭化ケイ素(SiC)等により構成されている。
表面電極23と保護膜26は、半導体基板24上に設けられている。表面電極23は、第1金属膜21と第2金属膜22を有している。第2金属膜22の表面には、突起部25が設けられている。
図3は半導体素子20の上面図である。図3に示すように、半導体基板24の表面に、第1金属膜21が設けられている。第1金属膜21は、半導体基板24の表面を覆っている。第1金属膜21は、導電性を有しており、例えばアルミニウム合金(AlSi)により構成されている。
保護膜26は、樹脂により構成されており、絶縁性を有している。保護膜26は、例えばポリイミドにより構成されている。図2、3に示すように、保護膜26は、第1金属膜21に覆われていない範囲の半導体基板24の表面と、第1金属膜21の表面の外周部を覆っている。保護膜26は、第1金属膜21の上部に開口部52を有している。開口部52内に、第1金属膜21の表面の中央部が配置されている。したがって、第1金属膜21の表面の中央部は、保護膜26に覆われていない。
第2金属膜22は、導電性を有しており、例えばニッケル(Ni)により構成されている。図2に示すように、第2金属膜22は、第1金属膜21の表面の中央部から保護膜26の表面に跨る範囲を覆っている。第2金属膜の中央側の部分は、第1金属膜21の表面の中央部を覆っている。第2金属膜22の外周側の部分56は、保護膜26の上部に乗り上げている。以下では、第2金属膜22の保護膜26の上部に配置されている部分56を、乗り上げ部56と称する。乗り上げ部56の表面には、突起部25が形成されている。突起部25は、開口部52(すなわち、第1金属膜21の中央部)を囲むように環状に伸びている。突起部25は、例えばアルミニウム合金(AlSi)など、はんだの濡れ性が悪い材料で形成されている。第2金属膜22の表面は、はんだ層91に覆われている。はんだ層91は、第2金属膜22の表面のうち、突起部25で囲まれた範囲の表面を覆っている。はんだ層91は、第2金属膜22の表面のうち、突起部25よりも外周側に位置する範囲の表面を覆っていない。はんだ層91の端部は、突起部25の内周側の側面に接している。はんだ層91は、はんだ付け工程において、第2金属膜22の表面のうち、突起部25で囲まれた範囲の表面に濡れ広がる。すなわち、はんだ層91の濡れ広がりは、突起部25により堰き止められる。
第2金属膜22には、はんだ層91の中心に向かう引張り応力が加わっている。はんだ層91は、高温の溶融状態で第2金属膜22の表面に形成され、その後、冷えて固化する際に収縮する。したがって、はんだ層91から、第2金属膜22に対して、はんだ層の中心に向かう応力が生じる。
比較形態に係る半導体装置110の構造を図4に示す。図4は、実施形態に係る半導体装置10の断面図である図2に対応する図である。なお、実施形態に係る半導体装置10と同様の構成については、同一の参照符号を付すことにより説明を省略する。図4に示すように、比較形態に係る半導体装置110では、第2金属膜22の乗り上げ部56の表面に突起部25が形成されていない。乗り上げ部56には、凹部27が形成されている。凹部27は、開口部52(すなわち、第1金属膜21の中央部)を囲むように環状に伸びている。第2金属膜22の表面は、はんだ層91に覆われている。はんだ層91は、第2金属膜22の表面のうち、凹部27で囲まれた範囲の表面を覆っている。はんだ層91は、第2金属膜22の表面のうち、凹部27よりも外周側に位置する範囲の表面を覆っていない。はんだ層91は、凹部27内に配置されている。はんだ層91は、はんだ付け工程において、第2金属膜22の表面のうち、凹部27で囲まれた範囲の表面に濡れ広がる。すなわち、はんだ層91の濡れ広がりは、凹部27により堰き止められる。
第2金属膜22には、はんだ層91から、はんだ層91の中心に向かう応力が加わっている。はんだ層91は、高温の溶融状態で第2金属膜22の表面に形成され、その後、冷えて固化する際に収縮する。したがって、はんだ層91から、第2金属膜22に対して、はんだ層の中心に向かう応力が生じる。比較形態に係る半導体装置110では、第2金属膜22の乗り上げ部56の表面に、凹部27が形成されている。凹部27内には、はんだ層91が配置されている。そのため、はんだ層91から第2金属膜22に加わる応力が、凹部27に集中する。したがって、第2金属膜22と保護膜26が剥離し易い。
一方で、実施形態に係る半導体装置1では、第2金属膜22の乗り上げ部56の表面に、凹部27が形成されていない。これにより、はんだ層91から第2金属膜22に加わる応力が、ある一点に集中することが抑制される。そのため、第2金属膜と保護膜が剥離し難い。また、突起部は、第1金属膜の中央部を囲むように環状に配置されている。このような構成によれば、突起部によって、はんだの流れ出しを防止することができる。
なお、上述した実施形態において、第2金属膜22がニッケルにより構成されていた。しかしながら、第2金属膜22が、はんだ接合可能な他の金属によって構成されていてもよい。例えば、第2金属膜22が、金、銀、銅、錫等により構成されていてもよい。
上述した実施形態において、突起部25がアルミニウム合金により構成されていた。しかしながら、突起部25が、はんだの濡れ性が悪い他の材料によって構成されていてもよい。例えば、突起部25が、ポリイミド等の樹脂により構成されていてもよい。
上述した実施形態において、突起部25が、第1金属膜の中央部を囲むように環状に配置されている構造を開示した。しかし、突起部25は、第1金属膜の中央部を囲っていなくてもよい。例えば、図5に示すように、第1金属膜の中央部が四角形状である場合、四角形の各辺に沿って突起部を形成してもよい。または、図6に示すように、四角形の角部に沿って突起部を形成してもよい。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
10 :半導体装置
20 :半導体素子
21 :第1金属膜
22 :第2金属膜
23 :表面電極
24 :半導体基板
25 :突起部
26 :保護膜
27 :凹部
28 :裏面電極
52 :開口部
56 :乗り上げ部
80 :ヒートシンクブロック
81 :表面側放熱板
82 :裏面側放熱板
83 :封止樹脂
実施形態に係る半導体装置の断面図である。 図1の範囲IIの拡大図である。 実施形態に係る半導体装置が備える半導体素子の上面図である。 比較形態に係る半導体装置の図2に対応する断面図である。 変形例に係る半導体装置の図3に対応する上面図である。

Claims (1)

  1. 半導体基板と、
    前記半導体基板の表面を覆う第1金属膜と、
    前記第1金属膜の表面の外周部を覆う保護膜と、
    前記第1金属膜の表面の中央部から前記保護膜の表面に跨る範囲を覆う第2金属膜と、
    を有する半導体装置であって、
    前記第2金属膜の表面の前記保護膜を覆う範囲の表面には、突起部が配置されている、半導体装置。
JP2016205013A 2016-10-19 2016-10-19 半導体装置 Pending JP2018067623A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016205013A JP2018067623A (ja) 2016-10-19 2016-10-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016205013A JP2018067623A (ja) 2016-10-19 2016-10-19 半導体装置

Publications (1)

Publication Number Publication Date
JP2018067623A true JP2018067623A (ja) 2018-04-26

Family

ID=62086351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016205013A Pending JP2018067623A (ja) 2016-10-19 2016-10-19 半導体装置

Country Status (1)

Country Link
JP (1) JP2018067623A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022125445A (ja) * 2021-02-17 2022-08-29 三菱電機株式会社 半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758114A (ja) * 1993-08-19 1995-03-03 Toshiba Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758114A (ja) * 1993-08-19 1995-03-03 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022125445A (ja) * 2021-02-17 2022-08-29 三菱電機株式会社 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP6520437B2 (ja) 半導体装置
JP5900620B2 (ja) 半導体装置
JP7047895B2 (ja) 半導体装置
US11362012B2 (en) Semiconductor device
JP6479036B2 (ja) 半導体装置及びその製造方法
US9362192B2 (en) Semiconductor device comprising heat dissipating connector
JP6264230B2 (ja) 半導体装置
JP2015142072A (ja) 半導体装置
JP6278048B2 (ja) 半導体装置
US9224698B1 (en) Semiconductor device
JP5589342B2 (ja) 半導体装置
JP2019016738A (ja) 半導体装置
JP5869285B2 (ja) 半導体装置
JP6638620B2 (ja) 半導体装置
JP2019212808A (ja) 半導体装置の製造方法
JP2015005623A (ja) 半導体装置
JP2018067623A (ja) 半導体装置
JP2021128962A (ja) 半導体モジュール
JP2019114757A (ja) 半導体モジュール、半導体モジュールの製造方法
JP2017112280A (ja) 半導体モジュール
JP2019009280A (ja) 半導体装置
US9947752B2 (en) Semiconductor device having protection film with recess
JP2017084911A (ja) 半導体モジュール
US10651038B2 (en) Semiconductor device
JP2017005118A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200901