JP2019114757A - 半導体モジュール、半導体モジュールの製造方法 - Google Patents

半導体モジュール、半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2019114757A
JP2019114757A JP2017249586A JP2017249586A JP2019114757A JP 2019114757 A JP2019114757 A JP 2019114757A JP 2017249586 A JP2017249586 A JP 2017249586A JP 2017249586 A JP2017249586 A JP 2017249586A JP 2019114757 A JP2019114757 A JP 2019114757A
Authority
JP
Japan
Prior art keywords
electrode
resin substrate
semiconductor element
semiconductor
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017249586A
Other languages
English (en)
Inventor
貴之 高野
Takayuki Takano
貴之 高野
由 川島
Tasuku Kawashima
由 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017249586A priority Critical patent/JP2019114757A/ja
Priority to US16/228,458 priority patent/US10651119B2/en
Publication of JP2019114757A publication Critical patent/JP2019114757A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Geometry (AREA)

Abstract

【課題】半導体素子電極の表面への余分な接着剤侵入を抑制する半導体モジュールを提供する。【解決手段】半導体モジュール１００において、ポリイミド樹脂から成る可撓性を有する樹脂基板１１０と、樹脂基板の上に設けられた接着層１２０と、樹脂基板にフェイスダウンで実装され、接着層で固定された半導体素子１３０と、半導体素子の素子電極１３１に対応し、樹脂基板に設けられたビア孔１４１と、ビア孔を通じて、半導体素子の素子電極とコンタクトする、樹脂基板に設けられたモジュール電極１６０を有する。半導体素子の表面における、素子電極の周囲、または半導体素子の周縁部に設けられる凸部１３２と、凸部に対応した樹脂基板の領域に設けられ、凸部頭部を覆う接着層の逃げ部１１１と、を形成する。【選択図】図６

Description

本発明は、半導体モジュール、半導体モジュールの製造方法に関する。
例えば、ガードリングと称する上に突出した凸部を有する半導体装置がある。
特開２０１４−４５２１１公報
特許文献１に記載されている発明は、例えば、ＳｉＣ基板の半導体層には、ｐｎ接合により、電極の終端部付近に空乏層が広げることができるため、該空乏層が電極の終端部への電界集中を抑制するという効果を奏する半導体装置である。一般には、このｐｎ接合をガードリングと呼ぶ。しかしながら、このガードリングに対応する半導体チップの表面には、フィールド酸化膜が設けられたり、フィールド酸化膜の上に厚い電極が形成されるため、完成したベアチッブの半導体素子の表面には、リング状の凸部が形成される。しかし、特許文献１に記載されている半導体素子を、接着層が被覆された樹脂基板に実装して、固着する場合、樹脂基板にビア孔を設けて電極の表面を露出させるが、そのときに、半導体装置の凸部が接着層を押し出して、該ビア孔の内側にこの接着層が流れ出し、ビア孔を埋めたり、狭くしたりする問題があった。
本発明の１つの側面に係る半導体モジュールは、ポリイミド樹脂から成る可撓性を有する樹脂基板と、前記樹脂基板の上に設けられた接着層と、前記樹脂基板にフェイスダウンで実装され、前記接着層で固定された半導体素子と、前記半導体素子の素子電極に対応し、前記樹脂基板に設けられたビア孔と、前記ビア孔を通じて、前記半導体素子の素子電極とコンタクトする、前記樹脂基板に設けられたモジュール電極と前記半導体素子の表面における、前記素子電極の周囲、または前記半導体素子の周縁部に設けられる凸部と、前記凸部に対応した前記樹脂基板の領域に設けられ、前記凸部頭部を覆う前記接着層の逃げ部と、を有する。
その他、本願が開示する課題、及びその解決方法は、発明を実施するための形態の欄の記載、及び図面の記載等により明らかにされる。
本発明によれば、素子電極の表面に余分な接着剤の侵入を抑制することにより、素子電極とビアとの接触面積を確保することができるため、半導体モジュールの性能低下を抑止することができる。
電界効果トランジスタの模式図である。 電界効果トランジスタの拡大図である。 従来の半導体モジュールを概略的に示す断面図である。 従来の半導体モジュールの第１設計におけるビア孔を概略的に示す平面図である。 従来の半導体モジュールの第２設計におけるビア孔を概略的に示す平面図である。 本実施形態に係る半導体モジュールを概略的に示す断面図である。 本実施形態に係る半導体モジュールを概略的に示す平面図である。 他の実施形態に係る半導体モジュールを概略的に示す断面図である。 本実施形態に係る半導体モジュールの製作工程の概略を示す断面図である。 本実施形態に係る半導体モジュールの製作工程の概略を示す断面図である。 本実施形態に係る半導体モジュールの製作工程の概略を示す断面図である。 本実施形態に係る半導体モジュールの製作工程の概略を示す断面図である。 本実施形態に係る半導体モジュールの製作工程の概略を示す断面図である。 本実施形態に係る半導体モジュールの製作工程の概略を示す断面図である。 本実施形態に係る半導体モジュールの製作工程の概略を示す断面図である。 本実施形態に係る半導体モジュールの製作工程の概略を示す断面図である。
以下、適宜図面を参照し、本発明の実施形態に係る半導体モジュールについて説明する。なお、図面において共通の又は類似する構成要素には同一又は類似の参照符号が付されている。
図１〜図５を参照しつつ、従来の半導体モジュールについて説明し、その後、図６〜図９を参照しつつ、本実施形態に係る半導体モジュールについて説明する。図１は、電界効果トランジスタの模式図である。図２は、電界効果トランジスタの拡大図である。図３は、従来の半導体モジュールを概略的に示す断面図である。図４は、従来の半導体モジュールの第１設計におけるビア孔を概略的に示す平面図である。図５は、従来の半導体モジュールの第２設計におけるビア孔を概略的に示す平面図である。図６は、本実施形態に係る半導体モジュールを概略的に示す断面図である。図７は、本実施形態に係る半導体モジュールを概略的に示す平面図である。図８は、他の実施形態に係る半導体モジュールを概略的に示す断面図である。図９Ａ〜図９Ｈは、本実施形態に係る半導体モジュールの製作工程の概略を示す断面図である。
パワー半導体装置は、半導体素子のソース電極とリードフレームの間、半導体素子のゲート電極とリードフレームの間には、ワイヤーボンディングを用いて金属細線が接続されている。このとき、パワー半導体素子の電極パットの寸法は、ワイヤーボンディングをするにあたり支障がないような大きさであることが求められる。特に、パワー半導体装置の耐圧および電気特性を改善するためには、ソース電極をできるだけ大きくし、ゲート電極は、小さい面積となっている。そのため、金属細線を採用する場合、この金属細線による抵抗分、Ｌ成分が発生し、スピードの低下や発熱を発生させる問題があった。これらの問題を解決するために、耐熱性のあるポリイミド基板にパワー半導体素子を設け、このパワー半導体素子の電極に対応する部分にビア孔を設け、メッキ充填による配線を形成して実現するものがある。特に、この場合、ゲート電極に対応するビア孔の寸法は、Φ５０μｍ程度である。
一方、上述したようなパワー半導体装置における電界効果トランジスタは、従来例でも説明したようにリング状の凸部を有する。図１に示すように、パワー半導体素子１３００は、表面の中央部にソース電極１３１０とを有し、端にはゲート電極１３２０が設けられ、裏面にはベタ電極のドレイン電極（不図示）が設けられている。所謂、縦型トランジスタである。
また、このパワー半導体素子１３００（電解効果トランジスタ）は、ゲート電極１３２０の輪郭に沿うように設けられるガードリング１３３０（図２参照）と、ソース電極１３１０の輪郭に沿うように設けられるガードリング１３３０（図１参照）と、を有する。一般には、半導体層内に形成された拡散領域から成るガードリングの上には、例えばフィールド酸化膜やフィールド酸化膜の上に設けられた電極が設けられている。そして、このフィールド酸化膜や電極は、厚みを有するため、あたかも凸状部で囲んでなる物が設けられる事になる。
パワー半導体素子１０００の表面を観察すると、表面から上側（図３紙面に向かって上方向）に隆起した部分、つまり、この凸部１３３０は、ゲート電極１３２０やソース電極１３１０を囲んで設けられている。以下、本実施例では、この凸部１３３０をガードリング１３３０と呼んだり、凸部１３３０と呼ぶことがある。
また、パワーオーバーレイ技術を用いた半導体モジュール１０００は、図３（ａ）に示すように、樹脂基板１１００の一方の面に接着層１２００を介して、パワー半導体素子１３００が固着される。このパワー半導体素子１３００は、ＢＩＰ型、ＭＯＳ型の縦型トランジスタまたは横型トランジスタからなり、材料で説明すれば、ＳｉＣ、ＧａＮ、Ｓｉ、ＧａＡｓなどからなる大電流用のトランジスタである。
前述したパワー半導体素子１３００は、少なくともソース電極１３１０とゲート電極１３２０とが配置されており、その表面には、前述した凸状のガードリング１３３０が設けられている。このガードリング１３３０が設けられたパワー半導体素子１３００は、図３（ａ）、図３（ｂ）に示すように、接着層１２００を介して樹脂基板１１００に固着される。
このときに、図３（ｂ）に示すように、接着層１２００が、パワー半導体素子１３００のガードリング１３３０によって、ビア孔１４００に向かって押し出される。これにより、このビア孔１４００の開口１４１０の面積が実質的に小さくなるという問題が生じる。
この問題を検証した結果、ガードリング１３３０の表面とゲート電極１３２０の表面との高低差（図３（ｂ）参照）に応じて、接着層１２００がビア孔１４００に向かって押し出される量が変化することが、実験的に実証できた。より具体的に説明すると、例えば、ゲート電極１３２０の表面からガードリング１３３０の表面までの垂直距離が約７μｍである場合、図４に示すように、２００μｍのビア孔１４００から露出するゲート電極１３２０の表面の面積は、該ビア孔１４００の開口１４１０の面積に対して約１０分の１程度であった。一方、例えば、ゲート電極１３２０の表面からガードリング１３３０の表面までの垂直距離が約３μｍである場合、図５に示すように、２００μｍのビア孔１４００から露出するゲート電極１３２０の表面の面積は、該ビア孔１４００の開口１４１０の面積に対して約３分の１程度であった。このように、ガードリング１３３０の表面とゲート電極１３２０の表面との高低差が小さければ小さいほど、ビア孔１４００に向かって押し出される接着層１２００の量は少なくなるという新たな知見を得た。
この新たな知見に基づいて、本実施形態に係る半導体モジュール１００は、ビア孔１４１に流れ出す接着層１２０の量を抑制するような構造およびその製造方法を提供することを目的とする。
本実施形態に係る半導体モジュール１００は、図６に示すように、一方の面に接着層１２０を有する樹脂基板１１０と、接着層１２０を介して樹脂基板１１０に接着する半導体素子１３０と、樹脂基板１１０の他方の面に形成されるモジュール電極１６０と、を有する。なお、接着層１２０は、例えば糊（接着材）を樹脂基板１１０に塗布したものや、接着材からなるシートなどで形成されている。また、樹脂基板１１０に接着層１２０を設ける構造に代えて、スピンで薄く形成しても良い。
樹脂基板１１０は、安定した非流動性の薄層体またはフィルム状の基板である。樹脂基板１１０は、例えば、ラミネーションまたはフィルムの形態を有することが可能であればよく、カプトン（Ｋａｐｔｏｎ）（登録商標）、ウルテム（Ｕｌｔｅｍ）（登録商標）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ユーピレックス（Ｕｐｉｌｅｘ）（登録商標）、ポリスルフォン材料（例えば、ユーデル（Ｕｄｅｌ）（登録商標）、レイデル（Ｒａｄｅｌ）（登録商標））、または液晶ポリマー（ＬＣＰ）などのポリマーフィルムやポリイミド樹脂などのうちの１つで形成されていればよい。
なお、本実施形態においては、樹脂基板１１０にポリイミド樹脂を用いることとして、以下説明する。ここで、ポリイミド樹脂は、繰り返し単位にイミド結合を含む高分子の総称であり、通常は芳香族化合物が直接イミド結合で連結された芳香族ポリイミドをいう。芳香族ポリイミドは、芳香族と芳香族がイミド結合を介して共役構造を有するため、剛直で強固な分子構造を有する。さらに、ポリイミド樹脂のイミド結合が強い分子間力を有するため、ポリイミド樹脂は、周波数特性がよく、すべての高分子中で最高レベルの高い熱的、機械的、化学的性質を有する。よって、大電流駆動または高発熱の発生するパワー半導体素子に好適である。樹脂基板１１０の厚みは、例えば、１０〜５０μｍであることが好ましい。
半導体素子１３０は、例えば、窒化ガリウム半導体、シリコン半導体、ＳｉＣ半導体、ＧａＡｓなどの化合物半導体などの半導体である。具体的には、例えば、半導体素子１３０は、パワートランジスタであって、電解効果トランジスタや、ＪＦＥＴや、バイポーラトランジスタなどである。
なお、以下の説明においては、半導体素子１３０を電界効果トランジスタとして説明する。また、半導体素子１３０は、一方の面にソース電極、ゲート電極およびドレイン電極の三つが配置されている横型ＦＥＴや、その一方の面にソース電極とゲート電極が配置され、その他方の面にドレイン電極が配置されている縦型ＦＥＴのいずれであってもよい。また、以下の説明においては、半導体素子１３０を縦型ＦＥＴとして記載する。半導体素子１３０は、樹脂基板１１０に設けられるビア孔１４１に導電材を導入（メッキ処理）して形成されるビア１４０を介して、樹脂基板１１０の表面に設けられるモジュール電極と電気的に接続される。
尚、ビア１４０とモジュール電極１６０は、同一材、例えばＣｕの一体物でなる。例えば、メッキで樹脂基板１１０に形成し、その後、パターニングする事で、ビア１４０と一体のモジュール電極１６０が形成される。また製造方法としては、スパッタリング法で被覆しても良い。
また、図６においては、あたかも樹脂基板１１０の周囲と半導体素子１３０の周囲が一致しているが如く、模式的に図示されている。しかし、実際は、樹脂基板１１０の方が平面視で大きく、そこの中央に、周囲に樹脂基板１１０が見えるように半導体チップが実装されていても良い。
半導体素子１３０には、図７に示すように、ゲート電極１３１ｂおよびソース電極１３１ａ（以下、「素子電極１３１」と称する。）の夫々の輪郭に沿うようにガードリング１３２が設けられている。言い換えると、ガードリング１３２は、素子電極１３１の周囲、または半導体素子１３０の周縁部に設けられる。ガードリング１３２は、例えばフィールド酸化膜の飛び出しにより形成されたものや、凸状の電極のいずれであってもよく、素子電極１３１の周囲に、素子電極１３１よりも高くなるように形成されるものである。
尚、以下説明において、電流の向きに応じて、ソース電極をドレイン電極と呼んだり、ドレイン電極をソース電極と呼んだりする場合もある。つまり、ソース電極１３１ａは、電流流入電極または電流流出電極で、裏面のドレイン電極（不図示）は、電流流出電極または電流流入電極でもある。また、半導体素子１３０の表面とは、素子電極１３１が配置される面を言い、一般には、ＳｉＯ２、Ｓｉ３Ｎ４などの半導体絶縁材料で成る絶縁層（不図示）の表面をいう。
この半導体モジュール１００に於いて、半導体素子１３０表面のガードリング１３２は、素子電極１３１よりも厚く形成され、凸状部を形成している。そのため、この凸状部により、接着層１２０が押し出されるような逃げが発生する。それを解消するために、樹脂基板１１０には、接着層１２０がビア孔１４１に流れ出さないように、その凸状部を内壁で覆うように凹部１１１を形成する。この凹部１１１（以下、「逃げ部１１１」ということもある。）により、接着層１２０がビア孔１４１へ逃げないように、押し出される接着層１２０分の体積を確保できるスペースが確保できる。
また、図８に示すように、逃げ部１１１が段差を形成するようなものでも良い。図６では、平面視で見て、ガードリング１３２の外側壁と内側壁に近接して、凹部１１１の内壁が形成されていた。図８では、平面視で見て、リング状のガードリング１３２の内側壁は、図６と同様に、近接して配置され、更に内側に、樹脂基板１１０から飛び出した凸部１１２がリング状に形成されている。そしてガードリング１３２の頭部と近接する樹脂基板１１０の面は、そのまま一定の厚みで周囲に向かっている。つまり、図６では、逃げ部１１１が凹部状であるが、図８では、逃げ部１１１が段差のような形状である。
言い替えると、逃げ部１１１は、樹脂基板１１０における素子電極１３１の表面と対向する面が、樹脂基板１１０におけるガードリング１３２と対向する面よりも、半導体素子１３０の表面に近くなるように形成され、樹脂基板１１０におけるガードリング１３２を挟んで素子電極１３１とは反対側の面が、樹脂基板１１０におけるガードリング１３２と対向する面とフラットな面を形成するように、樹脂基板１１０が形成される段差のような形状である。
さらに、半導体モジュール１００は、図６に示すように、ガードリング１３２の表面と、ガードリング１３２の表面と対向する樹脂基板１１０の表面と、の最短距離Ａ（間隔Ａ）が、素子電極１３１の表面と、素子電極１３１の表面と対向する樹脂基板１１０の表面と、の間の最短距離Ｂ（間隔Ｂ）よりも、大きくなるように形成されていることが好ましい。このような半導体モジュール１００は、ビア孔１４１に向かう接着層１２０の流れ込みを抑制できるという顕著な効果を奏することが、実験で明らかとなった。
なお、半導体素子１３０の表面からガードリング１３２の表面までの距離と、半導体素子１３０の表面から素子電極１３１の表面までの距離と、の差は５μｍ以上になるように形成されることが好ましい。この値は、実験をした結果に基づいて、導出された最良の設計値である。
これにより、図６、図８に示す半導体モジュール１００は、図３に示す半導体モジュール１００と比較して、ガードリング１３２により押し出された接着層１２０が、ガードリング１３２を中心としてビア孔１４１とは反対の方向に押し出されるため、接着層１２０がビア孔１４１を塞ぐことを抑制することができるという優れた効果を奏する。
図９Ａ〜図９Ｈを参照しつつ、上述した半導体モジュール１００の製作工程を、以下において具体的に説明する。
まず、図９Ａに示すように、樹脂基板１１０が配置される。図９Ｂに示すように、該樹脂基板１１０に逃げ部１１１を形成する。逃げ部１１１は、樹脂基板１１０に接着層１２０を介して半導体素子１３０を付けるときに、逃げ部１１１にガードリング１３２が入り込む位置に形成される。この逃げ部１１１を設けることで、半導体素子１３０のガードリング１３２による接着層１２０のビア孔１４１への逃げ出しを防止できる。この逃げ部１１１の加工は、レーサーにより加工されるが、機械加工でプレスしても良い。
次に、図９Ｃに示すように、逃げ部１１１を形成する樹脂基板１１０の一方の面に接着剤を塗布して、接着層１２０を形成する。なお、接着層１２０は、例えばスピンコート技法を用いて樹脂基板１１０に塗布される。そして、接着層１２０における樹脂基板１１０と反対側に保護シート１５０を貼り（図９Ｄ）、その状態で樹脂基板１１０にビア孔１４１を形成する（図９Ｅ）。ここでは、レーザ加工のため、保護シートにも加工されているが、接着層まで加工されれば良い。その後、保護シート１５０を除去する（図９Ｆ）。ただし、図９Ｂおよび図９Ｃにおいて、樹脂基板１１０に逃げ部１１１を形成した後に接着層１２０を形成するように説明したが、樹脂基板１１０に接着層１２０を形成した後に逃げ部１１１を形成してもよい。
次に、図９Ｇに示すように、ガードリング１３２が逃げ部１１１に入り込むように接着層１２０を介して、半導体素子１３０がフェイスダウンで固着される。逃げ部１１１が形成されているために、逃げ部１１１に入り込んだガードリング１３２で押し出される接着層１２０が、ガードリング１３２を中心としてビア孔１４１とは反対の方向に押し出されるため、接着層１２０がビア孔１４１に侵入することを抑制できる。また、逃げ部１１１の体積が凸状のガードリング１３２の飛び出し体積よりも大きく設計されているため、その余剰部分（余剰体積）で逃げる接着層１２０を吸収しているとも言える。
そして、図９Ｈに示すように、ビア孔１４１にメッキ処理により導電材料を導入（メッキ処理）してビア１４０を形成すると同時に、モジュール電極１６０も同時に形成する。図９Ｈでは、樹脂基板１１０上に全面にメッキ処理されて、ビア１４０とモジュール電極１６０を一体で形成し、その後、エッチングにより所望のパターンに形成する。しかし、メッキレジストなどで、メッキ処理部分のみ開口し、ここに部分メッキすることで、パターニングを省略することも可能である。ここは、全面メッキでパターニング、部分メッキでも良い。その結果、ビア１４０は、樹脂基板１１０の他方の面に設けられるモジュール電極１６０と一体で接続するように形成される。具体的には、平面視で、ビア１４０があり、ビア１４０の上に一端がある再配線が設けられ、再配線の他端には外部電極となるモジュール電極１６０が形成される事になる。
なお、上述した製作工程は、半導体素子１３０を固着する前にビア孔１４１を形成する先ビア工程であるが、半導体素子１３０を固着した後にビア孔１４１を形成する後ビア工程を採用してもよい。この場合、接着層１２０が半固化の状態で半導体素子１３０を固着されている。
また、樹脂材に逃げ部１１１を設けるものに限定されず、図８に示すように、樹脂基板１１０における素子電極１３１の表面と対向する面が、樹脂基板１１０におけるガードリング１３２と対向する面よりも、半導体素子１３０の表面に近くなるように、段差が形成されている樹脂基板１１０を形成する製作工程であってもよい。
以上説明したように、本実施形態によれば、接着層１２０を介して樹脂基板１１０に半導体素子１３０を固着するときに、半導体素子１３０のガードリング１３２（凸部）により接着層１２０の接着層１２０がビア孔１４１へ流れ込む現象を顕著に抑制することができる。そのため、所望のコンタクト面積確保でき、コンタクト抵抗の上昇を抑止することができる。本来、パワーＴｒを採用するため、大電流による熱上昇をこのコンタクト部分でも発生する事に成るが、コンタクト面積の確保ができるため、その上昇を抑止することができる。
以上、本発明の実施の形態を説明したが、本発明はこれに限定されない。上述した各部材の素材、形状、及び配置は、本発明を実施するための実施形態に過ぎず、発明の趣旨を逸脱しない限り、様々な変更を行うことができる。
１００ 半導体モジュール
１１０ 樹脂基板
１１１ 逃げ部
１２０ 接着層
１２１ 接着剤
１３０ 半導体素子
１３１ 素子電極
１３２ ガードリング（凸部）
１４１ ビア孔
１６０ モジュール電極

Claims (10)

  1. ポリイミド樹脂から成る可撓性を有する樹脂基板と、
    前記樹脂基板の上に設けられた接着層と、
    前記樹脂基板にフェイスダウンで実装され、前記接着層で固定された半導体素子と、
    前記半導体素子の素子電極に対応し、前記樹脂基板に設けられたビア孔と、
    前記ビア孔を通じて、前記半導体素子の素子電極とコンタクトする、前記樹脂基板に設けられたモジュール電極と
    前記半導体素子の表面における、前記素子電極の周囲、または前記半導体素子の周縁部に設けられる凸部と、
    前記凸部に対応した前記樹脂基板の領域に設けられ、前記凸部頭部を覆う前記接着層の逃げ部と、
    を有する半導体モジュール。
  2. 前記凸部は、素子電極、ガードリングまたはフィールド酸化膜の飛び出しにより、前記半導体素子の表面に形成されたものである
    ことを特徴とする請求項１に記載の半導体モジュール。
  3. 前記凸部は、半導体素子の周囲にリング状に形成され、
    前記逃げ部は、前記凸部により流動する前記接着剤の一部を補足する凹形状を呈する
    ことを特徴とする請求項２に記載の半導体モジュール。
  4. ポリイミド樹脂から成る可撓性を有する樹脂基板と、
    前記樹脂基板の上に設けられた接着層と、
    前記樹脂基板にフェイスダウンで実装され、前記接着層で固定された半導体素子と、
    前記半導体素子の素子電極に対応する前記樹脂基板に設けられたビア孔と、
    前記ビア孔を通じて、前記半導体素子の素子電極とコンタクトする、前記樹脂基板に設けられたモジュール電極と、
    前記半導体素子の表面における、前記素子電極の周囲、または前記半導体素子の周縁部に設けられる凸部と、
    を有し、
    前記凸部と前記樹脂基板との間隔Ａは、前記素子電極と前記樹脂基板の間隔Ｂよりも大きくなるように形成される
    ことを特徴とする半導体モジュール。
  5. 前記凸部は、素子電極、ガードリングまたはフィールド酸化膜の飛び出しにより、前記半導体素子の表面に形成されたものである
    ことを特徴とする請求項１または請求項４に記載の半導体モジュール。
  6. 前記半導体素子は、中央に設けられた電流流入（または流出）電極と、前記電流流入（または流出）電極の電流を制御する制御電極を有し、
    前記凸部は、前記電流流入（または流出）電極と前記制御電極との間に設けられ、
    前記樹脂基板は、前記凸部が入り込む凹部を
    さらに備えることを特徴とする請求項４または請求項５に記載の半導体モジュール。
  7. 前記凸部は、前記電流流入（または流出）電極と前記半導体素子周囲の間に設けられる
    ことを特徴とする請求項４乃至請求項５のいずれかに記載の半導体モジュール。
  8. 実装予定である半導体素子の素子電極に対応するビア孔が設けられ、表面に接着層を有する樹脂基板を用意し、
    前記半導体素子の素子電極が前記ビア孔に対応するように、前記樹脂基板に押圧しながら前記半導体素子を設け、
    前記樹脂基板のビア孔に前記半導体素子の素子電極とコンタクトする電極を設ける半導体モジュールの製造方法であり、
    前記半導体素子の表面における、前記素子電極の周囲、または前記半導体素子の周縁部に設けられた凸部により発生する、前記接着層の流動を防止する逃げ部を設ける
    ことを特徴とする半導体モジュールの製造方法。
  9. 前記樹脂基板は、ポリイミド樹脂から成る
    請求項８記載の半導体モジュールの製造方法。
  10. 前記凸部頭部と前記素子電極頭部との高低差は、５μｍ以上である
    請求項９に記載の半導体モジュールの製造方法。
JP2017249586A 2017-12-26 2017-12-26 半導体モジュール、半導体モジュールの製造方法 Pending JP2019114757A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017249586A JP2019114757A (ja) 2017-12-26 2017-12-26 半導体モジュール、半導体モジュールの製造方法
US16/228,458 US10651119B2 (en) 2017-12-26 2018-12-20 Semiconductor module and method of manufacturing semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017249586A JP2019114757A (ja) 2017-12-26 2017-12-26 半導体モジュール、半導体モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2019114757A true JP2019114757A (ja) 2019-07-11

Family

ID=66949633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017249586A Pending JP2019114757A (ja) 2017-12-26 2017-12-26 半導体モジュール、半導体モジュールの製造方法

Country Status (2)

Country Link
US (1) US10651119B2 (ja)
JP (1) JP2019114757A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210066155A1 (en) * 2019-08-30 2021-03-04 Intel Corporation Microelectronics package comprising a package-on-package (pop) architecture with inkjet barrier material for controlling bondline thickness and pop adhesive keep out zone

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11749575B2 (en) * 2021-08-31 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package structure having ring portion with recess for adhesive and method for forming the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5735611B2 (ja) 2013-11-01 2015-06-17 ローム株式会社 ＳｉＣ半導体装置
JP6335619B2 (ja) * 2014-01-14 2018-05-30 新光電気工業株式会社 配線基板及び半導体パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210066155A1 (en) * 2019-08-30 2021-03-04 Intel Corporation Microelectronics package comprising a package-on-package (pop) architecture with inkjet barrier material for controlling bondline thickness and pop adhesive keep out zone

Also Published As

Publication number Publication date
US20190198430A1 (en) 2019-06-27
US10651119B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
CN112166506B (zh) 半导体装置
JP3868777B2 (ja) 半導体装置
US10262953B2 (en) Semiconductor device
JP6264230B2 (ja) 半導体装置
JP6156381B2 (ja) 半導体装置、半導体装置の製造方法
JP6102598B2 (ja) パワーモジュール
US10424542B2 (en) Semiconductor device
JPWO2016067414A1 (ja) 半導体装置及びその製造方法
JP2019114757A (ja) 半導体モジュール、半導体モジュールの製造方法
JP6624298B2 (ja) 半導体装置製造方法
JP6638620B2 (ja) 半導体装置
JP7229330B2 (ja) 半導体装置の製造方法
JP5056105B2 (ja) 半導体装置およびその製造方法
JP5418654B2 (ja) 半導体装置
JP2016219707A (ja) 半導体装置及びその製造方法
JP2007027654A (ja) 半導体装置
JP6989632B2 (ja) 半導体装置
JP2019009280A (ja) 半導体装置
JP2018067623A (ja) 半導体装置
JP2018206797A (ja) 半導体装置および半導体装置の製造方法
JP2018160604A (ja) 半導体装置
US20210257269A1 (en) Semiconductor device
JP6766590B2 (ja) 半導体装置および半導体装置の製造方法
JP5151837B2 (ja) 半導体装置の製造方法
JP2011176206A (ja) 半導体装置およびその製造方法