JP2008186890A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008186890A
JP2008186890A JP2007017552A JP2007017552A JP2008186890A JP 2008186890 A JP2008186890 A JP 2008186890A JP 2007017552 A JP2007017552 A JP 2007017552A JP 2007017552 A JP2007017552 A JP 2007017552A JP 2008186890 A JP2008186890 A JP 2008186890A
Authority
JP
Japan
Prior art keywords
heat radiating
hole
semiconductor device
heat
radiating plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007017552A
Other languages
English (en)
Other versions
JP4840165B2 (ja
Inventor
Tomomi Okumura
知巳 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007017552A priority Critical patent/JP4840165B2/ja
Publication of JP2008186890A publication Critical patent/JP2008186890A/ja
Application granted granted Critical
Publication of JP4840165B2 publication Critical patent/JP4840165B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】一対の放熱板の間に半導体素子を挟み込み、これらをモールド樹脂で封止してなる両面放熱型の半導体装置において、両放熱板の間にてモールド樹脂にボイドが発生するのを極力防止する。
【解決手段】互いの内面３ａ、４ａにて対向する第１の放熱板３と第２の放熱板４との間に、半導体素子１、２を挟み込み、これら両放熱板３、４および半導体素子１、２を包み込むようにモールド樹脂７で封止するとともに、両放熱板３、４の外面３ｂ、４ｂをモールド樹脂７から露出させてなる半導体装置１００において、第１の放熱板３および第２の放熱板４のそれぞれに、内面３ａ、４ａから外面３ｂ、４ｂまで貫通する貫通穴１１を設けている。
【選択図】図２

Description

本発明は、一対の放熱板の間に半導体素子を挟み込み、これらをモールド樹脂で封止してなる両面放熱型の半導体装置に関する。
従来より、この種の半導体装置としては、互いの内面にて対向する第１の放熱板と第２の放熱板との間に、半導体素子を挟み込み、これら両放熱板および半導体素子を、成形金型に投入してモールド樹脂で包み込むように封止してなるものが提案されている（たとえば、特許文献１参照）。
そして、このような半導体装置においては、第１の放熱板および第２の放熱板のそれぞれにおける内面とは反対側の面である外面が、モールド樹脂から露出しており、それによって、半導体素子からの熱は、第１の放熱板と第２の放熱板から放熱されるようになっている。つまり、半導体素子の表裏両面からの放熱を可能としており、いわゆる両面放熱型の半導体装置となっている。
ここで、従来では、放熱板に接合された半導体素子をモールド樹脂で封止する工程において、樹脂注入時の空気の巻きこみを防ぐため、樹脂の成形条件を調節したり、成形金型において樹脂を注入するゲート位置を調整する手法や、成形金型にエアベントを設けて空気を抜けやすくする手法が、一般に行われている。
特開２００５−１３６０１８号公報
しかしながら、上記特許文献１に記載されているような２枚の放熱板に半導体素子が挟まれた構造の半導体装置においては、樹脂注入時の空気の巻きこみによって、両放熱板の間のモールド樹脂にボイドが発生しやすい。特に、両放熱板の間に、半導体素子が２素子以上実装されるような構造では、これら２素子の間にて空気が抜け切れず、ボイドとして残りやすい。
また、大型のモールドパッケージ（たとえば５０ｍｍ×４０ｍｍ×６ｍｍ程度以上）では、樹脂の硬化時間を考慮して、早く注入を行う必要があるため、樹脂を注入するゲートを複数設ける場合がある。しかし、この場合、樹脂が合流するところで空気が閉じ込められてしまい、最終的にボイドとなるという問題がある。
本発明は、上記問題に鑑みてなされたものであり、一対の放熱板の間に半導体素子を挟み込み、これらをモールド樹脂で封止してなる両面放熱型の半導体装置において、両放熱板の間にてモールド樹脂にボイドが発生するのを極力防止することを目的とする。
上記目的を達成するため、本発明は、両放熱板（３、４）が対向している部位において両放熱板（３、４）の少なくとも一方の放熱板に、当該少なくとも一方の放熱板の内面（３ａ、４ａ）から外面（３ｂ、４ｂ）まで貫通する貫通穴（１１）を設けたことを特徴とする。
それによれば、樹脂封止時において、両放熱板（３、４）の間に入り込む樹脂の中に、空気が入り込んでも、両放熱板（３、４）の間から貫通穴（１１）を介して当該空気を排出できるため、両放熱板（３、４）の間にてモールド樹脂（７）にボイドが発生するのを極力防止することができる。また、貫通穴（１１）にモールド樹脂（７）が食い込むことにより放熱板（３、４）とモールド樹脂（７）との密着強度を向上させることが可能となる。
ここで、貫通穴（１１）は、両放熱板（３、４）が対向する部位において、両放熱板（３、４）のいずれか一方の放熱板にのみに設けられていてもよいし（後述の図９参照）、両方に設けられていてもよい（後述の図２、図５、図７、図８等参照）。
また、両放熱板（３、４）の両方に貫通穴（１１）を設けた場合、樹脂封止時に両放熱板（３、４）の間から樹脂中の空気をスムーズに排出するという点を考慮すれば、第１の放熱板（３）に設けられた貫通穴（１１）と、第２の放熱板（４）に設けられた貫通穴（１１）とは、同じ位置にあること（後述の図２等参照）が好ましい。
また、半導体素子（１、２）を、第１の放熱板（３）と第２の放熱板（４）との間に複数個挟み、貫通穴（１１）を、これら複数個の半導体素子（１、２）において隣り合う半導体素子（１、２）の間に位置するように設けてもよい（後述の図２等参照）。
複数個の半導体素子（１、２）が存在する場合、隣り合う半導体素子（１、２）間ではボイドが発生しやすいが、当該半導体素子（１、２）間に貫通穴（１１）を設ければ、この半導体素子（１、２）間にて樹脂中の空気を排出しやすくなる。
また、貫通穴（１１）としては、当該貫通穴（１１）が設けられている放熱板（３、４）の内面（３ａ、４ａ）から外面（３ｂ、４ｂ）に向かって拡がるテーパ形状をなすものや（後述の図５参照）、放熱板（３、４）の内面（３ａ、４ａ）と外面（３ｂ、４ｂ）との間に位置する中間部が絞られた鼓形状をなすもの（後述の図７参照）にできる。
モールド樹脂（７）と放熱板（３、４）との密着性を考慮すれば、貫通穴（１１）をこれらのテーパ形状や鼓形状とすることが好ましい。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置１００の概略平面構成を示す図であり、図２は、図１中のＡ−Ａ線に沿った概略断面図である。この半導体装置１００は、たとえば自動車などの車両に搭載され、車両用電子装置を駆動するための装置として適用されるものである。
図１、図２に示されるように、本半導体装置１００は、平面的に配置された２個の半導体素子１、２を備える。たとえば、第１の半導体素子１はＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）１であり、第２の半導体素子２は、ＦＷＤ（フライホイールダイオード）２である。
そして、これら両半導体素子１、２の両面は、半導体素子１、２の電極および放熱部材として機能する一対の放熱板３、４にて挟まれている。これら放熱板３、４は、一般的なリードフレーム材料などよりなるもので、たとえば、銅合金にニッケルメッキを施した板材により構成されている。
ここで、一対の放熱板３、４は、互いの内面３ａ、４ａにて対向するように配置されているが、図２において、一対の放熱板３、４のうち上側に位置する放熱板３を、第１の放熱板３とし、下側に位置する放熱板４を、第２の放熱板４とする。また、各放熱板３、４において、内面３ａ、４ａとは反対側の面である外面３ｂ、４ｂは放熱面として構成されている。
ここでは、両放熱板３、４は平面略矩形の板であるが、第１の放熱板３は、第２の放熱板４よりも一回り大きな平面サイズを有するものであり、第１の放熱板３の周辺部が第２の放熱板４の端部からはみ出している。
そして、図２に示されるように、第１の放熱板３と第２の放熱板４とが重なり合って両内面３ａ、４ａ同士が正対している領域Ｒ１が、両放熱板３、４が対向している部位Ｒ１であり、第１の放熱板３の周辺部が第２の放熱板４の端部からはみ出している領域Ｒ２が、両放熱板３、４が対向していない部位Ｒ２である。
そして、両半導体素子１、２は、これら両放熱板３、４の内面の間に挟まれており、両半導体素子１、２の一面と第１の放熱板３の内面３ａとの間は、はんだ５によって電気的・熱的に接続されている。また、両半導体素子１、２の他面と第２の放熱板４との間には、ブロック体６が介在している。
このブロック体６は、電気導電性、熱伝導性に優れた矩形ブロック状のもので、通常銅からなるが、モリブデンなどを用いてもよい。そして、各半導体素子１、２とブロック体６との間、および、ブロック体６と第２の放熱板４の内面との間は、それぞれ、はんだ５によって電気的・熱的に接続されている。
ここで、上記の各部を接続するはんだ５は、一般的な半導体装置の分野にて採用されるはんだ材料とすることができ、たとえば、すず−銅合金系はんだなどの鉛フリーはんだを採用することができる。
そして、図１、図２に示されるように、本実施形態の半導体装置１００においては、一対の放熱板３、４およびこれに挟み込まれた半導体素子１、２、ブロック体６が、モールド樹脂７にて封止されている。このモールド樹脂７はエポキシ樹脂などの通常のモールド材料よりなり、成形金型を用いた樹脂成形によって作製されたものである。
また、図１に示されるように、一対の放熱板３、４のそれぞれにおいて外面３ｂ、４ｂが、モールド樹脂７から露出している。これにより、本半導体装置１００は、第１および第２の半導体素子１、２の両面のそれぞれにて、第１の放熱板３、第２の放熱板４を介した放熱が行われる両面放熱型の構成となっている。
また、一対の放熱板３、４は、はんだ５やブロック体６を介して、両半導体素子１、２の各面の図示しない電極に電気的に接続されている。たとえば、第１の放熱板３、第２の放熱板４は、それぞれ、第１の半導体素子１としてのＩＧＢＴ１のコレクタ側の電極および第２の半導体素子２としてのＦＷＤ２のカソード側の電極、ＩＧＢＴのエミッタ側の電極およびＦＷＤのアノード側の電極となるものである。
そして、図示しない端子が、第１の放熱板３および第２の放熱板４のそれぞれと一体に形成されており、各放熱板３、４はこの端子を介して外部と電気的に接続できるようになっている。
また、図示しないが、モールド樹脂７の内部にてＩＧＢＴ１の周囲には、放熱板３、４とは別体のリードフレームからなる制御端子が設けられている。この制御端子は、ＩＧＢＴ１のゲート端子や各種の検査用端子などとして構成されるものであり、モールド樹脂７内において、図示しないボンディングワイヤを介して、ＩＧＢＴ１と電気的に接続されている。
このような構成において、第２の放熱板４と半導体素子１、２との間に介在するブロック体６は、このＩＧＢＴ１と上記制御端子とのワイヤボンディングを行うにあたって、上記ワイヤの高さを維持するために、ＩＧＢＴ１のワイヤボンディング面と第２の放熱板４との間の高さを確保している。
また、図２に示されるように、第２の放熱板４の内面４ａのうちはんだ５が設置される領域の外周には、このはんだ５の広がりを防止するための溝であるはんだ溝１０が設けられている。このはんだ溝１０は、それぞれ対応するブロック体６の平面サイズよりも一回り大きな環状の溝として構成されている。
このような半導体装置１００において、本実施形態では、図１、図２に示されるように、第１の放熱板３には、第１の放熱板３の内面３ａから外面３ｂまで貫通する貫通穴１１が設けられており、また、第２の放熱板４にも、第２の放熱板４の内面４ａから外面４ｂまで貫通する貫通穴１１が設けられている。
つまり、両放熱板３、４の両方に、それぞれ厚さ方向に貫通する貫通穴１１が設けられている。ここで、貫通穴１１は、上記図２に示した両放熱板３、４が対向している部位Ｒ１において、両放熱板３、４に設けることが必須であり、両放熱板３、４が対向していない部位Ｒ２には、貫通穴１１は設けても設けなくてもよい。
このような貫通穴１１は、放熱板３、４にプレス加工などを施すことにより形成されるものである。ここでは、図１に示されるように、貫通穴１１の開口形状は円形、すなわち丸穴形状としている。
また、本実施形態では、図２に示されるように、この貫通穴１１の内部にモールド樹脂７が充填されている。つまり、貫通穴１１にモールド樹脂７が入り込んでいる。ここでは、貫通穴１１の深さ方向の全体にモールド樹脂７が入り込んでいるが、貫通穴１１の内面３ａ側から深さ方向の途中部分まで、モールド樹脂７が入り込んだものであってもよいし、貫通穴１１にモールド樹脂７が入り込んでいなくてもよい。
また、図２に示されるように、第１の放熱板３に設けられた貫通穴１１と第２の放熱板４に設けられた貫通穴１１とは、互いに正対する位置に設けられている。つまり、貫通穴１１は、互いの放熱板３、４において同じ位置に設けられている。
そして、本実施形態では、半導体素子１、２は、第１の放熱板３と第２の放熱板４との間に２個挟まれているが、第１の放熱板３および第２の放熱板４に設けられた各貫通穴１１は、隣り合う２個の半導体素子１、２の間に位置している。具体的には、図１中の一点鎖線Ａ−Ａが当該２個の半導体素子１、２を結ぶ仮想直線に相当するが、貫通穴１１は、隣り合う２個の半導体素子１、２間にて当該仮想直線上に位置する。
次に、上記半導体装置１００の製造方法について、図３を参照して述べる。図３は、本製造方法における樹脂封止工程を示す概略断面図である。まず、上記図１、図２においてモールド樹脂７が無いもの、すなわち、モールド樹脂７によって樹脂封止されるワークＷ（図３参照）を作製する。
このワークＷは、第１の放熱板３、半導体素子１、２、ブロック体６、第２の放熱板４を、はんだ５を介して積層し接合するとともに、上記制御端子とＩＧＢＴ１との間でワイヤボンディングを行うことにより、作製される。
次に、このワークＷをモールド樹脂７により封止する。この樹脂封止は、一般的なトランスファーモールド法に用いられる成形金型を用いて行われる。なお、図３では、樹脂注入の途中の状態が示されているが、当該成形金型は省略してある。この成形金型は、半導体装置１００におけるモールド樹脂７の外形に実質的に一致した形状のキャビティを有するもので、このキャビティ内にワークＷをセットし、樹脂充填を行う。
図３に示されるように、ワークＷの一方の端部側からモールド樹脂７が充填されていき、ワークＷが封止されていく。このとき、本実施形態では、両放熱板３、４の間に入り込むモールド樹脂７の中に空気が入り込んでも、当該空気は、図３中の矢印に示されるように、両放熱板３、４の両方に設けられた貫通穴１１を介して、両放熱板３、４の間から追い出される。
そして、この樹脂封止工程の終了後、必要に応じて、両放熱板３、４の外面３ｂ、４ｂに付着した樹脂のバリを除去する工程などを行うことにより、本実施形態の半導体装置１００ができあがる。
ところで、本実施形態によれば、両面放熱型の半導体装置１００において、第１の放熱板３および第２の放熱板４のそれぞれに、内面３ａ、４ａから外面３ｂ、４ｂまで貫通する貫通穴１１を設けている。
そのため、樹脂封止時において、両放熱板３、４の間に入り込むモールド樹脂７の中に空気が入り込んでも、上述したように、貫通穴１１を介して当該空気を排出できる。そのため、両放熱板３、４の間にてモールド樹脂７への空気の巻き込みが防止され、ボイドの発生が極力防止される。
また、図２に示したように、この貫通穴１１にモールド樹脂７が食い込んだ状態となり、各放熱板３、４とモールド樹脂７との密着強度が向上する。つまり、本実施形態によれば、貫通穴１１がいわゆるロックホールの機能を果たすため、信頼性に優れた半導体装置１００が提供される。
また、本実施形態では、第１の放熱板３側の貫通穴１１と第２の放熱板４側の貫通穴１１とを同じ位置にあるものとしているため、樹脂封止時において両放熱板３、４の間からモールド樹脂７中の空気をスムーズに排出される。
また、本実施形態では、空気の巻きこみボイドが発生しやすい２個の半導体素子１、２に挟まれた領域に貫通穴１１を設けているため、当該半導体素子１、２間にてモールド樹脂７中の空気を、両放熱板３、４の間から排出しやすくなり、ボイドの発生を防止するという点で効果的である。
（第２実施形態）
図４は、本発明の第２実施形態に係る半導体装置１０１の概略平面構成を示す図であり、図５は、図４中のＢ−Ｂ線に沿った概略断面図である。本実施形態は、上記第１実施形態に示した半導体装置において、貫通穴１１の形状を変形したものであり、貫通穴１１による効果は上記第１実施形態と同様に発揮される。
上記第１実施形態では、上記図１および図２に示したように、貫通穴１１は深さ方向の全体に渡って径が同一のストレートな穴形状であった。それに対して、本実施形態では、図４および図５に示されるように、貫通穴１１は、深さ方向に沿った断面形状がテーパ形状となっている。具体的には、貫通穴１１は、当該貫通穴１１が設けられている各放熱板３、４の内面３ａ、４ａから外面３ｂ、４ｂに向かって径が拡がっている。
このようなテーパ形状の貫通穴１１とすれば、上記図２に示したようなストレート形状の貫通穴１１に比べて、モールド樹脂７と放熱板３、４との密着強度が向上し、温度変化などによってモールド樹脂７の熱膨張・収縮が発生しても、モールド樹脂７の剥離を極力抑制することができる。
（第３実施形態）
図６は、本発明の第３実施形態に係る半導体装置１０２の概略平面構成を示す図であり、図７は、図６中のＣ−Ｃ線に沿った概略断面図である。本実施形態も、上記第１実施形態に示した半導体装置において、貫通穴１１の形状を変形したものである。
図６および図７に示されるように、本実施形態では、貫通穴１１は、深さ方向に沿った断面形状がくびれた鼓形状をなしている。ここでは、貫通穴１１の鼓形状は、当該貫通穴１１が設けられている各放熱板３、４の内面３ａ、４ａと外面３ｂ、４ｂとの間に位置する中間部が絞られた形状となっている。
このような鼓形状の貫通穴１１は、たとえば、放熱板３、４の内面３ａ、４ａ側と外面３ｂ、４ｂ側の両面側からプレス加工を行うことにより形成される。そして、この場合も、モールド樹脂７と放熱板３、４との密着強度の向上が図れ、上記第２実施形態と同様の効果が発揮される。
（第４実施形態）
図８は、本発明の第４実施形態に係る半導体装置１０３の概略断面構成を示す図である。両放熱板３、４の両方に貫通穴１１がある場合、上記実施形態のように互いの貫通穴１１が同じ位置でなくてもよく、図８に示されるように、互いの貫通穴１１が正対せずに異なる位置にあってもよい。
もちろん、この場合も、両放熱板３、４の間にてモールド樹脂７にボイドが発生するのを極力防止することができ、また、貫通穴１１のロックホール機能により放熱板３、４とモールド樹脂７との密着強度を向上させることが可能となる。
（第５実施形態）
図９は、本発明の第５実施形態に係る半導体装置１０４の概略断面構成を示す図である。上記各実施形態では、貫通穴１１は、両放熱板３、４の両方に設けられていたが、このように、両放熱板３、４のいずれか一方にのみ設けられていてもよい。
図９では、両放熱板３、４のうち第１の放熱板３にのみ貫通穴１１を設けている。もちろん、図示しないが、第２の放熱板４にのみ貫通穴１１を設けてもよい。本実施形態の場合も、貫通穴１１による空気排出機能およびロックホール機能が発揮され、ボイドの発生防止および樹脂密着強度の向上が可能となる。
（他の実施形態）
なお、貫通穴１１の開口形状は、上記各図に示したような丸穴形状に限定されるものではなく、楕円形の穴形状、多角形の穴形状、細長のスリット形状など、空気抜き用として機能するものであれば、どのような形状であってもよい。また、片方の放熱板について貫通穴１１を複数個設けてもよい。
また、一対の金属板３、４に挟まれる半導体素子としては、両面に配置される一対の金属板３、４を電極や放熱板として用いることが可能なものであれば、上記したＩＧＢＴ１やＦＷＤ２でなくてもよい。また、半導体素子は２個に限定されるものではなく、１個でもよいし、３個以上でもよい。
そして、半導体素子が３個以上ある場合は、貫通穴１１を、隣り合う半導体素子の間にそれぞれ設ければよい。貫通穴１１のサイズや個数は、製品の熱抵抗が許す範囲で大きく且つ多い方が有利である。
また、上述したように、ヒートシンクブロック６は、ＩＧＢＴ１と第２の金属板４との間に介在し、これら両部材１、４との間の高さを確保する役割を有するものであるが、可能であるならば、上記実施形態において、ヒートシンクブロック６は存在しないものであってもよい。つまり、半導体装置としては、一対の放熱板の間に半導体素子を挟み込んだ構成を有していればよい。
本発明の第１実施形態に係る半導体装置の概略平面図である。 図１中のＡ−Ａ概略断面図である。 第１実施形態に係る半導体装置の製造方法における樹脂封止工程を示す概略断面図である。 本発明の第２実施形態に係る半導体装置の概略平面図である。 図４中のＢ−Ｂ概略断面図である。 本発明の第３実施形態に係る半導体装置の概略平面図である。 図６中のＣ−Ｃ概略断面図である。 本発明の第４実施形態に係る半導体装置の概略断面図である。 本発明の第５実施形態に係る半導体装置の概略断面図である。
符号の説明
１…半導体素子としてのＩＧＢＴ、２…半導体素子としてのＦＷＤ、
３…第１の放熱板、３ａ…第１の放熱板の内面、３ｂ…第１の放熱板の外面、
４…第２の放熱板、４ａ…第２の放熱板の内面、４ｂ…第２の放熱板の外面、
７…モールド樹脂、１１…貫通穴。

Claims (7)

  1. 互いの内面（３ａ、４ａ）にて対向する第１の放熱板（３）と第２の放熱板（４）との間に、半導体素子（１、２）を挟み込み、
    これら両放熱板（３、４）および半導体素子（１、２）を包み込むようにモールド樹脂（７）で封止するとともに、前記両放熱板（３、４）における前記内面（３ａ、４ａ）とは反対側の外面（３ｂ、４ｂ）を前記モールド樹脂（７）から露出させてなる半導体装置において、
    前記両放熱板（３、４）が対向している部位において前記両放熱板（３、４）の少なくとも一方の放熱板には、当該少なくとも一方の放熱板の前記内面（３ａ、４ａ）から前記外面（３ｂ、４ｂ）まで貫通する貫通穴（１１）が設けられていることを特徴とする半導体装置。
  2. 前記貫通穴（１１）は、前記両放熱板（３、４）のいずれか一方の放熱板にのみ設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 前記貫通穴（１１）は、前記両放熱板（３、４）の両方の放熱板に設けられていることを特徴とする請求項１に記載の半導体装置。
  4. 前記第１の放熱板（３）に設けられた前記貫通穴（１１）と、前記第２の放熱板（４）に設けられた前記貫通穴（１１）とは、同じ位置にあることを特徴とする請求項３に記載の半導体装置。
  5. 前記半導体素子（１、２）は前記第１の放熱板（３）と前記第２の放熱板（４）との間に複数個挟まれており、
    前記貫通穴（１１）は、これら複数個の半導体素子（１、２）において隣り合う半導体素子（１、２）の間に位置するように設けられていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
  6. 前記貫通穴（１１）は、当該貫通穴（１１）が設けられている前記放熱板（３、４）の前記内面（３ａ、４ａ）から前記外面（３ｂ、４ｂ）に向かって拡がるテーパ形状をなすものであることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
  7. 前記貫通穴（１１）は、当該貫通穴（１１）が設けられている前記放熱板（３、４）の前記内面（３ａ、４ａ）と前記外面（３ｂ、４ｂ）との間に位置する中間部が絞られた鼓形状をなすものであることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
JP2007017552A 2007-01-29 2007-01-29 半導体装置 Expired - Fee Related JP4840165B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007017552A JP4840165B2 (ja) 2007-01-29 2007-01-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007017552A JP4840165B2 (ja) 2007-01-29 2007-01-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2008186890A true JP2008186890A (ja) 2008-08-14
JP4840165B2 JP4840165B2 (ja) 2011-12-21

Family

ID=39729741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007017552A Expired - Fee Related JP4840165B2 (ja) 2007-01-29 2007-01-29 半導体装置

Country Status (1)

Country Link
JP (1) JP4840165B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087111A (ja) * 2008-09-30 2010-04-15 Denso Corp 半導体装置およびそれを用いたインバータ回路
JP2010109000A (ja) * 2008-10-28 2010-05-13 Denso Corp 半導体パッケージ
JP2011243872A (ja) * 2010-05-20 2011-12-01 Toyota Motor Corp 半導体装置
JP2015159258A (ja) * 2014-02-25 2015-09-03 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2015162598A (ja) * 2014-02-27 2015-09-07 トヨタ自動車株式会社 半導体装置の製造方法および製造装置
CN105493275A (zh) * 2013-09-06 2016-04-13 丰田自动车株式会社 半导体装置
WO2016203743A1 (ja) * 2015-06-18 2016-12-22 株式会社デンソー 半導体装置
WO2017188368A1 (ja) * 2016-04-27 2017-11-02 カルソニックカンセイ株式会社 半導体装置及びパワーモジュール
JP2018074089A (ja) * 2016-11-03 2018-05-10 株式会社デンソー 半導体装置
WO2019037867A1 (en) 2017-08-25 2019-02-28 Huawei Technologies Co., Ltd. SEMICONDUCTOR MODULE AND METHOD FOR MANUFACTURING THE SAME
JP2019212801A (ja) * 2018-06-06 2019-12-12 株式会社デンソー 半導体装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308263A (ja) * 2000-04-19 2001-11-02 Denso Corp 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP2003204036A (ja) * 2002-01-10 2003-07-18 Toyota Motor Corp 複合半導体デバイス用電極板
JP2004253548A (ja) * 2003-02-19 2004-09-09 Denso Corp 半導体モジュール
JP2006066813A (ja) * 2004-08-30 2006-03-09 Renesas Technology Corp 半導体装置
JP2006120970A (ja) * 2004-10-25 2006-05-11 Toyota Motor Corp 半導体モジュールとその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308263A (ja) * 2000-04-19 2001-11-02 Denso Corp 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP2003204036A (ja) * 2002-01-10 2003-07-18 Toyota Motor Corp 複合半導体デバイス用電極板
JP2004253548A (ja) * 2003-02-19 2004-09-09 Denso Corp 半導体モジュール
JP2006066813A (ja) * 2004-08-30 2006-03-09 Renesas Technology Corp 半導体装置
JP2006120970A (ja) * 2004-10-25 2006-05-11 Toyota Motor Corp 半導体モジュールとその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087111A (ja) * 2008-09-30 2010-04-15 Denso Corp 半導体装置およびそれを用いたインバータ回路
JP2010109000A (ja) * 2008-10-28 2010-05-13 Denso Corp 半導体パッケージ
JP2011243872A (ja) * 2010-05-20 2011-12-01 Toyota Motor Corp 半導体装置
CN105493275A (zh) * 2013-09-06 2016-04-13 丰田自动车株式会社 半导体装置
JP2015159258A (ja) * 2014-02-25 2015-09-03 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2015162598A (ja) * 2014-02-27 2015-09-07 トヨタ自動車株式会社 半導体装置の製造方法および製造装置
WO2016203743A1 (ja) * 2015-06-18 2016-12-22 株式会社デンソー 半導体装置
JP2017011028A (ja) * 2015-06-18 2017-01-12 株式会社デンソー 半導体装置
WO2017188368A1 (ja) * 2016-04-27 2017-11-02 カルソニックカンセイ株式会社 半導体装置及びパワーモジュール
JP2017200315A (ja) * 2016-04-27 2017-11-02 カルソニックカンセイ株式会社 半導体装置
US11348855B2 (en) 2016-04-27 2022-05-31 Calsonic Kansei Corporation Semiconductor component and power module
JP2018074089A (ja) * 2016-11-03 2018-05-10 株式会社デンソー 半導体装置
WO2018083890A1 (ja) * 2016-11-03 2018-05-11 株式会社デンソー 半導体装置
CN109906510A (zh) * 2016-11-03 2019-06-18 株式会社电装 半导体装置
WO2019037867A1 (en) 2017-08-25 2019-02-28 Huawei Technologies Co., Ltd. SEMICONDUCTOR MODULE AND METHOD FOR MANUFACTURING THE SAME
US11251116B2 (en) 2017-08-25 2022-02-15 Huawei Technologies Co., Ltd. Power semiconductor module for improved heat dissipation and power density, and method for manufacturing the same
US11823996B2 (en) 2017-08-25 2023-11-21 Huawei Technologies Co., Ltd. Power semiconductor module for improved heat dissipation and power density, and method for manufacturing the same
JP2019212801A (ja) * 2018-06-06 2019-12-12 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP4840165B2 (ja) 2011-12-21

Similar Documents

Publication Publication Date Title
JP4840165B2 (ja) 半導体装置
JP5339800B2 (ja) 半導体装置の製造方法
JP4702196B2 (ja) 半導体装置
JP4302607B2 (ja) 半導体装置
JP4935765B2 (ja) 半導体装置の製造方法
US20080224282A1 (en) Semiconductor device and method of manufacturing the same
JP4254527B2 (ja) 半導体装置
JP4893303B2 (ja) 半導体装置
JP5649142B2 (ja) 封止型半導体装置及びその製造方法
JP2005167075A (ja) 半導体装置
JP6054345B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014192518A (ja) 半導体装置およびその製造方法
JP5341339B2 (ja) 回路装置
JP4356494B2 (ja) 半導体装置
JP4339660B2 (ja) 半導体装置
JP5056105B2 (ja) 半導体装置およびその製造方法
JP2005116963A (ja) 半導体装置
JP2010103231A (ja) 電子装置
JP4293232B2 (ja) 半導体装置の製造方法
JP2021019065A (ja) 半導体装置
JP4258391B2 (ja) 半導体装置
JP4055700B2 (ja) 半導体装置
JP6160508B2 (ja) モールドパッケージ
JP4258411B2 (ja) 半導体装置
JP3753132B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110919

R151 Written notification of patent or utility model registration

Ref document number: 4840165

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees