JP4947135B2 - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP4947135B2
JP4947135B2 JP2009276000A JP2009276000A JP4947135B2 JP 4947135 B2 JP4947135 B2 JP 4947135B2 JP 2009276000 A JP2009276000 A JP 2009276000A JP 2009276000 A JP2009276000 A JP 2009276000A JP 4947135 B2 JP4947135 B2 JP 4947135B2
Authority
JP
Japan
Prior art keywords
metal plate
resin sheet
semiconductor package
die pad
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009276000A
Other languages
English (en)
Other versions
JP2011119489A (ja
Inventor
誉敏 猪口
忠利 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009276000A priority Critical patent/JP4947135B2/ja
Priority to DE102010061011A priority patent/DE102010061011A1/de
Priority to US12/960,377 priority patent/US8368203B2/en
Publication of JP2011119489A publication Critical patent/JP2011119489A/ja
Application granted granted Critical
Publication of JP4947135B2 publication Critical patent/JP4947135B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、パワー素子と制御回路を内蔵する半導体パッケージおよびその製造方法に関する。
従来から、パワーＭＯＳＦＥＴを搭載したリードフレームのダイパッド下面に、銅箔に同じ形状で固着された絶縁シートをつけて一緒にモールドすることにより、絶縁性と高放熱性を実現した半導体パッケージが知られている（例えば、特許文献１参照。）。また、パワーＭＯＳＦＥＴと制御回路を内蔵するとともに、パワーＭＯＳＦＥＴを搭載したリードフレームのダイパッド下面に絶縁性樹脂シートをつけてモールドし、この樹脂シートとモールド樹脂の混合層を形成した半導体パッケージが知られている（例えば、特許文献２参照。）。
また、押さえピンを用いてダイパッドを絶縁シートに圧接してモールドするようにした半導体パッケージ製造方法が知られている（例えば、特許文献３参照。）。また、常温では固体であり高温では一旦溶融した後に完全に硬化する樹脂シートと、溶融温度より高温の金型を準備し、モールド樹脂を過熱加圧注入してこの樹脂シートを熱硬化させるようにした半導体パッケージ製造方法が知られている（例えば、特許文献４参照。）。また、ヒートシンクに樹脂シートを有し、樹脂シートと同形状の屈曲部を有するリードフレームを備える半導体パワーモジュールが知られている（例えば、特許文献５参照。）。
特許第３７４０１１６号公報 特許第４１４６７８５号公報 特許第３８５４９５７号公報 特開２００８−４９７１号公報 特許第３８４６６９９号公報
ところで、特許文献１に開示された半導体パッケージでは、金属とモールド樹脂間の距離が短いため、被水に対する信頼性が低いという問題があった。また、外部との接触面積を増やすためにヒートシンクを大きくする場合に、大きな絶縁シートが必要になってコストが増大するという問題があった。
特許文献２に開示された半導体パッケージでは、制御回路は樹脂シートには接触しておらず、パワーＭＯＳＦＥＴの温度が伝わりにくいため、パワーＭＯＳＦＥＴの温度保護を考えた場合に、パワーＭＯＳＦＥＴの温度検出が困難であるという問題があった。また、モールド樹脂との境界にある樹脂シートが溶けるため、シート厚が薄くなって熱伝導率が低下して冷却性が悪化するという問題があった。
特許文献３に開示された半導体パッケージ製造方法では、金型に押さえピン構造が必要であって工程が複雑化するという問題があった。また、ダイパッドにピン押さえ部分が必要になり、ダイパッドの距離が近づいて端子間の絶縁性が低下したり、素子を搭載しないダイパッドの面積が増えるためパッケージが大型化するという問題があった。
特許文献４に開示された半導体パッケージ製造方法では、樹脂シートの金型への位置合わせが難しく、位置合わせのために樹脂シートを金型の底面全部に対応させたり金型に位置合わせの突起が必要になったり、モールド樹脂注入時にリードフレームが押されて位置がずれるおそれがあり、加工性が低下するという問題があった。
特許文献５に開示された半導体パワーモジュールでは、絶縁層の上に接着層を積層しているため熱伝導率が低下して冷却性が悪く、部品点数増加に伴って加工工数が増加して加工性が低下するという問題があった。
本発明は、このような点に鑑みて創作されたものであり、その目的は、コスト低減、信頼性向上、冷却性向上、小型化、パワー素子温度検出の容易化が可能な半導体パッケージおよびその製造方法を提供することにある。
上述した課題を解決するために、本発明の半導体パッケージは、金属板と、パワー素子と、ダイパッドを有するリードフレームと、絶縁性を有する樹脂シートと、パワー素子を制御する制御回路と、一の面を除く金属板、樹脂シート、パワー素子、制御回路を封止するモールド樹脂とを有し、パワー素子と制御回路を内蔵している。パワー素子がダイパッド上に搭載され、ダイパッドが樹脂シートを介して金属板上に搭載されている。また、樹脂シートは、少なくともダイパッドの下面を包含し、かつ、金属板よりも小さく、制御回路は、金属板上であって、パワー素子の搭載領域以外の領域に配置されている。
これにより、ヒートシンクとなる金属板の面積を大きくした場合であっても必要最小限の樹脂シートを用いることによるコスト低減が可能となる。また、金属板より小さい樹脂シートを用いることにより、密着性が良好な金属板とモールド樹脂との間の界面距離が長くなるため、被水などに対する信頼性を向上させることができる。さらに、金属板上に制御回路を配置することにより、金属板を通してパワー素子の温度検出を精度よく行うことが可能になり、パワー素子の過熱警報や過熱時の制御が容易となる。
また、上述した制御回路は、樹脂シートを介して金属板上に配置されている。これにより、パワー素子の温度が、直接金属板を通さずに樹脂シートを介して制御回路に伝わるため、さらにパワー素子の温度検出精度を向上させることができる。また、制御回路と金属板とが樹脂シートを介して電気的に絶縁されるため、金属板にサージが印加されたときの信頼性を向上させることができる。
また、上述した制御回路が搭載された第２のダイパッドを有するフレームをさらに備え、パワー素子は、リードフレームに半田で接合され、制御回路は、第２のダイパッド上に搭載されているとともに、フレームに銀ペーストで接合されている。また、上述した金属板は、外部の放熱フィンと電気的接続手段によって接続されている。パワー素子を半田付けによってリードフレーム（ダイパッド）に接合することにより、パワー素子の良好な放熱性を確保することができる。また、制御回路については、半田付けによる接合を行わないため、冷熱ストレスが印加されたときの寿命を向上させることができる。また、制御回路の裏面（フレームに対向する側）に半田付けのための表面処理が不要になって工数低減が可能になる。さらに、金属板上に樹脂シート、リードフレーム（またはフレーム）を配置し、さらにその上にパワー素子と制御回路とを接合しているため、パワー素子と制御回路の上面の高さをほぼ同じにすることができ、ワイヤボンディングを容易に行うことができる。すなわち、高さが違う場合に必要な調整等が不要になって加工性がよくなる。
また、上述した樹脂シートで覆われていない金属板上に、ワイヤボンディングのパッドが形成されており、パワー素子および制御回路の少なくとも一方のグランド端子がパッドとボンディングワイヤを介して接続されていることが望ましい。金属板をグランド端子として用いることができるため、別にグランド端子用のリードフレームを備える必要がなく、構造を簡略化することができる。
また、上述した金属板は、貫通穴を有し、貫通穴およびその周辺領域が外部に露出しており、貫通穴にネジを通して金属板を放熱フィンまたは筐体に締め付け固定することにより電気的接続手段をなすことが望ましい。ネジによる締め付けによって放熱フィンや筐体に半導体パッケージを固定することができるため、高振動環境下での固定を確実に行うことができる。また、固定と同時に、外部のグランド端子との間の導通経路を確保することができ、グランド端子用の配線が不要になる。
また、上述した樹脂シートは、モールド樹脂と混合せずにモールド樹脂との間に界面を有することが望ましい。界面を有する溶け出さない樹脂シートを用いることにより、樹脂シートを介した安定した熱伝導を確保することができる。
本発明の半導体パッケージ製造方法は、上述した半導体パッケージを製造するために、ダイパッドにパワー素子および制御回路を含む素子をワイヤボンディングを含んで実装する工程と、金属板上に樹脂シートを配置する工程と、金属板上に配置された樹脂シートのさらに上に、素子が実装されたダイパッドを接着する工程と、金型に、ダイパッドが樹脂シートを介して実装された金属板をセットする工程と、金型にモールド樹脂を注入して加熱加圧硬化させる工程とを備えている。
樹脂モールド前に既にダイパッドと金属板とが相互に固定されているため、ダイパッドやリードフレームを金型にセットした段階で、同時に金属板の位置合わせを行うことができる。また、モールド樹脂注入時に、ダイパッド（リードフレーム）がモールド樹脂に押されて位置がずれることを防止することができる。また、ダイパッドが金属板上に固定されているため、ダイパッドを固定するために金型に押さえピンの構造を備える必要がない。さらに、ダイパッドにも押さえピンのためのスペースが不要になるため、ダイパッドを小さくするとともにダイパッド間の距離を大きくすることが可能となる。
また、上述した樹脂シートは、接着性を有することが望ましい。これにより、金属板上に樹脂シートを配置したり、樹脂シート上にダイパッド等を配置する際の工程の簡略化が可能となる。
一実施形態の半導体パッケージの構成を示す断面図である。 半導体パッケージの製造工程を示す図である。 半導体パッケージが一部に用いられる車両用発電機の構成を示す図である。 整流器モジュールの構成を示す図である。
以下、本発明を適用した一実施形態の半導体パッケージについて、図面を参照しながら説明する。図１は、一実施形態の半導体パッケージの構成を示す断面図である。図１に示すように、本実施形態の半導体パッケージ１００は、金属板１１０、パワー素子１１２、リードフレーム１１６、１１８、ダイパッドフレーム１２２、樹脂シート１２４、制御回路１２６、モールド樹脂１３０を含んで構成されている。
金属板１１０は、ヒートシンクとして機能し、樹脂モールドされた状態で一の面（下面）のみが半導体パッケージ１００の外部に露出している。パワー素子１１２は、パワーＭＯＳＦＥＴ等の素子であって、制御回路１２６やその他の素子に比べて発熱量が大きい。一方のリードフレーム１１６は、一部にダイパッド１１４を含んでおり、他の一部が外部の回路（図示せず）との電気的接続を行うリード端子となる。他方のリードフレーム１１８は、一部にダイパッドが含まれず、外部の回路との電気的接続を行うリード端子となる。ダイパッドフレーム１２２は、全体がダイパッド１２０として機能するフレームである。樹脂シート１２４は、絶縁性および接着性を有する。また、樹脂シート１２４は、モールド樹脂１３０を形成する際の加熱および加圧において溶融してモールド樹脂１３０と混合せずにモールド樹脂１３０との間に界面を有している。制御回路１２６は、パワー素子１１２と接続され、パワー素子１１２を駆動したり、パワー素子１１２周辺の温度検出を行うとともにその他の各種の処理を行う。
また、本実施形態では、パワー素子１１２はダイパッド１１４上に搭載されており、このダイパッド１１４は樹脂シート１２４を介して金属板１１０上に搭載されている。パワー素子１１２は、ダイパッド１１４上に半田で接合（半田付け）されている。
樹脂シート１２４は、熱伝導率が良好（具体的には、熱伝導率が７．５Ｗ／（ｍ・Ｋ）以上）であって、パワー素子１１２で発生した熱を効率よく金属板１１０に伝えることができる。また、樹脂シート１２４は、少なくともダイパッド１１４、１２０の下面を包含し、かつ、金属板１１０の上面より小さい。したがって、金属板１１０の上面の一部は、樹脂シート１２４によって遮蔽されずに樹脂シート１２４の周囲に露出している。
また、制御回路１２６はダイパッド１２０上に搭載されており、このダイパッド１２０は樹脂シート１２４を介して金属板１１０上に搭載されている。制御回路１２６は、ダイパッド１２０上に銀ペーストを用いて接合されている。このように、制御回路１２６は、金属板１１０上であって、パワー素子１１２の搭載領域以外の領域に配置されている。
また、金属板１１０の上面であって樹脂シート１２４によって覆われていない領域（露出した領域）にはパッド１４０、１４２が形成されている。一方のパッド１４０は、パワー素子１１２のグランド端子とボンディングワイヤ１４１を用いて接続されており、他方のパッド１４２は、制御回路１２６のグランド端子とボンディングワイヤ１４３を用いて接続されている。また、パワー素子１１２と制御回路１２６はボンディングワイヤ１４４を用いて接続され、制御回路１２６とリードフレーム１１８はボンディングワイヤ１４５を用いて接続されている。
ところで、本実施形態の金属板１１０は下面が外部に露出しており、この金属板１１０と外部の筐体あるいは放熱フィン２００との間が電気的接続手段によって接続されている。図１に示した例では、電気的接続手段としてネジ２１０が用いられている。例えば、金属板１１０は貫通穴１５０を有しており、貫通穴１５０およびその周辺領域がモールド樹脂１３０に設けられた穴１５２を通して外部に露出している。穴１５２を利用して貫通穴１５０にネジ２１０を通して締め付けることにより、金属板１１０を筐体または放熱フィン２００に固定している。
本実施形態の半導体パッケージ１００はこのような構造を有しており、次にその製造工程について説明する。図２は、半導体パッケージ１００の製造工程を示す図である。図１に示すように、半導体パッケージ１００の製造工程は次の各工程を含んでいる。
（工程１）
リードフレーム１１６のダイパッド１１４やダイパッドフレーム１２２のダイパッド１２０にパワー素子１１２および制御回路１２６を含む素子をワイヤボンディングを含む手法を用いて実装する（図２（Ａ））。
（工程２）
金属板１１０上に樹脂シート１２４を配置する（図２（Ｂ））。
（工程３）
金属板１１０上に配置された樹脂シート１２４のさらに上に、パワー素子１１２や制御回路１２６等が実装されたダイパッド１１４、１２０を接着する（図２（Ｃ））。
（工程４）
金属板１１０上のパッド１４０とパワー素子１１２との間と、金属板１１０上のパッド１４２と制御回路１２６との間を、それぞれワイヤボンディングで接続する（図２（Ｄ））。
（工程５）
金型３００に、ダイパッド１１４、１２０が樹脂シート１２４を介して実装された金属板１１０をセットする（図２（Ｅ））。
（工程６）
金型３００にモールド樹脂を注入して加熱加圧硬化させる。
このように、本実施形態の半導体モジュール１００では、ヒートシンクとなる金属板１１０の面積を大きくした場合であっても必要最小限の樹脂シート１２４を用いることによるコスト低減が可能となる。また、金属板１１０より小さい樹脂シート１２４を用いることにより、密着性が良好な金属板１１０とモールド樹脂１３０との間の界面距離が長くなるため、被水などに対する信頼性を向上させることができる。さらに、金属板１１０上に制御回路１２６を配置することにより、金属板１１０を通してパワー素子１１２の温度検出を精度よく行うことが可能になり（制御回路１２６が温度検出素子やそのための回路を含んでいる場合）、パワー素子１１２の過熱警報や過熱時の制御が容易となる。
また、制御回路１２６を樹脂シート１２４を介して金属板１１０上に配置することにより、パワー素子１１２の温度が、直接金属板１１０を通さずに熱伝導率が大きな樹脂シート１２４を介して制御回路１２６に伝わるようになるため、さらにパワー素子１１２の温度検出精度を向上させることができる。また、制御回路１２６と金属板１１０とが樹脂シート１２４を介して電気的に絶縁されるため、金属板１１０にサージが印加されたときの信頼性を向上させることができる。
また、パワー素子１１２を半田付けによってリードフレーム１１６（ダイパッド１１４）に接合することにより、パワー素子１１２の良好な放熱性を確保することができる。また、制御回路１２６については、半田付けによる接合を行わないため、冷熱ストレスが印加されたときの寿命を向上させることができる。また、制御回路１２６の裏面（ダイパッドフレーム１２２に対向する側）に半田付けのための表面処理が不要になって工数低減が可能になる。さらに、金属板１１０上に樹脂シート１２４、リードフレーム１１６（またはダイパッドフレーム１２２）を配置し、さらにその上にパワー素子１１２と制御回路１２６とを接合しているため、パワー素子１１２と制御回路１２６の上面の高さをほぼ同じにすることができ、ワイヤボンディングを容易に行うことができる。すなわち、高さが違う場合に必要な調整等が不要になって加工性がよくなる。
また、金属板１１０をグランド端子として用いることができるため、別にグランド端子用のリードフレームを備える必要がなく、構造を簡略化することができる。また。ネジ２１０による締め付けによって筐体や放熱フィン２００に半導体パッケージ１００を固定することができるため、高振動環境下での固定を確実に行うことができる。また、固定と同時に、外部のグランド端子との間の導通経路を確保することができ、グランド端子用の配線が不要になる。界面を有する溶け出さない樹脂シート１２４を用いることにより、樹脂シート１２４を介した安定した熱伝導を確保することができる。
また、本実施形態の半導体パッケージ製造工程によれば、樹脂モールド前に既にダイパッド１１４、１２０と金属板１１０とが相互に固定されているため、ダイパッド１１４、１２０やリードフレーム１１８を金型３００にセットした段階で、同時に金属板１１０の位置合わせを行うことができる。また、モールド樹脂注入時に、ダイパッド１１４、１２０がモールド樹脂に押されて位置がずれることを防止することができる。また、ダイパッド１１４、１２０が金属板１１０上に固定されているため、ダイパッド１１４、１２０を固定するために金型３００に押さえピンの構造を備える必要がない。さらに、ダイパッド１１４、１２０にも押さえピンのためのスペースが不要になるため、ダイパッド１１４、１２０を小さくするとともにこれらの間の距離を大きくすることが可能となる。また、接着性を有する樹脂シート１２４を用いることにより、金属板１１０上に樹脂シート１２４を配置したり、樹脂シート１２４上にダイパッド１１４等を配置する際の工程の簡略化が可能となる。
次に、上述した半導体パッケージ１００の好適な適用例を説明する。図３は、半導体パッケージ１００が一部に用いられる車両用発電機の構成を示す図である。図３に示す車両用発電機１は、２つの固定子巻線２、３、界磁巻線４、２つの整流器モジュール群５、６、発電制御装置７を含んで構成されている。
一方の整流器モジュール群５は、一方の固定子巻線２に接続されており、全体で三相全波整流回路が構成されている。この整流器モジュール群５は、固定子巻線２の相数に対応する数（三相巻線の場合には３個）の整流器モジュール５Ｘ、５Ｙ、５Ｚを備えている。整流器モジュール５Ｘは、固定子巻線２に含まれるＸ相巻線に接続されている。整流器モジュール５Ｙは、固定子巻線２に含まれるＹ相巻線に接続されている。整流器モジュール５Ｚは、固定子巻線２に含まれるＺ相巻線に接続されている。
他方の整流器モジュール群６は、一方の固定子巻線３に接続されており、全体で三相全波整流回路が構成されている。この整流器モジュール群６は、固定子巻線３の相数に対応する数（三相巻線の場合には３個）の整流器モジュール６Ｕ、６Ｖ、６Ｗを備えている。整流器モジュール６Ｕは、固定子巻線３に含まれるＵ相巻線に接続されている。整流器モジュール６Ｖは、固定子巻線３に含まれるＶ相巻線に接続されている。整流器モジュール６Ｗは、固定子巻線３に含まれるＷ相巻線に接続されている。
発電制御装置７は、界磁巻線４に流す励磁電流を制御することにより、車両用発電機１の発電電圧（各整流器モジュールの出力電圧）を制御する。また、発電制御装置７は、通信端子および通信線を介してＥＣＵ８（外部制御装置）と接続されており、ＥＣＵ８との間で双方向のシリアル通信（例えば、ＬＩＮ（Local Interconnect Network）プロトコルを用いたＬＩＮ通信）を行い、通信メッセージを送信あるいは受信する。
車両用発電機１はこのような構成を有しており、この中に含まれる整流器モジュール５Ｘ等のそれぞれが半導体パッケージ１００によって実現される。
図４は、整流器モジュール５Ｘの構成を示す図である。なお、他の整流器モジュール５Ｙ、５Ｚ、６Ｕ、６Ｖ、６Ｗも同じ構成を有している。図４に示すように、整流器モジュール５Ｘは、３つのＭＯＳトランジスタ５０、５１、５２、電流検出素子５３、制御回路５４を備えている。ＭＯＳトランジスタ５０は、ソースが固定子巻線２のＸ相巻線に接続され、ドレインがＭＯＳトランジスタ５２を介してバッテリ９の正極端子に接続されたハイサイド側のスイッチ素子である。ＭＯＳトランジスタ５１は、ドレインがＸ相巻線に接続され、ソースが電流検出素子５３を介してバッテリ９の負極端子（アース）に接続されたローサイド側のスイッチ素子である。
ＭＯＳトランジスタ５２は、ハイサイド側のＭＯＳトランジスタ５０とバッテリ９の正極端子との間に挿入され、ドレインがＭＯＳトランジスタ５０のドレイン側に接続されたスイッチ素子であり、バッテリ逆接続時およびロードダンプサージ抑止のための保護用に用いられる。ＭＯＳトランジスタ５０、５１のみが備わった構成では、バッテリ９が逆接続されたときに、ＭＯＳトランジスタ５０、５１のボディーダイオードを介して大電流が流れるが、逆接続時にこの保護用のＭＯＳトランジスタ５２をオフすることにより、ＭＯＳトランジスタ５０、５１のボディダイオードを介して流れる電流を阻止することができる。また、車両用発電機１に接続されたバッテリ９が外れた場合に固定子巻線２のＸ相巻線に大きなロードダンプサージが発生するが、このときにＭＯＳトランジスタ５２をオフすることにより、車両用発電機１から電気負荷１０、１２等に大きなサージ電圧が印加されることを阻止することができる。上述したＭＯＳトランジスタ５０、５１、５２が半導体パッケージ１００のパワー素子１１２に対応し、制御回路５４が半導体パッケージ１００の制御回路１２６に対応する。
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、整流器モジュール５Ｘ等を半導体パッケージ１００を用いて実現する適用例について説明したが、発電制御装置７にも、界磁巻線４に流れる励磁電流を断続するパワー素子と、その断続タイミング等を制御する制御回路が備わっているため、発電制御装置７を半導体パッケージ１００の構造を用いて実現するようにしてもよい。また、半導体パッケージ１００の適用例は車両用発電機に限定されず、パワー素子と制御回路を含むものであればその他の装置であってもよい。
上述したように、本発明によれば、ヒートシンクとなる金属板１１０の面積を大きくした場合であっても必要最小限の樹脂シート１２４を用いることによるコスト低減が可能となる。また、金属板１１０より小さい樹脂シート１２４を用いることにより、密着性が良好な金属板１１０とモールド樹脂１３０との間の界面距離が長くなるため、被水などに対する信頼性を向上させることができる。さらに、金属板１１０上に制御回路１２６を配置することにより、金属板１１０を通してパワー素子１１２の温度検出を精度よく行うことが可能になり、パワー素子１１２の過熱警報や過熱時の制御が容易となる。
１００ 半導体パッケージ
１１０ 金属板
１１２ パワー素子
１１４、１２０ ダイパッド
１１６、１１８ リードフレーム
１２２ ダイパッドフレーム
１２４ 樹脂シート
１２６ 制御回路
１３０ モールド樹脂
１４０、１４２ パッド
１４１、１４３、１４４、１４５ ボンディングワイヤ
１５０ 貫通穴
１５２ 穴
２００ 放熱フィン
２１０ ネジ

Claims (6)

  1. 金属板と、
    パワー素子と、
    ダイパッドを有するリードフレームと、
    絶縁性を有する樹脂シートと、
    前記パワー素子を制御する制御回路と、
    一の面を除く前記金属板、前記樹脂シート、前記パワー素子、前記制御回路を封止するモールド樹脂と、
    前記制御回路が搭載された第２のダイパッドを有するフレームと、
    を有し、前記パワー素子と前記制御回路を内蔵する半導体パッケージにおいて、
    前記パワー素子は、前記ダイパッド上に搭載されているとともに、前記リードフレームに半田で接合され、
    前記ダイパッドが前記樹脂シートを介して前記金属板上に搭載され、
    前記樹脂シートは、少なくとも前記ダイパッドの下面を包含し、かつ、前記金属板よりも小さく、
    前記制御回路は、前記第２のダイパッド上であって前記パワー素子の搭載領域以外の領域に配置されているとともに、前記樹脂シートを介して前記金属板上に配置され、前記フレームに銀ペーストで接合されており、
    前記金属板は、外部の放熱フィンと電気的接続手段によって接続されていることを特徴とする半導体パッケージ。
  2. 請求項１において、
    前記樹脂シートで覆われていない前記金属板上に、ワイヤボンディングのパッドが形成されており、
    前記パワー素子および前記制御回路の少なくとも一方のグランド端子が前記パッドとボンディングワイヤを介して接続されていることを特徴とする半導体パッケージ。
  3. 請求項２において、
    前記金属板は、貫通穴を有し、
    前記貫通穴およびその周辺領域が外部に露出しており、
    前記貫通穴にネジを通して前記金属板を前記放熱フィンまたは前記筐体に締め付け固定することにより前記電気的接続手段をなすことを特徴とする半導体パッケージ。
  4. 請求項１〜３のいずれかにおいて、
    前記樹脂シートは、前記モールド樹脂と混合せずに前記モールド樹脂との間に界面を有することを特徴とする半導体パッケージ。
  5. 請求項１〜４のいずれかに記載された半導体パッケージを製造する半導体パッケージ製造方法において、
    前記ダイパッドに前記パワー素子および前記制御回路を含む素子をワイヤボンディングを含んで実装する工程と、
    前記金属板上に前記樹脂シートを配置する工程と、
    前記金属板上に配置された前記樹脂シートのさらに上に、前記素子が実装された前記ダイパッドを接着する工程と、
    金型に、前記ダイパッドが前記樹脂シートを介して実装された前記金属板をセットする工程と、
    前記金型にモールド樹脂を注入して加熱加圧硬化させる工程と、
    を備える半導体パッケージ製造方法。
  6. 請求項５において、
    前記樹脂シートは、接着性を有することを特徴とする半導体パッケージ製造方法。
JP2009276000A 2009-12-04 2009-12-04 半導体パッケージおよびその製造方法 Expired - Fee Related JP4947135B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009276000A JP4947135B2 (ja) 2009-12-04 2009-12-04 半導体パッケージおよびその製造方法
DE102010061011A DE102010061011A1 (de) 2009-12-04 2010-12-03 Halbleiterbaugruppe und Verfahren zum Herstellen derselben
US12/960,377 US8368203B2 (en) 2009-12-04 2010-12-03 Heat radiation member for a semiconductor package with a power element and a control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009276000A JP4947135B2 (ja) 2009-12-04 2009-12-04 半導体パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2011119489A JP2011119489A (ja) 2011-06-16
JP4947135B2 true JP4947135B2 (ja) 2012-06-06

Family

ID=43972677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009276000A Expired - Fee Related JP4947135B2 (ja) 2009-12-04 2009-12-04 半導体パッケージおよびその製造方法

Country Status (3)

Country Link
US (1) US8368203B2 (ja)
JP (1) JP4947135B2 (ja)
DE (1) DE102010061011A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
US10026676B2 (en) * 2012-12-11 2018-07-17 Advanced Semiconductor Engineering, Inc. Semiconductor lead frame package and LED package
JP6004579B2 (ja) * 2013-03-12 2016-10-12 新電元工業株式会社 半導体装置
DE102013223430A1 (de) * 2013-11-18 2015-05-21 BSH Hausgeräte GmbH Vorrichtung mit einem Leistungselektronikmodul zum Versorgen eines elektrischen Verbrauchers eines Haushaltsgeräts mit elektrischer Versorgungsspannung, Haushaltsgerät und Verfahren zum Herstellen einer derartigen Vorrichtung
JP6203307B2 (ja) * 2016-03-10 2017-09-27 三菱電機株式会社 半導体装置及びその製造方法
DE102017214267A1 (de) * 2017-08-16 2019-02-21 Mahle International Gmbh Kühlvorrichtung und Verfahren zum Herstellen der Kühlvorrichtung
JP6777109B2 (ja) * 2018-02-05 2020-10-28 三菱電機株式会社 半導体装置、その製造方法及び電力変換装置
RU187623U1 (ru) * 2018-10-24 2019-03-14 Акционерное общество "Научно-исследовательский институт Приборостроения имени В.В. Тихомирова" Радиоэлектронный узел
JP7126614B2 (ja) * 2019-06-06 2022-08-26 日立Astemo株式会社 樹脂成形体及び樹脂成形体の製造方法
US11063495B2 (en) 2019-07-01 2021-07-13 Nidec Motor Corporation Heatsink clamp for multiple electronic components
EP3933915B1 (en) * 2020-07-03 2023-05-10 Infineon Technologies Austria AG A semiconductor device package comprising a pin in the form of a drilling screw

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP3916026B2 (ja) * 1998-10-05 2007-05-16 富士電機デバイステクノロジー株式会社 半導体素子のパッケージおよびその製造方法
EP1346411A2 (en) * 2000-12-01 2003-09-24 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
JP3846699B2 (ja) * 2001-10-10 2006-11-15 富士電機ホールディングス株式会社 半導体パワーモジュールおよびその製造方法
JP3740116B2 (ja) 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
KR100488518B1 (ko) * 2002-11-14 2005-05-11 삼성전자주식회사 반도체 장치의 방열 시스템
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3854957B2 (ja) 2003-10-20 2006-12-06 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP4146785B2 (ja) 2003-11-19 2008-09-10 三菱電機株式会社 電力用半導体装置
JP4195398B2 (ja) * 2004-01-29 2008-12-10 関西電力株式会社 半導体装置及びそれを用いた電力装置
JP5252819B2 (ja) 2007-03-26 2013-07-31 三菱電機株式会社 半導体装置およびその製造方法
JP2008004971A (ja) 2007-09-26 2008-01-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2009277949A (ja) * 2008-05-16 2009-11-26 Panasonic Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
US8368203B2 (en) 2013-02-05
JP2011119489A (ja) 2011-06-16
DE102010061011A1 (de) 2011-06-09
US20110133320A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
JP4947135B2 (ja) 半導体パッケージおよびその製造方法
JP5661183B2 (ja) 半導体装置およびその製造方法
EP3288075B1 (en) Power semiconductor module
EP2854174B1 (en) Semiconductor device and method for manufacturing same
JP6288254B2 (ja) 半導体モジュールおよびその製造方法
US8610263B2 (en) Semiconductor device module
TW201916370A (zh) 半導體裝置
JP2016059148A (ja) 電力変換装置
CN109698179B (zh) 半导体装置及半导体装置的制造方法
CN110959191B (zh) 半导体装置
JP5263189B2 (ja) 半導体パッケージの防水構造
JP4096741B2 (ja) 半導体装置
CN106165089B (zh) 半导体模块以及搭载有半导体模块的驱动装置
EP2634799A2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2015119121A (ja) パワー半導体装置
CN113454773A (zh) 半导体装置、半导体装置的制造方法及电力变换装置
JP5561623B2 (ja) 端子台、半導体装置および車両用回転電機
CN112582386B (zh) 功率模块及其制备方法、电器设备
JP2013157485A (ja) 半導体装置とその製造方法
JP5413261B2 (ja) 半導体パッケージの防水構造
JP2010073769A (ja) トランジスタ、回路基板およびモータ駆動装置
CN218975436U (zh) 半导体装置和电子设备
JP2020072095A (ja) パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク
JP2020072094A (ja) パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置
US20240194576A1 (en) Power module for a vehicle

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4947135

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees