CN109417051B - 具有鲁棒性的低电感功率模块封装 - Google Patents

具有鲁棒性的低电感功率模块封装 Download PDF

Info

Publication number
CN109417051B
CN109417051B CN201780023068.3A CN201780023068A CN109417051B CN 109417051 B CN109417051 B CN 109417051B CN 201780023068 A CN201780023068 A CN 201780023068A CN 109417051 B CN109417051 B CN 109417051B
Authority
CN
China
Prior art keywords
conductive substrate
terminal
substrate
power module
semiconductor switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780023068.3A
Other languages
English (en)
Other versions
CN109417051A (zh
Inventor
B·L·劳登
L·D·斯特瓦诺维奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN109417051A publication Critical patent/CN109417051A/zh
Application granted granted Critical
Publication of CN109417051B publication Critical patent/CN109417051B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明提供了用于功率模块的方法和系统。所述功率模块包括第一衬底(102)，所述第一衬底包括：第一导电衬底(114)，所述第一导电衬底具有设置在其上的第一多个功率半导体开关(122)；以及电耦连到所述第一导电衬底的至少一个第二导电衬底(116)。第一端子(108)电耦连到所述第一导电衬底。所述功率模块还包括第二衬底(110)，所述第二衬底包括：第三导电衬底(130)，所述第三导电衬底具有设置在其上的第二多个功率半导体开关(136)；以及电耦连到所述第三导电衬底的至少一个第四导电衬底(132)。所述第三导电衬底电耦连到所述第二导电衬底。第二端子(112)电耦连到所述第四导电衬底。

Description

具有鲁棒性的低电感功率模块封装
背景技术
本发明的领域大体上涉及功率开关模块组件，并且更具体地涉及提供低电路电感的功率开关模块组件结构。
本发明的领域大体上涉及功率开关模块组件，并且更具体地涉及提供低电路电感的功率开关模块组件结构。
至少一些已知的半导体功率模块封装通过功率衬底或者通过壁几何结构中的金属迹线路由信号。对于所述功率衬底，信号路径通常是陶瓷衬底上的直接接合或活性金属钎焊铜或铝，所述陶瓷衬底为单层并要求迹线在平面表面上相互邻近。半导体器件接着以线、带或平面互连接合到平面金属迹线，平面金属迹线在模块上铺设且以线、带或平面互连接合到输出端子。
为了提高功率半导体器件的效率和可靠性，将功率器件连接至功率系统的周围的封装必须引入最小的寄生电感，这可能会给功率系统带来损耗，或者可能对装置在电、热或机械方面的能力产生有害的影响。对于功率模块，器件的互连典型地以线、带或平面互连接合到铜迹线实现，铜迹线在称作直接接合铜(DBC)的绝缘衬底上路由。对于功率模块，主要或换流功率回路是主要关注的路径，其中电流在正DC端子和负DC端子之间流动。
发明内容
在一个实施例中，提供了一种功率模块。所述功率模块包括第一衬底，所述第一衬底包括：第一导电衬底，所述第一导电衬底具有设置在其上的第一多个功率半导体开关；以及电耦连到所述第一导电衬底的至少一个第二导电衬底。第一端子电耦连到所述第一导电衬底。所述功率模块还包括第二衬底，所述第二衬底包括：第三导电衬底，所述第三导电衬底具有设置在其上的第二多个功率半导体开关；以及电耦连到所述第三导电衬底的至少一个第四导电衬底。所述第三导电衬底电耦连到所述第二导电衬底。第二端子电耦连到所述第四导电衬底。
在另一实施例中，提供了一种形成功率模块的方法。所述方法包括：在第一衬底上提供第一导电衬底；在所述第一导电衬底上设置第一多个功率半导体开关；以及将所述第一导电衬底电耦连到第一端子并电耦连到至少一个第二导电衬底。所述方法还包括：在第二衬底上提供第三导电衬底；在所述第三导电衬底上设置第二多个功率半导体开关；以及将所述第三导电衬底电耦连到所述第二导电衬底并电耦连到至少一个第四导电衬底。所述方法还包括将第四导电衬底电耦连到第二端子。
附图说明
当参考附图阅读以下详细描述时，本公开的这些和其它特征、方面和优点将变得更好理解，在所有附图中相同的标号表示相同的零件，在附图中：
图1是示范性功率模块的透视图；
图2是图1中示出的功率模块的俯视图；
图3是图1和图2中示出的功率模块的侧视图；
图4是示范性功率模块的透视图；
图5是图4中示出的功率模块的俯视图；
图6是图4和图5中示出的功率模块的侧视图；以及
图7是示范性功率模块的透视图。
图8是图7中示出的功率模块的俯视图。
图9是图7和图8中示出的功率模块的侧视图；以及
图10是根据本发明的示范性实施例形成图1-3、4-6和7-9中示出的功率模块的示范性方法的流程图。
除非另外指明，否则本文所提供的附图意在说明本发明的实施例的特征。这些特征被认为适用于包括本公开的一个或多个实施例的各式各样的系统。由此，附图并非意在包括所属领域的技术人员已知的实践本文中所公开的实施例所需的所有常规特征。
具体实施方式
在以下说明书和权利要求书中，将引用若干术语，所述术语应定义为具有以下含义。
除非上下文另外明确规定，否则单数形式“一”以及“所述”包括复数参考物。
“任选”或“视需要”意味着随后描述的事件或情形可能发生或可能不发生，且所述描述包括事件发生的情况和事件不发生的情况。
如本文中在整个说明书以及权利要求书中所使用的近似语言可以应用于修饰可以许可的方式变化而不会导致其相关的基本功能改变的任何定量表示。因此，由例如“约”、“大约”和“大体上”等词语修饰的值并不限于所指定的确切值。在至少一些情况下，近似语言可对应于用于测量所述值的仪器的精度。此处以及在整个说明书以及权利要求书中，范围限制可以组合和/或互换；除非内容或语言另外指示，否则此类范围得以识别且包括其中所包括的所有子范围。
图1是示范性功率模块100的透视图。图2是功率模块100的俯视图。图3是功率模块100的侧视图。在示范性实施例中，功率模块100包括第一侧102和第二侧104。第一侧102包括电耦连到第一端子108的第一衬底106。第二侧104包括电耦连到第二端子112的第二衬底110。
第一衬底106包括第一导电衬底114和第二导电衬底116。第一导电衬底114和第二导电衬底116为设置在介电层118上的图案化的铜层。介电层118可以由陶瓷材料例如氧化铝(Al2O3)、氮化铝(AIN)、氮化硅(Si3N4)等制成。包括耦连到介电层118的第一导电衬底114和第二导电衬底116的第一衬底106形成电力电子衬底，例如，直接接合铜(DBC)衬底。第一衬底106设置在基本上为平面的基板120上。
第一导电衬底114包括设置在其上的第一多个功率半导体开关122。例如，在示范性实施例中，第一多个功率半导体开关122包括金属氧化物半导体场效应晶体管(MOSFET)。替代性地，第一多个功率半导体开关122可包括绝缘栅双极晶体管(IGBT)、结型栅场效应晶体管(JFET)、双极结型晶体管(BJT)。除了前述的功率开关之外，衬底还可包括反并联整流二极管，例如PiN二极管、肖特基势垒二极管(SBD)或结势垒肖特基(JBS)二极管。第一多个功率半导体开关122可以由半导体材料例如硅、碳化硅(SiC)、氮化铝(AlN)、氮化镓(GaN)或氮化硼(BN)形成。在示范性实施例中，第一导电衬底114包括设置在其上的四个功率半导体开关122；然而，第一导电衬底114可包括使得功率模块100能够如本发明中描述的作用的任何数目的功率半导体开关。
第一多个功率半导体开关122的每一个包括通过第一导电衬底114电耦连到第一端子108的漏极端子。即，第一多个功率半导体开关122的每一个具有在开关的底侧上的漏极连接。第一端子108或者焊接或者超声焊接到第一导电衬底114，形成其间的电连接。第一端子108包括从其延伸将其电耦连到第一导电衬底114的第一引脚124。
第一多个功率半导体开关122的每一个还包括使用第一线接合126电耦连到第二导电衬底116的源极端子。即，第一多个功率半导体开关122的每一个具有在开关的顶侧上的源极连接。第一线接合126耦连到开关的顶侧，将源极端子耦连到第二导电衬底116。因此，第一导电衬底114通过第一多个功率半导体开关122和第一线接合126电耦连到第二导电衬底116。
第二导电衬底116电耦连到第一线接合126，以形成与第一导电衬底114的电连接。第二导电衬底116还电耦连到第二线接合128，以形成与功率模块100的第二侧104的电连接。
从第一端子108流动的电流流过第一引脚124进入第一导电衬底114中，通过第一多个功率半导体开关122的每一个的漏极端子，接着通过第一多个功率半导体开关122的每一个的源极端子，通过第一线接合126，并且进入第二导电衬底116中。
第二衬底110包括第三导电衬底130和第四导电衬底132。第三导电衬底130和第四导电衬底132为设置在介电层134上的图案化的铜层。介电层134可以由陶瓷材料例如氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)等制成。包括耦连到介电层134的第三导电衬底130和第四导电衬底132的第二衬底110，形成电力电子衬底，例如，直接接合铜(DBC)衬底。第二衬底110设置在基本上为平面的基板120上。
第三导电衬底130包括设置在其上的第二多个功率半导体开关136。例如，在示范性实施例中，第二多个功率半导体开关136包括金属氧化物半导体场效应晶体管(MOSFET)。替代性地，第二多个功率半导体开关136可包括绝缘栅双极晶体管(IGBT)、结型栅场效应晶体管(JFET)或双极结型晶体管(BJT)。除了前述的功率开关之外，衬底还可包括反并联整流二极管，例如PiN二极管、肖特基势垒二极管(SBD)或结势垒肖特基(JBS)二极管。第二多个功率半导体开关136可以由半导体材料例如碳化硅(SiC)、氮化铝(AlN)、氮化镓(GaN)或氮化硼(BN)形成。在示范性实施例中，第三导电衬底130包括设置在其上的四个功率半导体开关136；然而，第三导电衬底130可包括使得功率模块100能够如本发明中描述的作用的任何数目的功率半导体开关。
第二多个功率半导体开关136的每一个包括通过第三导电衬底130电耦连到第二导电衬底116的漏极端子。即，第二多个功率半导体开关136的每一个具有在开关的底侧上的漏极连接。漏极端子到第三导电衬底130的电连接使得第二多个功率半导体开关136的每一个能通过第二线接合128接收从第二导电衬底116流向第三导电衬底130的电流。
第二多个功率半导体开关136的每一个还包括使用第三线接合138电耦连到第四导电衬底132的源极端子。即，第二多个功率半导体开关136的每一个具有在开关的顶侧上的源极连接。第三线接合138耦连到开关的顶侧，将源极端子耦连第四导电衬底132。因此，第四导电衬底132通过第二多个功率半导体开关136和第三线接合138电耦连到第三导电衬底130。
第四导电衬底132电耦连到第三导电衬底130以及电耦连到第二端子112。第二端子112或者焊接或者超声焊接到第四导电衬底132，形成其间的电连接。第二端子112包括从其延伸将其电耦连到第四导电衬底132的第一引脚140。
从第二导电衬底116流动的电流流过第二线接合128进入第三导电衬底130中，通过第二多个功率半导体开关136的每一个的漏极端子，接着通过第二多个功率半导体开关136的每一个的源极端子，通过第三线接合138进入第四导电衬底132中，并且通过第一引脚140进入第二端子中。
在示范性实施例中，第一端子108是正DC端子，第二端子112是负DC端子。第一端子108和第二端子112被配置成分别耦连到正、负外部DC母线(未示出)。操作中，“正”、“负”DC端子和/或外部DC母线相对于彼此处于不同的电势，但不局限于特定的极性。在示范性实施例中，第一端子108和第二端子112基本上彼此相对，使得端子在基本全部的端子上方相对紧密靠近。例如，第一端子108和第二端子112定位在第一侧102和第二侧104之间，并且更具体地，定位在第一衬底106和第二衬底110之间。此外，第一端子108和第二端子112相互邻近，沿功率模块100的宽度延伸。在一些实施例中，第一端子108和第二端子112基本垂直地远离基板120、第一衬底106和第二衬底110延伸。第一端子108和第二端子112还可包括相应的凸缘142，凸缘提供用于由此附接外部DC母线的区域。
功率模块100还包括输出端子144，输出端子144被配置成耦连到电力负载(未示出)并向电力负载提供电力。在示范性实施例中，输出端子144为AC输出端子。输出端子144相对紧密靠近第一端子108和第二端子112设置。例如，输出端子144邻近功率模块100的第一侧102上的第一端子108定位，使得第一端子108在输出端子144和第二端子112之间。输出端子144电耦连到第二导电衬底116。更具体地，输出端子144或者焊接或者超声焊接到第二导电衬底116。另外，输出端子144可以邻近任一DC总线(即或者第一端子108或者第二端子112)定位，或者可以定位在DC总线之间(即夹在第一端子108和第二端子112之间)。这种定位使得能定制AC到DC的耦连及对称的路径长度。输出端子144包括电耦连到第二导电衬底116的第一引脚146。输出端子144包括电力负载可以与其物理栓接的凸缘148。
在示范性实施例中，功率模块100还可包括第三衬底150和第四衬底152。第三衬底150定位在功率模块100的第一侧102上，沿功率模块100的宽度邻近第一衬底106。第四衬底152定位在功率模块100的第二侧104上，沿功率模块100的宽度邻近第二衬底110。第三衬底150包括与第一衬底106相同的部件和功能，第四衬底152包括与第二衬底110相同的部件和功能，所以在本文中不再对其进行详细描述。另外，第一端子108包括耦连到第三衬底150的第二引脚154，第二端子112包括耦连到第四衬底152的第二引脚156，输出端子144包括耦连到第三衬底150的第二引脚158，使得每个端子特征为第二引脚，每个开关结构具有两个衬底。
第一端子108、第一衬底106和第三衬底150、第二衬底110和第四衬底152以及第二端子112的互连形成换流功率回路路径，所述换流功率回路路径被配置成最小化功率模块100内的回路电感。更具体地，第一端子108、第一导电衬底114、第一多个功率半导体开关122、第二导电衬底116、第三导电衬底130、第二多个功率半导体开关136、第四导电衬底132、第二端子112和输出端子144的互连形成换流功率回路路径。换流功率回路路径包括从第一端子108通过第一衬底106和第三衬底150限定的源电流路径和从第二衬底110和第四衬底152通过第二端子112限定的返回电流路径。
第一衬底106和第三衬底150中的第一多个功率半导体开关122形成第一开关结构，第二衬底110和第四衬底152中的第二多个功率半导体开关136形成第二开关结构。操作中，第一端子108、第二端子112和输出端子144被配置成分别连接至正DC母线、负DC母线和要求与由母线提供的电压不同的电压的电力负载。第一多个功率半导体开关122和第二多个功率半导体开关136被配置成在导电状态和非导电状态之间切换(“调节”)。通过控制第一多个功率半导体开关122和第二多个功率半导体开关136的调节速率，可以在输出端子144处提供用于供应负载的适当的输出电压。
在第一开关结构和第二开关结构的导通状态(即第一多个功率半导体开关122和第二多个功率半导体开关136的导通状态)，功率模块100中的电流按顺序(从与第一端子108电接触的外部DC母线)流到第一端子108、第一衬底106和第三衬底150的第一导电衬底114(通过第一端子108的第一引脚124和第二引脚154)，接着流到第一开关结构的第一多个功率半导体开关122的漏极，接着通过第一线接合126到第一衬底106和第三衬底150的第二导电衬底116。电流接着通过第二线接合128流到第二衬底110和第四衬底152的第三导电衬底130，进入第二开关结构的第二多个功率半导体开关136的漏极中，并通过线接合138流到第四导电衬底132。接着，电流流过第一引脚140和第二引脚156进入第二端子112中(并最终流到与第二端子112电接触的另一外部DC母线)。
操作中，期望使电流通过由通过第一衬底106和第三衬底150的第一多个功率半导体开关122的每一个以及第二衬底110和第四衬底152的第二多个功率半导体开关136的每一个形成的各个电流回路流动，以近似均匀地分配电流。第一多个功率半导体开关122和第二多个功率半导体开关136之间的这种平衡是在通过第一多个功率半导体开关122和第二多个功率半导体开关136的一个的阻抗相对于第一多个功率半导体开关122和第二多个功率半导体开关136的另一个近似相等时实现的。在示范性实施例中，接合线只形成于导电衬底之间，第一端子108和第二端子112被超声焊接、焊接、钎焊或烧结到导电衬底以消除接合线连接。此外，导电衬底、第一端子108和第二端子112在物理上紧密靠近地定位，并与在相邻导体中相反方向流动的电流一致。以此方式，由于电流流动在每个导体中生成的电磁场将倾向于抵消在具有相反的电流流动的相邻导体中生成的电磁场。电磁场的抵消降低了这些导体中的电感，从而降低了每个个别电流回路的阻抗。降低功率开关电路400中的电感还提高功率开关电路400在非常高的频率操作的性能。
在示范性实施例中，功率模块100被配置成降低来自个别功率半导体开关装置122的换流功率回路路径的寄生电感。为了降低电感，模块内外的电流路径相对彼此保持紧密靠近，使得当电流流过模块时在每个路径中生成的感应磁通相等并方向相反，因此相互抵消，且降低由换流功率回路可见的总寄生电感。为了避免间距和分隔要求，在导电衬底之间唯一地形成层压总线结构接合线，第一端子108和第二端子112是被超声焊接、焊接、钎焊或烧结到导电衬底以消除接合线连接。此外，导电衬底、第一端子108和第二端子112在物理上紧密靠近地定位，并与在相邻导体中相反方向流动的电流一致。层压总线结构还允许在功率半导体开关之间的相对短和非常一致的线接合长度，以进一步降低与功率模块100的互连的电感和电阻。
相比在此类设计中传统可达到的电感，功率模块100提供低30％-70％的电感。各衬底106,110,150,152的每一个在实施到系统中之前可个别地测试。目标是最小化寄生电感，这是通过在第一端子108和第二端子112之间提供非常短的换流回路实现的。此外，功率模块100提供第一端子108和输出端子144之间以及第二端子112和输出端子144之间的降低的寄生电感。
图4是示范性功率模块400的透视图。图5是功率模块400的俯视图。图6是功率模块400的侧视图。在示范性实施例中，功率模块400包括第一侧402和第二侧404。第一侧402包括电耦连到第一端子408的第一衬底406。第二侧404包括电耦连到第二端子412的第二衬底410。
第一衬底406包括第一导电衬底414和第二导电衬底416。第一导电衬底414和第二导电衬底416为设置在介电层418上的图案化的铜层。介电层418可包括陶瓷片。包括耦连到介电层418的第一导电衬底414和第二导电衬底416的第一衬底406形成电力电子衬底，例如，直接接合铜(DBC)衬底。第一衬底406设置在基本上为平面的基板420上。
第一导电衬底414包括设置在其上的第一多个功率半导体开关422。例如，在示范性实施例中，第一多个功率半导体开关422包括金属氧化物半导体场效应晶体管(MOSFET)。替代性地，第一多个功率半导体开关422可包括绝缘栅双极晶体管(IGBT)、结型栅场效应晶体管(JFET)、双极结型晶体管(BJT)或二极管。第一多个功率半导体开关422可以由半导体材料例如硅、碳化硅(SiC)、氮化铝(AlN)、氮化镓(GaN)或氮化硼(BN)形成。在示范性实施例中，第一导电衬底414包括设置在其上的四个功率半导体开关422；然而，第一导电衬底414可包括使得功率模块400能够如本发明中描述的作用的任何数目的功率半导体开关。
第一导电衬底414包括具有底部424和顶部426的T形第一导电衬底。第一多个功率半导体开关422的每一个设置在顶部426上。更具体讲，第一多个功率半导体开关422的每一个包括电耦连到顶部426的漏极端子，并通过第一导电衬底414耦连到第一端子408。第一端子408电耦连到底部424。第一端子408被焊接或者超声焊接到第一导电衬底414，形成其间的电连接。第一端子408包括从其延伸并电耦连到第一导电衬底414的第一引脚428。
第一多个功率半导体开关422的每一个还包括使用第一线接合430电耦连到第二导电衬底416的源极端子。即，第一多个功率半导体开关422的每一个具有在开关的顶侧上的源极连接。第一线接合430耦连到开关的顶侧，将源极端子耦连到第二导电衬底416。因此，第一导电衬底414通过第一多个功率半导体开关422和第一线接合430电耦连到第二导电衬底416。
第二导电衬底416电耦连到第一线接合430，以形成与第一导电衬底414的电连接。第二导电衬底416还电耦连到第二线接合432，以形成与功率模块400的第二侧404的电连接。
在示范性实施例中，第二导电衬底416包括定位在底部424的内侧上的内部第二导电衬底434和定位在底部424的第二侧404上的外部第二导电衬底436。内部第二导电衬底434和外部第二导电衬底436耦连到相同数目的第一多个功率半导体开关422，以提供第一多个功率半导体开关422上的对称动态的电流分布。
从第一端子408流动的电流流入第一导电衬底414中，通过第一多个功率半导体开关422的每一个的漏极端子，通过第一多个功率半导体开关422的每一个的源极端子，通过第一线接合430进入内部第二导电衬底434和外部第二导电衬底436中并接着通过第二线接合432流到第二侧404。
第二衬底410包括第三导电衬底438和第四导电衬底440。第三导电衬底438和第四导电衬底440为设置在介电层442上的图案化的铜层。介电层442可包括陶瓷片。包括耦连到介电层442的第三导电衬底438和第四导电衬底440的第二衬底410形成电力电子衬底，例如，直接接合铜(DBC)衬底。第二衬底410设置在基本上为平面的基板420上。
第三导电衬底438包括设置在其上的第二多个功率半导体开关444。例如，在示范性实施例中，第二多个功率半导体开关444包括金属氧化物半导体场效应晶体管(MOSFET)。替代性地，第二多个功率半导体开关444可包括绝缘栅双极晶体管(IGBT)、结型栅场效应晶体管(JFET)、双极结型晶体管(BJT)或二极管。第二多个功率半导体开关444可以由半导体材料例如硅、碳化硅(SiC)、氮化铝(AlN)、氮化镓(GaN)或氮化硼(BN)形成。在示范性实施例中，第三导电衬底438包括设置在其上的四个功率半导体开关444；然而，第三导电衬底438可包括使得功率模块400能够如本发明中描述的作用的任何数目的功率半导体开关。
第三导电衬底438包括具有底部446和顶部448的T形第三导电衬底。第二多个功率半导体开关444的每一个设置在顶部448上。更具体讲，第二多个功率半导体开关444的每一个包括电耦连到顶部448的漏极端子，并通过第三导电衬底438耦连到第二导电衬底416。漏极端子到第三导电衬底438的电连接使得第二多个功率半导体开关444的每一个能通过第二线接合432接收从第二导电衬底416流向第三导电衬底438的电流。
第二多个功率半导体开关444的每一个还包括使用第三线接合448电耦连到第四导电衬底440的源极端子。即，第二多个功率半导体开关444的每一个具有在开关的顶侧上的源极连接。第三线接合448耦连到开关的顶侧，将源极端子耦连第四导电衬底440。因此，第四导电衬底440通过第二多个功率半导体开关444和第三线接合448电耦连到第三导电衬底438。
第四导电衬底440电耦连到第三导电衬底438以及电耦连到第二端子412。第二端子412或者焊接或者超声焊接到第四导电衬底440，形成其间的电连接。第二端子412包括第一引脚450和从其延伸并电耦连到第四导电衬底440的第二引脚452。
在示范性实施例中，第四导电衬底440包括定位在底部446的内侧上的内部第四导电衬底454和定位在底部446的外侧上的外部第四导电衬底456。内部第四导电衬底454和外部第四导电衬底456耦连到相同数目的第二多个功率半导体开关444，提供第二多个功率半导体开关444上的对称动态的电流分布。
从第二导电衬底416流动的电流流过第二线接合432进入第三导电衬底438中，通过第二多个功率半导体开关444的每一个的漏极端子，接着通过第二多个功率半导体开关444的每一个的源极端子，通过第三线接合448进入内部第四导电衬底454和外部第四导电衬底456中并通过第一引脚450和第二引脚452进入第二端子中。
在示范性实施例中，第一端子408是正DC端子，第二端子412是负DC端子。第一端子408和第二端子412被配置成分别耦连到正、负母线(未示出)。在操作中，“正”和“负”DC端子和/或母线相对于彼此处于不同的电势，但不局限于特定的极性。在示范性实施例中，第一端子408和第二端子412基本上彼此相对，使得端子在基本全部的端子上方相对紧密靠近。例如，第一端子408和第二端子412定位在第一侧402和第二侧404之间，并且更具体地，定位在第一衬底406和第二衬底410之间。此外，第一端子408和第二端子412相互邻近，沿功率模块400的宽度延伸。在一些实施例中，第一端子408和第二端子412基本垂直地远离基板420、第一衬底406和第二衬底410延伸。第一端子408和第二端子412还可包括相应的凸缘458，所述凸缘提供用于由此接合的区域。
功率模块400还包括输出端子460，输出端子460被配置成耦连到电力负载(未示出)并向电力负载提供电力。在示范性实施例中，输出端子460为AC输出端子460。输出端子460相对紧密靠近第一端子408和第二端子412设置。例如，输出端子460邻近功率模块400的第一侧402上的第一端子408定位，使得第一端子408在输出端子460和第二端子412之间。输出端子460电耦连到第二导电衬底416。更具体讲，输出端子460或者焊接或者超声焊接到第三导电衬底438，并通过第二接合线432电耦连到第二导电衬底416。另外，输出端子460可以邻近单个DC总线(即或者第一端子408或者第二端子412)定位，或者可以定位在DC总线之间(即在第一端子408和第二端子412之间)。这种定位使得能定制AC到DC的耦连及对称的路径长度。输出端子460包括电耦连到第三导电衬底438的第一引脚462。输出端子460包括凸缘464，电力负载的端口可物理栓接到凸缘464。
在示范性实施例中，功率模块400还可包括第三衬底466和第四衬底468。第三衬底466定位在功率模块400的第一侧402上，沿功率模块400的宽度邻近第一衬底406。第四衬底468定位在功率模块400的第二侧404上，沿功率模块400的宽度邻近第二衬底410。第三衬底466包括与第一衬底406相同的部件和功能，第四衬底468包括与第二衬底410相同的部件和功能，所以在本文中不再对其进行详细描述。
功率模块400提供与由功率模块100(图1中示出)提供的那些优点相似的优点。另外，功率模块400提供第一功率半导体开关422和第二功率半导体开关444的提高的对称性，使得流过每个开关的电流基本上通过相等的距离并基本上沿着相同的各电流路径传送。这种对称性使得实现开关中的相等的电流分布以及对开关定时的同步控制。
图7是示范性功率模块700的透视图。图8是功率模块700的俯视图。图9是功率模块700的侧视图。功率模块700类似于功率模块100(图1-3中示出)。因此，在图7-9中使用与图1-3中使用的附图标记相同的附图标记标识与功率模块100相同的功率模块700的部件，对他们的描述将不再重复。
在示范性实施例中，功率模块700包括第一端子108和第二端子112，且还包括两个输出端子：第一输出端子702和第二输出端子704。第一端子108和第二端子112彼此相邻定位，第一输出端子702邻近第一端子108的一侧定位，该侧与邻近第二端子112的那一侧相对，第二输出端子704邻近第二端子112的一侧定位，该侧与邻近第一端子108的那侧相对。
在一个实施例中，第一输出端子702和第二输出端子704在功率模块700内部或者在功率模块700之外的外部被配置或“连接”在一起。将第一输出端子702和第二输出端子704连接在一起形成与参照图1-3在上文描述的相似的半桥配置。另外，半桥配置促进降低紧密靠近的DC+到DC-回路中(即从第一端子108到第二端子112)的电感。
在另一实施例中，不是将他们连接在一起，第一输出端子702和第二输出端子704被分开，以使得功率模块700容纳两个独立的低电感开关。例如，第一低电感开关通过紧密耦连第一端子108和第一输出端子702形成，第二低电感开关通过紧密耦连第二端子112和第二输出端子704形成。对于第一低电感开关和第二低电感开关两者，AC到DC的紧密耦连促进降低在此电感也是关键的更复杂的电力拓扑中的电感。
在替代性实施例中，与图1-3类似，功率模块700可以只包括一个输出端子146。在此实施例中，衬底是线接合或带状接合在一起的。
在示范性实施例中，第一端子108、第二端子112、第一输出端子702和第二输出端子704或者一起线接合或者带状接合到其相应的导电衬底。线接合或带状接合促进提供在设计及制造和机械应力缓解的附加选项方面的增大的灵活性。
在示范性实施例中，功率模块700包括第一多个半导体开关122和第二多个半导体开关136。功率模块700还包括与每个第一半导体开关122和每个第二半导体开关136串联耦连的二极管706。具体讲，二极管706串联耦连在每个第一半导体开关122和第一输出端子702之间。此外，二极管706串联耦连在第二输出端子704和第二端子112之间。在示范性实施例中，第一半导体开关122和第二半导体开关136是MOSFET，二极管706是续流二极管；然而，第一半导体开关122、第二半导体开关136和二极管706可以是使得功率模块700能够如本发明中描述的作用的任何其它类似的器件。与第一半导体开关122和第二半导体开关136串联的耦连二极管706产生大得多的足迹，这导致此类方法的更多的可伸缩性，同时仍保持在完全组装交付之前的可独立测试的衬底。
图10是形成功率模块装置100,400和700(分别在图1-3、图4-6和图7-9中示出)的示范性方法1000的流程图。在示范性实施例中，方法1000包括在第一衬底上提供1002第一导电衬底，在第一导电衬底上设置1004第一多个功率半导体开关，以及将第一导电衬底电耦连1006到第一端子并电耦连到至少一个第二导电衬底。方法1000还包括在第二衬底上提供1008第三导电衬底，在第三导电衬底上设置1010第二多个功率半导体开关，以及将第三导电衬底电耦连1012到第二导电衬底，并电耦连到至少一个第四导电衬底。方法1000还包括将第四导电衬底电耦连1014到第二端子。
图11是示范性功率模块1100的透视图。图12是功率模块1100的俯视图。图13是功率模块1100的侧视图。功率模块1100类似于功率模块100(图1-3中示出)。因此，在图11-13中使用与图1-3中使用的附图标记相同的附图标记标识与功率模块100相同的功率模块1100的部件，对他们的描述将不再重复。图11-13的功率模块1100和图1-3的功率模块100的唯一不同是第一端子108、第二端子144和输出端子112的配置。
在示范性实施例中，第一端子108和第二端子144紧密耦连并沿功率模块100的宽度延伸。第一端子108和第二端子144朝功率模块1100的第一侧102偏置，因此，基本上从第一衬底106和第三衬底150垂直延伸。
输出端子112不邻近第一端子108或第二端子144定位或者不与第一端子108或第二端子144紧密耦连。而是，输出端子112只在功率模块1100的宽度的一部分上延伸。另外，输出端子112朝功率模块1100的第二侧104偏置，因此，基本上从第二衬底110和第四衬底152垂直延伸。
第一端子108、第二端子144和输出端子112的定向使得他们与功率模块1100一致，并符合标准行业足迹，同时还实现与功率模块100相同的低电感优点。
功率模块100、400的技术优点是较低的寄生电感，这带来更高的操作频率能力，降低的损耗和较高的电压裕度。任何线接合只位于导电衬底上，与功率端子的连接是使用超声焊接实现的。这使得能个别测试每个衬底以及提供更短的换流回路，带来功率模块100、400内提高的效率和更低的电感。
用于降低功率开关电路中的回路电感的方法、系统和设备的示范性实施例不限于本文所述具体实施例，相反，系统的部件和/或方法的步骤可以相对于本文所述其它部件和/或步骤独立地和单独地使用。例如，所述方法也可以与需要减小的电路电感的其它系统和相关联方法组合使用，且不限于仅用如本文所描述的功率逆变器、开关模块和方法来实践。相反，示范性实施例可结合可受益于减小的电路电抗的许多其它应用、设备和系统实施和使用。
尽管本公开的各种实施例的具体特征可在一些附图中示出而不在其它附图中示出，但这仅仅是为了方便。根据本公开的原则，附图的任何特征可以与任何其它附图的任何特征组合引用和/或要求保护。
本书面描述使用示例来公开包括最佳模式的实施例，并且还使所属领域的技术人员能够实践所述实施例，包括制造和使用任何装置或系统以及执行任何所并入的方法。本公开的可获专利的范围由权利要求书限定，并且可以包括本领域的技术人员想到的其它示例。如果此类其它示例具有与权利要求书的字面语言相同的结构元件，或者如果它们包括与权利要求书的字面语言无实质差别的等效结构元件，那么此类其它示例希望在权利要求书的范围内。

Claims (20)

1.一种功率模块，包括：
第一衬底，所述第一衬底包括：
第一导电衬底，所述第一导电衬底具有设置在其上的第一多个功率半导体开关；以及
电耦连到所述第一导电衬底的至少一个第二导电衬底；
电耦连到所述第一导电衬底的第一端子；
第二衬底，所述第二衬底包括：
第三导电衬底，所述第三导电衬底具有设置在其上的第二多个功率半导体开关，所述第三导电衬底电耦连到所述第二导电衬底；以及
电耦连到所述第三导电衬底的至少一个第四导电衬底；
电耦连到所述第四导电衬底的第二端子；以及
电耦连到所述第二导电衬底的输出端子，
其中，所述第一端子、所述第二端子和所述输出端子彼此邻近定位。
2.根据权利要求1所述的功率模块，其中，所述第一端子、所述第一衬底、所述第二衬底和所述第二端子形成公共电路回路，所述公共电路回路被配置成最小化所述功率模块内的换流回路电感。
3.根据权利要求1所述的功率模块，其中，所述第一端子通过焊接、钎焊、烧结、超声焊接、带状接合和平面互连中的一种方式连接到所述第一导电衬底。
4.根据权利要求1所述的功率模块，其中，所述第二端子通过焊接、钎焊、烧结、超声焊接、带状接合和平面互连中的一种方式连接到所述第四导电衬底。
5.根据权利要求1所述的功率模块，其中，所述第一多个功率半导体开关的每一个包括通过所述第一导电衬底电耦连到所述第一端子的漏极端子。
6.根据权利要求1所述的功率模块，其中，所述第二多个功率半导体开关的每一个包括通过所述第三导电衬底电耦连到所述第二导电衬底的漏极端子。
7.根据权利要求1所述的功率模块，其中，所述第一多个功率半导体开关的每一个包括使用线接合电耦连到所述第二导电衬底的源极端子。
8.根据权利要求1所述的功率模块，其中，所述第二多个功率半导体开关的每一个包括使用线接合电耦连到所述第四导电衬底的源极端子。
9.根据权利要求1所述的功率模块，其中，所述第一端子包括正DC端子，所述第二端子包括负DC端子。
10.根据权利要求1所述的功率模块，其中，所述第一端子位于所述输出端子和所述第二端子之间。
11.根据权利要求1所述的功率模块，其中，所述输出端子通过焊接、钎焊、烧结、超声焊接、带状接合和平面互连中的一种方式连接到所述第三导电衬底，并且使用接合线和带状接合中的一种方式电耦连到所述第二导电衬底。
12.根据权利要求1所述的功率模块，其中，所述输出端子通过焊接、钎焊、烧结、超声焊接、带状接合和平面互连中的一种方式连接到所述第二导电衬底。
13.根据权利要求1所述的功率模块，其中，所述输出端子包括：
耦连到所述第二导电衬底的第一输出端子；以及
耦连到所述第三导电衬底的第二输出端子；
其中，所述第一端子和所述第二端子定位在所述第一输出端子和所述第二输出端子之间。
14.根据权利要求1所述的功率模块，其中，所述第一导电衬底和所述第三导电衬底各自包括具有底部和顶部的T形导电衬底。
15.根据权利要求14所述的功率模块，其中，
所述第一多个功率半导体开关设置在所述第一导电衬底的所述顶部上；
所述第一端子电耦连到所述第一导电衬底的所述底部；
所述第二导电衬底电耦连到所述第三导电衬底的所述底部；以及
所述第二多个功率半导体开关设置在所述第三导电衬底的所述顶部上。
16.根据权利要求15所述的功率模块，其中，所述第二导电衬底和所述第四导电衬底各自包括：
定位在所述底部的第一侧上的内部第二导电衬底；以及
定位在所述底部的第二侧上的外部第二导电衬底，所述第二侧与所述第一侧相对。
17.一种形成功率模块的方法，所述方法包括：
在第一衬底上提供第一导电衬底；
在所述第一导电衬底上设置第一多个功率半导体开关；
将所述第一导电衬底电耦连到第一端子并电耦连到至少一个第二导电衬底；
在第二衬底上提供第三导电衬底；
在所述第三导电衬底上设置第二多个功率半导体开关；
将所述第三导电衬底电耦连到所述第二导电衬底并电耦连到至少一个第四导电衬底；
将所述第四导电衬底电耦连到第二端子；以及
将输出端子电耦连到所述第二导电衬底，
将所述第一端子、所述第二端子和所述输出端子彼此邻近定位。
18.根据权利要求17所述的方法，其中：
将所述第一导电衬底电耦连到所述第一端子包括通过焊接、钎焊、烧结、超声焊接、带状接合和平面互连中的一种方式将所述第一导电衬底连接到所述第一端子；以及
将所述第四导电衬底电耦连到所述第二端子包括通过焊接、钎焊、烧结、超声焊接、带状接合和平面互连中的一种方式将所述第四导电衬底连接到所述第二端子。
19.根据权利要求17所述的方法，其中，所述第一端子位于所述输出端子与所述第二端子之间。
20.根据权利要求17所述的方法，其中，所述第一导电衬底和所述第三导电衬底各自包括具有底部和顶部的T形导电衬底。
CN201780023068.3A 2016-04-12 2017-04-12 具有鲁棒性的低电感功率模块封装 Active CN109417051B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662321421P 2016-04-12 2016-04-12
US62/321,421 2016-04-12
US15/482,228 US9972569B2 (en) 2016-04-12 2017-04-07 Robust low inductance power module package
US15/482,228 2017-04-07
PCT/US2017/027137 WO2017180703A1 (en) 2016-04-12 2017-04-12 Robust low inductance power module package

Publications (2)

Publication Number Publication Date
CN109417051A CN109417051A (zh) 2019-03-01
CN109417051B true CN109417051B (zh) 2022-08-23

Family

ID=59998846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780023068.3A Active CN109417051B (zh) 2016-04-12 2017-04-12 具有鲁棒性的低电感功率模块封装

Country Status (5)

Country Link
US (1) US9972569B2 (zh)
EP (1) EP3443588B1 (zh)
JP (1) JP2019514216A (zh)
CN (1) CN109417051B (zh)
WO (1) WO2017180703A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756057B2 (en) 2014-11-28 2020-08-25 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and method of manufacturing same
WO2016129097A1 (ja) * 2015-02-13 2016-08-18 株式会社日産アーク ハーフブリッジパワー半導体モジュール及びその製造方法
DE102016224631B4 (de) * 2016-12-09 2020-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisch leitende Verbindung zwischen mindestens zwei elektrischen Komponenten an einem mit elektronischen und/oder elektrischen Bauelementen bestücktem Träger, die mit einem Bonddraht ausgebildet ist
US10985537B2 (en) * 2018-09-14 2021-04-20 Ge Aviation Systems Llc Power overlay architecture
DE102019204889A1 (de) * 2019-04-05 2020-10-08 Robert Bosch Gmbh Elektronische Schaltungseinheit
EP3748675A1 (de) * 2019-06-04 2020-12-09 Siemens Aktiengesellschaft Leistungshalbleitermodul mit gestaffelten anschlussflächen
US20230056722A1 (en) * 2019-12-28 2023-02-23 Danfoss Silicon Power Gmbh Power module with improved electrical and thermal characteristics
DE102022200622B4 (de) * 2022-01-20 2023-09-07 Magna powertrain gmbh & co kg Leistungselektronik

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172310A (en) 1991-07-10 1992-12-15 U.S. Windpower, Inc. Low impedance bus for power electronics
US6845017B2 (en) 2000-09-20 2005-01-18 Ballard Power Systems Corporation Substrate-level DC bus design to reduce module inductance
DE10237561C1 (de) * 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
US7327024B2 (en) * 2004-11-24 2008-02-05 General Electric Company Power module, and phase leg assembly
DE102005016650B4 (de) * 2005-04-12 2009-11-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit stumpf gelöteten Anschluss- und Verbindungselementen
US7916480B2 (en) 2007-12-19 2011-03-29 GM Global Technology Operations LLC Busbar assembly with integrated cooling
JP4988665B2 (ja) * 2008-08-06 2012-08-01 日立オートモティブシステムズ株式会社 半導体装置および半導体装置を用いた電力変換装置
US8193449B2 (en) 2008-10-13 2012-06-05 GM Global Technology Operations LLC Low inductance busbar
US8480419B2 (en) 2009-01-06 2013-07-09 GM Global Technology Operations LLC Low inductance connector assembly
US7798833B2 (en) 2009-01-13 2010-09-21 Gm Global Technology Operations, Inc. Low inductance busbar assembly
US8279620B2 (en) 2009-09-21 2012-10-02 GM Global Technology Operations LLC Low inductance power electronics assembly
US8076696B2 (en) * 2009-10-30 2011-12-13 General Electric Company Power module assembly with reduced inductance
DE102009046258B3 (de) * 2009-10-30 2011-07-07 Infineon Technologies AG, 85579 Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
DE102010030317B4 (de) * 2010-06-21 2016-09-01 Infineon Technologies Ag Schaltungsanordnung mit Shuntwiderstand

Also Published As

Publication number Publication date
EP3443588A1 (en) 2019-02-20
EP3443588B1 (en) 2021-06-02
CN109417051A (zh) 2019-03-01
JP2019514216A (ja) 2019-05-30
US9972569B2 (en) 2018-05-15
US20170294373A1 (en) 2017-10-12
WO2017180703A1 (en) 2017-10-19

Similar Documents

Publication Publication Date Title
CN109417051B (zh) 具有鲁棒性的低电感功率模块封装
US10405450B2 (en) High power multilayer module having low inductance and fast switching for paralleling power devices
US11018109B2 (en) Power semiconductor module with low gate path inductance
US10559553B2 (en) Power module
US9704831B2 (en) Power semiconductor module
EP3357089B1 (en) Low profile, low inductance power switching module and method of forming thereof
US11398448B2 (en) Semiconductor module
CN112514220A (zh) 功率转换装置
US20220254764A1 (en) Semiconductor device
US11335660B2 (en) Semiconductor module
WO2018007062A1 (en) Low-inductance power module design
US11935875B2 (en) Power module layout for symmetric switching and temperature sensing
CN112750800A (zh) 半导体功率模块
CN118104409A (zh) 电子组件
JP2022130754A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant