DE102019113762B4 - Verfahren zur Herstellung eines Leistungshalbleitermoduls - Google Patents

Verfahren zur Herstellung eines Leistungshalbleitermoduls Download PDF

Info

Publication number
DE102019113762B4
DE102019113762B4 DE102019113762.4A DE102019113762A DE102019113762B4 DE 102019113762 B4 DE102019113762 B4 DE 102019113762B4 DE 102019113762 A DE102019113762 A DE 102019113762A DE 102019113762 B4 DE102019113762 B4 DE 102019113762B4
Authority
DE
Germany
Prior art keywords
film
embossed
composite
connection area
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019113762.4A
Other languages
English (en)
Other versions
DE102019113762A1 (de
Inventor
Markus Düsel
Stefan Huxhold
Stefan Oehling
Michael Unützer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Priority to DE102019113762.4A priority Critical patent/DE102019113762B4/de
Priority to CN202010423273.2A priority patent/CN111987005A/zh
Publication of DE102019113762A1 publication Critical patent/DE102019113762A1/de
Application granted granted Critical
Publication of DE102019113762B4 publication Critical patent/DE102019113762B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73269—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/749—Tools for reworking, e.g. for shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Verfahren zur Herstellung eines Leistungshalbleitermoduls (1) mit folgenden Verfahrensschritten:a) Bereitstellen einer Leistungshalbleiteranordnung (2) mit einem Substrat (3), das eine elektrisch nicht leitende Isolationsschicht (4) aufweist, auf deren ersten Hauptseite (4a) eine erste und eine zweite Leiterbahn (5a,5b) angeordnet ist und mit einem auf der zweiten Leiterbahn (5b) des Substrats (3) angeordneten Leistungshalbleiterbauelement (7), das auf seiner der zweiten Leiterbahn (5b) zugewandten ersten Hauptseite (8a) einen ersten Stromanschluss (9a) und auf seiner der zweiten Leiterbahn (5b) abgewandten zweiten Hauptseite (8b) einen zweiten Stromanschluss (9b) aufweist, wobei der erste Stromanschluss (9a) elektrisch leitend mit der zweiten Leiterbahn (5b) verbunden ist,b) Bereitstellen eines geprägten Folienverbunds (10), der eine elektrisch nicht leitende erste Folie (11) und eine hierauf angeordnete elektrisch leitende strukturierte zweite Folie (12) aufweist, wobei die zweite Folie (12) derart strukturiert ist, dass diese einen ersten Folienanschlussbereich (12a) und einen vom einen ersten Folienanschlussbereich (12a) getrennt angeordneten zweiten Folienanschlussbereich (12b) aufweist, wobei der geprägte Folienverbund (10) derart geprägt ausgebildet ist, dass in Normalenrichtung (N) des ersten Folienanschlussbereichs (12a) der erste Folienanschlussbereich (12a) auf einem ersten Höhenniveau (H1) angeordnet ist und der zweite Folienanschlussbereich (12b) auf einem gegenüber dem ersten Höhenniveau (H1) höheren zweiten Höhenniveau (H2) angeordnet ist,c) Anordnen eines elektrisch leitfähigen Klebstoffs (15) auf dem ersten und zweiten Folienanschlussbereich (12a, 12b) des geprägten Folienverbunds (10), und/oder auf der ersten Leiterbahn (5a) und dem zweiten Stromanschluss (9b),d) Anordnen des geprägten Folienverbunds (10) derart auf dem Substrat (2), dass ein erster Teil (15a) des Klebstoffs (15) einen mechanischen Kontakt mit dem ersten Folienanschlussbereich (12a) und der ersten Leiterbahn (5a) aufweist und ein zweiter Teil (15b) des Klebstoffs (15) einen mechanischen Kontakt mit dem zweiten Folienanschlussbereich (12b) und dem zweiten Stromanschluss (9b) aufweist,e) Verfestigen des Klebstoffs (15).

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Leistungshalbleitermoduls.
  • Aus der DE 10 2013 104 949 B3 ist ein Leistungshalbleitermodul mit einem Substrat, einem Leistungshalbleiterbauelement und mit einem Folienverbund bekannt, wobei der Folienverbund mittels einer Drucksinterverbindung mit dem Leistungshalbleiterbauelement und dem Substrat elektrisch leitend verbunden ist.
  • Die Herstellung einer Drucksinterverbindung ist technologisch aufwändig, da diese eine Druck- und Temperaturbeaufschlagung der miteinander zu verbindenden Elemente erfordert. Weiterhin kann durch die hohe Druckbelastung das Leistungshalbleiterbauelement und, z.B. im Falle eines DCB-Substrats oder AMB-Substrats, die Keramikschicht des Substrats beschädigt werden.
  • Aus der DE 10 2015 116 165 A1 ist ein Verfahren zur Herstellung einer leistungselektronische Schalteinrichtung mit einem Substrat, einem hierauf angeordneten Leistungshalbleiterbauelement und einer flächigen Verbindungseinrichtung, die die Verbindungspartner der leistungselektronischen Schalteinrichtung ausbilden, bekannt.
  • Aus der DE 10 2017 122 557 A1 ist eine leitungselektronische Anordnung mit einem Folienverbund, der eine elektrisch nicht leitende zweite Folie und eine auf der zweiten Folie angeordnete elektrisch leitende erste Folie aufweist und mit einem Verbindungspartner, wobei die erste Folie eine erste Oberfläche aufweist, die einen elektrisch leitenden ersten Oberflächenbereich aufweist und der Verbindungspartner eine zweite Oberfläche aufweist, die einen elektrisch leitenden zweiten Oberflächenbereich aufweist, wobei der erste Oberflächenbereich dem zweiten Oberflächenbereich gegenüberliegend angeordnet ist, wobei der erste Oberflächenbereich mit dem zweiten Oberflächenbereich mittels einer elektrisch leitenden ersten Verbindungschicht, die zum ersten Oberflächenbereich und zum zweiten Oberflächenbereich einen jeweiligen mechanischen Kontakt ausweist, stoffschlüssig elektrisch leitend verbunden ist, bekannt.
  • Aus der DE 10 2007 006 706 A1 ist eine Schaltungsanordnung mit einem Substrat, mit auf einer Hauptfläche dieses Substrats angeordneten Leiterbahnen, mit mindestens einem mit seiner ersten Hauptfläche auf einer ersten Leiterbahn angeordnetem Halbleiterbauelement und mit einer elektrisch leitfähigen Verbindungseinrichtung zu mindestens einer Kontaktfläche der zweiten Hauptfläche des Halbleiterbauelements, wobei eine Verbindung des Halbleiterbauelements mit der ersten Leiterbahn und/oder der Verbindungseinrichtung als Drucksinterverbindung ausgebildet ist und zwischen der Verbindungseinrichtung und einem zugeordneten Rand des Halbleiterbauelements ein Isolierstoff angeordnet ist, bekannt.
  • Aus der DE 100 56 854 A1 ist ein Berührungsschalter mit zwei parallel zueinander angeordneten Kunststoffplatten, zwischen denen mindestens eine Schaltfläche angeordnet ist, bekannt, wobei die Kunststoffplatten aus einem Werkstoff gebildet sind, der tiefziehbar und/oder umformbar ist, bekannt.
  • Aus der DE 10 2004 041 868 B3 ist eine Transferfolie, umfassend eine Trägerfolie mit einer ersten Seite und einer zweiten Seite, wobei auf der ersten Seite der Trägerfolie eine Ablöseschicht und auf der, der Trägerfolie abgewandten Seite der Ablöseschicht eine Übertragungslage angeordnet ist, bekannt.
  • Es ist Aufgabe der Erfindung ein rationelles Verfahren zur Herstellung eines Leistungshalbleitermoduls zu schaffen.
  • Diese Aufgabe wird gelöst durch ein Verfahren zur Herstellung eines Leistungshalbleitermoduls mit folgenden Verfahrensschritten:
    1. a) Bereitstellen einer Leistungshalbleiteranordnung mit einem Substrat, das eine elektrisch nicht leitende Isolationsschicht aufweist, auf deren ersten Hauptseite eine erste und eine zweite Leiterbahn angeordnet ist und mit einem auf der zweiten Leiterbahn des Substrats angeordneten Leistungshalbleiterbauelement, das auf seiner der zweiten Leiterbahn zugewandten ersten Hauptseite einen ersten Stromanschluss und auf seiner der zweiten Leiterbahn abgewandten zweiten Hauptseite einen zweiten Stromanschluss aufweist, wobei der erste Stromanschluss elektrisch leitend mit der zweiten Leiterbahn verbunden ist,
    2. b) Bereitstellen eines geprägten Folienverbunds, der eine elektrisch nicht leitende erste Folie und eine hierauf angeordnete elektrisch leitende strukturierte zweite Folie aufweist, wobei die zweite Folie derart strukturiert ist, dass diese einen ersten Folienanschlussbereich und einen vom einen ersten Folienanschlussbereich getrennt angeordneten zweiten Folienanschlussbereich aufweist, wobei der geprägte Folienverbund derart geprägt ausgebildet ist, dass in Normalenrichtung des ersten Folienanschlussbereichs der erste Folienanschlussbereichs auf einem ersten Höhenniveau angeordnet ist und der zweite Folienanschlussbereich auf einem gegenüber dem ersten Höhenniveau höheren zweiten Höhenniveau angeordnet ist,
    3. c) Anordnen eines elektrisch leitfähigen Klebstoffs auf dem ersten und zweiten Folienanschlussbereich des geprägten Folienverbunds, und/oder auf der ersten Leiterbahn und dem zweiten Stromanschluss,
    4. d) Anordnen des geprägten Folienverbunds derart auf dem Substrat, dass ein erster Teil des Klebstoffs einen mechanischen Kontakt mit dem ersten Folienanschlussbereich und der ersten Leiterbahn aufweist und ein zweiter Teil des Klebstoffs einen mechanischen Kontakt mit dem zweiten Folienanschlussbereich und dem zweiten Stromanschluss aufweist,
    5. e) Verfestigen des Klebstoffs.
  • Es erweist sich als vorteilhaft, wenn in einem weiteren Verfahrensschritt f) ein Verfüllen mindestens eines zwischen dem Folienverbund und der Leistungshalbleiteranordnung angeordneten Hohlraums mit einer elektrisch nicht leitenden Vergussmasse erfolgt. Hierdurch wird eine sehr zuverlässige elektrische Isolation zwischen bestimmten Abschnitten des Folienverbunds und der Leistungshalbleiteranordnung erzielt.
  • Es erweist sich als vorteilhaft, wenn der geprägte Folienverbund eine zu Folienleiterbahnen strukturiere elektrisch leitende dritte Folie aufweist, wobei die erste Folie zwischen der zweiten und dritten Folie angeordnet ist. Hierdurch wird einfache Leitungsführung der durch den Folienverbund fließenden elektrischen Ströme ermöglicht.
  • In diesem Zusammenhang erweist es sich als vorteilhaft, wenn der geprägte Folienverbund durch die erste Folie hindurch verlaufende elektrisch leitende Durchkontaktieren aufweist, die den ersten und zweiten Folienanschlussbereich mit der dritten Folie elektrisch leitend verbinden. Hierdurch wird einfache Leitungsführung der durch den Folienverbund fließenden elektrischen Ströme ermöglicht.
  • Weiterhin erweist es sich als vorteilhaft, wenn der geprägte Folienverbund derart geprägt ausgebildet ist, dass bei Durchführung des Verfahrensschritts d) der geprägte Folienverbund fluchtet zu einem Umgebungsbereich des Rands des Leistungshalbleiterbauelements, oberhalb dieses Umgebungsbereich, einen bogenförmigen Verlauf aufweist, wobei der Scheitelpunkt des durch den bogenförmigen Verlauf ausgebildeten Bogens auf der dem Substrat zugewandten Seite des Folienverbunds in Normalenrichtung des ersten Folienanschlussbereichs auf einem gegenüber dem zweiten Höhenniveau höheren dritten Höhenniveau angeordnet ist. Hierdurch wird ein mechanischer Kontakt des Folienverbunds mit dem mechanisch empfindlichen Randbereich des Leistungshalbleiterbauelements zuverlässig vermieden. Weiterhin wird hierdurch ein Anordnen einer Vergussmasse, insbesondere eines Weich- oder Hardvergusses, zwischen Folienverbund und einem Randbereich des Leistungshalbleiterbauelements ermöglicht.
  • Weiterhin erweist es sich als vorteilhaft, wenn beim Verfahrensschritt b) zum Bereitstellen des geprägten Folienverbunds ein Verfahren zur Herstellung des geprägten Folienverbunds mit folgenden Verfahrensschritten durchgeführt wird:
    • b1) Anordnen eines ungeprägten Folienverbunds zwischen einem ersten und zweiten Pressstempel einer Presse,
    • b2) Prägen des ungeprägten Folienverbunds mittels Durchführung einer Relativbewegung des ersten und zweiten Pressstempels aufeinander zu, so dass der erste und zweite Pressstempel auf den ungeprägten Folienverbund drücken, wodurch aus dem ungeprägten Folienverbund der geprägte Folienverbund ausgebildet wird, wobei der erste und/oder der zweite Pressstempel eine derartige geometrische Form aufweisen, dass nach dem Prägen in Normalenrichtung des ersten Folienanschlussbereichs der erste Folienanschlussbereichs auf einem ersten Höhenniveau angeordnet ist und der zweite Folienanschlussbereich auf einem gegenüber dem ersten Höhenniveau höheren zweiten Höhenniveau angeordnet ist,
    • b3) Entnahme des geprägten Folienverbunds aus der Presse.
  • In diesem Zusammenhang erweist es sich als vorteilhaft, wenn beim Verfahrensschritt b2) der erste und/oder der zweite Pressstempel eine derartige geometrische Form aufweisen, dass bei Durchführung des Verfahrensschritts d) der geprägte Folienverbund fluchtet zu einem Umgebungsbereich des Rand des Leistungshalbleiterbauelements, oberhalb dieses Umgebungsbereich, einen bogenförmigen Verlauf aufweist, wobei der Scheitelpunkt des durch den bogenförmigen Verlauf ausgebildeten Bogens auf der dem Substrat zugewandten Seite des Folienverbunds in Normalenrichtung des ersten Folienanschlussbereichs auf einem gegenüber dem zweiten Höhenniveau höheren dritten Höhenniveau angeordnet ist. Hierdurch wird bei dem Leistungshalbleitermodul ein mechanischer Kontakt des Folienverbunds mit dem mechanisch empfindlichen Randbereich des Leistungshalbleiterbauelements zuverlässig vermieden. Weiterhin wird hierdurch ein Anordnen einer Vergussmasse, insbesondere eines Weich- oder Hardvergusses, zwischen Folienverbund und Randbereich des Leistungshalbleiterbauelements ermöglicht.
  • Weiterhin erweist es sich als vorteilhaft, wenn der erste Pressstempel eine starre geometrische Form aufweist und der zweite Pressstempel aus einem elastischen Material ausgebildet ist, oder wenn der zweite Pressstempel eine starre geometrische Form aufweist und der erste Pressstempel aus einem elastischen Material ausgebildet ist, oder wenn der erste und zweite Pressstempel eine starre geometrische Form aufweisen, wobei der erste und zweite Pressstempel zueinander eine positive und negative geometrische Form aufweisen. Hierdurch wird rationelles Prägen des ungeprägten Folienverbunds erzielt.
  • Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die unten stehenden Figuren erläutert. Dabei zeigt:
    • 1 eine Leistungshalbleiteranordnung und einen geprägten Folienverbund,
    • 2 eine Leistungshalbleiteranordnung und einen geprägten Folienverbund, mit einem darauf angeordneten elektrisch leitfähigen Klebstoff,
    • 3 ein Leistungshalbleitermodul und
    • 4 eine Presse und ein zur Prägung in der Presse, angeordneter ungeprägter Folienverbund.
  • Gleiche Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen.
  • Im Folgenden wird ein Verfahren zur Herstellung eines Leistungshalbleitermoduls 1 (siehe 3) beschrieben.
  • In einem Verfahrensschritt a) erfolgt, wie beispielhaft in 1 dargestellt, ein Bereitstellen einer Leistungshalbleiteranordnung 2. Die Leistungshalbleiteranordnung 2 weist ein Substrat 3 auf, das eine elektrisch nicht leitende Isolationsschicht 4 aufweist, auf deren ersten Hauptseite 4a eine erste und eine zweite elektrisch leitende Leiterbahn 5a und 5b und im Rahmen des Ausführungsbeispiels eine elektrisch leitende dritte Leiterbahn 5c angeordnet ist. Vorzugsweise weist das Substrat 3 eine elektrisch leitende, vorzugsweise unstrukturierte Metallisierungsschicht 6 auf, wobei die Isolationsschicht 4 zwischen der Metallisierungsschicht 6 und den Leiterbahnen 5a, 5b und 5c angeordnet ist. Die Isolationsschicht 4 ist vorzugsweise als Keramikplatte ausgebildet. Das Substrat 3 kann z.B. als Direct Copper Bonded Substrat (DCB-Substrat) oder als Aktive Metal Brazing Substrat (AMB-Substrat) ausgebildet sein. Alternativ kann das Substrat 2 auch als Insulated Metal Substrat (IMS-Substrat) ausgebildet sein.
  • Die Leistungshalbleiteranordnung 2 weist weiterhin ein auf der zweiten Leiterbahn 5b des Substrats 3 angeordnetes Leistungshalbleiterbauelement 7 auf, das auf seiner der zweiten Leiterbahn 5b zugewandten ersten Hauptseite 8a einen ersten Stromanschluss 9a und auf seiner der zweiten Leiterbahn 5 abgewandten zweiten Hauptseite 8b einen zweiten Stromanschluss 9b aufweist, wobei der erste Stromanschluss 9a mit der zweiten Leiterbahn 5b, vorzugsweise über eine Lot- oder Sintermetallschicht 21, elektrisch leitend verbunden ist. Das Leistungshalbleiterbauelement 7 liegt vorzugsweise in Form eines Transistors, wie z.B. eines IGBTs (Insulated Gate Bipolar Transistor) oder MOSFETs (Metal Oxide Semiconductor Field Effect Transistor) oder in Form einer Diode vor. Beim Ausführungsbeispiel ist das Leistungshalbleiterbauelement 7 als IGBT ausgebildet, wobei der erste Stromanschluss 9a, den Kollektoranschluss und der zweite Stromanschluss 9b den Emitteranschluss des IGBT ausbildet. Alternativ könnte der der zweite Stromanschluss 9b auch den Gateanschluss des IGBT ausbilden.
  • In einem Verfahrensschritt b) erfolgt, wie zusätzlich beispielhaft in 1 dargestellt, ein Bereitstellen eines geprägten Folienverbunds 10, der eine elektrisch nicht leitende erste Folie 11 und eine auf der ersten Folie 11 angeordnete elektrisch leitende strukturierte zweite Folie 12 aufweist, wobei die zweite Folie 12 derart strukturiert ist, dass diese einen ersten Folienanschlussbereich 12a, einen vom einen ersten Folienanschlussbereich 12a getrennt angeordneten zweiten Folienanschlussbereich 12b und vorzugsweise einen vom ersten und zweiten Folienanschlussbereich 12a und 12b getrennt angeordneten dritten Folienanschlussbereich 12c aufweist. Die Folienanschlussbereiche 12a, 12b und 12c können auch in Form von Abschnitten von Folienleiterbahnen vorliegen, welche durch die Strukturierung der zweite Folie 12 ausgebildet sein können. Der geprägte Folienverbund 10 weist vorzugsweise eine zu Folienleiterbahnen 13a und 13b strukturiere elektrisch leitende dritte Folie 13 auf, wobei die erste Folie 11 zwischen der zweiten und dritten Folie 12 und 13 angeordnet ist. Die erste Folie 11 ist mit der zweiten und dritten Folie 12 und 13 stoffschlüssig verbunden. Die zweite und dritte Folie 12 und 13 sind vorzugsweise als Metallfolien ausgebildet. Die erste Folie ist vorzugsweise als Kunststofffolie ausgebildet. Der Folienverbund 10 kann selbstverständlich noch eine oder mehrere weitere strukturierte oder unstrukturierte elektrisch leitende Folien (z.B. Metallfolien) aufweisen, zwischen denen jeweilig eine elektrisch nicht leitende Folie (z.B. Kunststofffolie) angeordnet ist. Die jeweilige Metallfolie kann eine einzelne oder mehrere übereinanderliegende Metallschichten aufweisen. Der geprägte Folienverbund 10 weist vorzugsweise durch die erste Folie 11 hindurch verlaufende elektrisch leitende Durchkontaktieren 14 auf, die den ersten, zweiten und dritten Folienanschlussbereich 12a, 12b und 12c jeweilig mit der dritten Folie 13 elektrisch leitend verbinden.
  • Der geprägte Folienverbund 10 ist bei der Erfindung derart geprägt ausgebildet, dass in Normalenrichtung N des ersten Folienanschlussbereichs 12a der erste Folienanschlussbereichs 12a auf einem ersten Höhenniveau H1 angeordnet ist und der zweite Folienanschlussbereich 12b auf einem gegenüber dem ersten Höhenniveau H1 höheren zweiten Höhenniveau H2 angeordnet ist. Es sei angemerkt, dass im Sinne der Erfindung die Normalenrichtung N des ersten Folienanschlussbereichs 12a die in Richtung auf die erste Folie 11 verlaufende Normalenrichtung N der der ersten Folie 11 abgewandten Oberfläche des ersten Folienanschlussbereichs 12a ist.
  • In einem nachfolgenden Verfahrensschritt c) erfolgt, wie beispielhaft in 2 dargestellt, ein Anordnen eines elektrisch leitfähigen Klebstoffs 15 auf dem ersten, zweiten und dritten Folienanschlussbereich 12a, 12b und 12c des geprägten Folienverbunds 10, und/oder auf der ersten Leiterbahn 5a, auf dem zweiten Stromanschluss 9b und auf der dritten Leiterbahn 5c. Elektrisch leitfähige Klebstoffe sind allgemeiner Stand der Technik. Die Leitfähigkeit der Klebstoffe wird vorzugsweise durch mindestens ein elektrisch leitendes Füllmaterial (z.B. Silberpartikel) erreicht, die einer Klebematrix beigemengt sind. Der elektrisch leitfähige Klebstoff kann z.B. in Form eines Sinterklebers vorliegen.
  • In einem nachfolgenden Verfahrensschritt d) erfolgt, wie beispielhaft in 3 dargestellt, ein Anordnen des geprägten Folienverbunds 10 derart auf dem Substrat 2, dass ein erster Teil 15a des Klebstoffs 15 einen mechanischen Kontakt mit dem ersten Folienanschlussbereich 12a und der ersten Leiterbahn 5a aufweist, ein zweiter Teil 15b des Klebstoffs 15 einen mechanischen Kontakt mit dem zweiten Folienanschlussbereich 12b und dem zweiten Stromanschluss 9b aufweist und ein dritter Teil 15c des Klebstoffs 15 einen mechanischen Kontakt mit dem dritten Folienanschlussbereich 12c und der dritten Leiterbahn 5c aufweist. Der geprägte Folienverbund 10 ist vorzugsweise derart geprägt ausgebildet ist, dass bei Durchführung des Verfahrensschritts d) der geprägte Folienverbund 10 fluchtet zu einem Umgebungsbereich U des Rands 7' des Leistungshalbleiterbauelements 7, oberhalb dieses Umgebungsbereich U, einen bogenförmigen Verlauf aufweist, wobei der Scheitelpunkt SP des durch den bogenförmigen Verlauf ausgebildeten Bogens B auf der dem Substrat 3 zugewandten Seite 10a des Folienverbunds 10 in Normalenrichtung N des ersten Folienanschlussbereichs 12a auf einem gegenüber dem zweiten Höhenniveau H2 höheren dritten Höhenniveau H3 angeordnet ist. Der Umgebungsbereich U des Rands 7' des Leistungshalbleiterbauelements 7 verläuft etwas über den Rand 7' des Leistungshalbleiterbauelements 7 hinaus.
  • In einem nachfolgenden Verfahrensschritt e) erfolgt, wie beispielhaft in 3 dargestellt, ein Verfestigen des Klebstoffs 15, z.B. mittels Temperaturbeaufschlagung oder UV-Strahlungsbeaufschlagung des Klebstoffs 15.
  • Bei der Erfindung wird durch das Ausbilden des Folienverbunds als ein geprägter Folienverbund 10 in Verbindung mit dem Ausbilden von elektrisch leitfähigen Klebeverbindungen zur elektrischen Kontaktierung des Folienverbunds 10 mit der Leistungshalbleiteranordnung 2 eine rationelle Herstellung des Leistungshalbleitermoduls 1 ermöglicht.
  • In einem vorzugsweise durchzuführenden nachfolgenden Verfahrensschritt f) erfolgt ein Verfüllen mindestens eines zwischen dem Folienverbund 10 und der Leistungshalbleiteranordnung 2 angeordneten Hohlraums 22 mit einer elektrisch nicht leitenden Vergussmasse, insbesondere mit einem Weich- oder Hardverguss. Die Vergussmasse kann z.B. als Silikonvergussmasse oder Epoxidharzvergussmasse ausgebildet sein.
  • Im einfachsten Fall kann beim Verfahrensschritt b) das Bereitstellen des geprägten Folienverbunds 10 dadurch erfolgen, dass der geprägte Folienverbunds 10 als vorgefertigtes Bauteil vorliegt.
  • Alternativ kann beim Verfahrensschritt b) zum Bereitstellen des geprägten Folienverbunds 10, wie beispielhaft in 4 dargestellt, ein Verfahren zur Herstellung des geprägten Folienverbunds 10 mit folgenden Verfahrensschritten durchgeführt werden.
  • In einem ersten Verfahrensschritt b1) erfolgt ein Anordnen eines ungeprägten Folienverbunds 10' zwischen einem ersten und zweiten Pressstempel 16 und 17 einer Presse 20. Der ungeprägte Folienverbunds 10' stimmt mit dem geprägten Folienverbund 10 bis auf das Merkmal, dass er noch nicht geprägt ist, überein.
  • In einem nachfolgenden Verfahrensschritt b2) erfolgt ein Prägen des ungeprägten Folienverbunds 10' mittels Durchführung einer Relativbewegung des ersten und zweiten Pressstempels 16 und 17 aufeinander zu, so dass der erste und zweite Pressstempel 16 und 17 auf den ungeprägten Folienverbund 10' drücken, wodurch aus dem ungeprägten Folienverbund 10' der geprägte Folienverbund 10 ausgebildet wird. Der erste und/oder der zweite Pressstempel 16, 17 weisen eine derartige geometrische Form auf, dass nach dem Prägen in Normalenrichtung N des ersten Folienanschlussbereichs 12a der erste Folienanschlussbereichs 12a auf einem ersten Höhenniveau H1 angeordnet ist und der zweite Folienanschlussbereich 12b auf einem gegenüber dem ersten Höhenniveau H1 höheren zweiten Höhenniveau H2 angeordnet ist. Die Presse 20 weist beim Ausführungsbeispiel ein erstes Presselement 18 auf, auf dem der erste Pressstempels 16 angeordnet ist und ein zweites Presselement 19 auf, auf dem der zweite Pressstempel 17 angeordnet ist. Zur Durchführung der Relativbewegung des ersten und zweiten Pressstempels 16 und 17 aufeinander zu, wird beim Ausführungsbeispiel das erste Presselement 18 in Richtung auf das zweite Presselement 19 zu bewegt, was in 1 mit einem Pfeil dargestellt ist. Alternativ kann auch der zweite Presselement 19 in Richtung auf das erste Presselement 18 zu bewegt werden.
  • Vorzugsweise weisen beim Verfahrensschritt b2) der erste und/oder der zweite Pressstempel 16, 17 eine derartige geometrische Form auf, dass bei Durchführung des Verfahrensschritts d) der geprägte Folienverbund 10 fluchtet zu einem Umgebungsbereich U des Rands 7' des Leistungshalbleiterbauelements 7, oberhalb dieses Umgebungsbereich U, einen bogenförmigen Verlauf aufweist, wobei der Scheitelpunkt SP des durch den bogenförmigen Verlauf ausgebildeten Bogens B auf der dem Substrat 3 zugewandten Seite 10a des Folienverbunds 10 in Normalenrichtung N des ersten Folienanschlussbereichs 12a auf einem gegenüber dem zweiten Höhenniveau H2 höheren dritten Höhenniveau H3 angeordnet ist.
  • Der erste Pressstempel 16 kann eine starre geometrische Form aufweisen und der zweite Pressstempel 17 aus einem elastischen Material ausgebildet sein. Alternativ kann der zweite Pressstempel 17 eine starre geometrische Form aufweisen und der erste Pressstempel 16 aus einem elastischen Material ausgebildet sein. Das elastische Material kann z.B. aus Silikon ausgebildet sein. Alternativ können der erste und zweite Pressstempel 16 und 17 eine starre geometrische Form aufweisen, wobei der erste und zweite Pressstempel 16 und 17 zueinander eine positive und negative geometrische Form aufweisen, was in 4 gestrichelt gezeichnet dargestellt ist.
  • In einem nachfolgenden Verfahrensschritt b3) erfolgt eine Entnahme des geprägten Folienverbunds 10 aus der Presse 20.
  • Es sei an dieser Stelle angemerkt, dass selbstverständlich Merkmale von verschiedenen Ausführungsbeispielen der Erfindung, sofern sich die Merkmale nicht gegenseitig ausschließen, beliebig miteinander kombiniert werden können.

Claims (8)

  1. Verfahren zur Herstellung eines Leistungshalbleitermoduls (1) mit folgenden Verfahrensschritten: a) Bereitstellen einer Leistungshalbleiteranordnung (2) mit einem Substrat (3), das eine elektrisch nicht leitende Isolationsschicht (4) aufweist, auf deren ersten Hauptseite (4a) eine erste und eine zweite Leiterbahn (5a,5b) angeordnet ist und mit einem auf der zweiten Leiterbahn (5b) des Substrats (3) angeordneten Leistungshalbleiterbauelement (7), das auf seiner der zweiten Leiterbahn (5b) zugewandten ersten Hauptseite (8a) einen ersten Stromanschluss (9a) und auf seiner der zweiten Leiterbahn (5b) abgewandten zweiten Hauptseite (8b) einen zweiten Stromanschluss (9b) aufweist, wobei der erste Stromanschluss (9a) elektrisch leitend mit der zweiten Leiterbahn (5b) verbunden ist, b) Bereitstellen eines geprägten Folienverbunds (10), der eine elektrisch nicht leitende erste Folie (11) und eine hierauf angeordnete elektrisch leitende strukturierte zweite Folie (12) aufweist, wobei die zweite Folie (12) derart strukturiert ist, dass diese einen ersten Folienanschlussbereich (12a) und einen vom einen ersten Folienanschlussbereich (12a) getrennt angeordneten zweiten Folienanschlussbereich (12b) aufweist, wobei der geprägte Folienverbund (10) derart geprägt ausgebildet ist, dass in Normalenrichtung (N) des ersten Folienanschlussbereichs (12a) der erste Folienanschlussbereich (12a) auf einem ersten Höhenniveau (H1) angeordnet ist und der zweite Folienanschlussbereich (12b) auf einem gegenüber dem ersten Höhenniveau (H1) höheren zweiten Höhenniveau (H2) angeordnet ist, c) Anordnen eines elektrisch leitfähigen Klebstoffs (15) auf dem ersten und zweiten Folienanschlussbereich (12a, 12b) des geprägten Folienverbunds (10), und/oder auf der ersten Leiterbahn (5a) und dem zweiten Stromanschluss (9b), d) Anordnen des geprägten Folienverbunds (10) derart auf dem Substrat (2), dass ein erster Teil (15a) des Klebstoffs (15) einen mechanischen Kontakt mit dem ersten Folienanschlussbereich (12a) und der ersten Leiterbahn (5a) aufweist und ein zweiter Teil (15b) des Klebstoffs (15) einen mechanischen Kontakt mit dem zweiten Folienanschlussbereich (12b) und dem zweiten Stromanschluss (9b) aufweist, e) Verfestigen des Klebstoffs (15).
  2. Verfahren nach Anspruch 1, mit folgendem weiteren Verfahrensschritt: f) Verfüllen mindestens eines zwischen dem Folienverbund (10) und der Leistungshalbleiteranordnung (2) angeordneten Hohlraums (22) mit einer elektrisch nicht leitenden Vergussmasse.
  3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der geprägte Folienverbund (10) eine zu Folienleiterbahnen (13a, 13b) strukturierte elektrisch leitende dritte Folie (13) aufweist, wobei die erste Folie (11) zwischen der zweiten und dritten Folie (12,13) angeordnet ist.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der geprägte Folienverbund (10) durch die erste Folie 11 hindurch verlaufende elektrisch leitende Durchkontaktierungen (14) aufweist, die den ersten und zweiten Folienanschlussbereich (12a,12b) mit der dritten Folie (13) elektrisch leitend verbinden.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der geprägte Folienverbund (10) derart geprägt ausgebildet ist, dass bei Durchführung des Verfahrensschritts d) der geprägte Folienverbund (10) fluchtet zu einem Umgebungsbereich (U) des Rands (7`) des Leistungshalbleiterbauelements (7), oberhalb dieses Umgebungsbereich (U), einen bogenförmigen Verlauf aufweist, wobei der Scheitelpunkt (SP) des durch den bogenförmigen Verlauf ausgebildeten Bogens (B) auf der dem Substrat (3) zugewandten Seite (10a) des Folienverbunds (10) in Normalenrichtung (N) des ersten Folienanschlussbereichs (12a) auf einem gegenüber dem zweiten Höhenniveau (H2) höheren dritten Höhenniveau (H3) angeordnet ist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass beim Verfahrensschritt b) zum Bereitstellen des geprägten Folienverbunds (10) ein Verfahren zur Herstellung des geprägten Folienverbunds (10) mit folgenden Verfahrensschritten durchgeführt wird: b1) Anordnen eines ungeprägten Folienverbunds (10') zwischen einem ersten und zweiten Pressstempel (16,17) einer Presse (20), b2) Prägen des ungeprägten Folienverbunds (10') mittels Durchführung einer Relativbewegung des ersten und zweiten Pressstempels (16,17) aufeinander zu, so dass der erste und zweite Pressstempel (16,17) auf den ungeprägten Folienverbund (10') drücken, wodurch aus dem ungeprägten Folienverbund (10') der geprägte Folienverbund (10) ausgebildet wird, wobei der erste und/oder der zweite Pressstempel (16,17) eine derartige geometrische Form aufweisen, dass nach dem Prägen in Normalenrichtung (N) des ersten Folienanschlussbereichs (12a) der erste Folienanschlussbereichs (12a) auf einem ersten Höhenniveau (H1) angeordnet ist und der zweite Folienanschlussbereich (12b) auf einem gegenüber dem ersten Höhenniveau (H1) höheren zweiten Höhenniveau (H2) angeordnet ist, b3) Entnahme des geprägten Folienverbunds (10) aus der Presse (20).
  7. Verfahren nach Anspruch 6 soweit dieser auf Anspruch 5 zurückbezogen ist, dadurch gekennzeichnet, dass beim Verfahrensschritt b2) der erste und/oder der zweite Pressstempel (16,17) eine derartige geometrische Form aufweisen, dass bei Durchführung des Verfahrensschritts d) der geprägte Folienverbund (10) fluchtet zu einem Umgebungsbereich (U) des Rands (7') des Leistungshalbleiterbauelements (7), oberhalb dieses Umgebungsbereich (U), einen bogenförmigen Verlauf aufweist, wobei der Scheitelpunkt (SP) des durch den bogenförmigen Verlauf ausgebildeten Bogens (B) auf der dem Substrat (3) zugewandten Seite (10a) des Folienverbunds (10) in Normalenrichtung (N) des ersten Folienanschlussbereichs (12a) auf einem gegenüber dem zweiten Höhenniveau (H2) höheren dritten Höhenniveau (H3) angeordnet ist.
  8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass der erste Pressstempel (16) eine starre geometrische Form aufweist und der zweite Pressstempel (17) aus einem elastischen Material ausgebildet ist, oder dass der zweite Pressstempel (17) eine starre geometrische Form aufweist und der erste Pressstempel (16) aus einem elastischen Material ausgebildet ist, oder dass der erste und zweite Pressstempel (16,17) eine starre geometrische Form aufweisen, wobei der erste und zweite Pressstempel (16,17) zueinander eine positive und negative geometrische Form aufweisen.
DE102019113762.4A 2019-05-23 2019-05-23 Verfahren zur Herstellung eines Leistungshalbleitermoduls Active DE102019113762B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102019113762.4A DE102019113762B4 (de) 2019-05-23 2019-05-23 Verfahren zur Herstellung eines Leistungshalbleitermoduls
CN202010423273.2A CN111987005A (zh) 2019-05-23 2020-05-19 用于生产功率半导体模块的方法和功率半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019113762.4A DE102019113762B4 (de) 2019-05-23 2019-05-23 Verfahren zur Herstellung eines Leistungshalbleitermoduls

Publications (2)

Publication Number Publication Date
DE102019113762A1 DE102019113762A1 (de) 2020-11-26
DE102019113762B4 true DE102019113762B4 (de) 2022-04-14

Family

ID=73052347

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019113762.4A Active DE102019113762B4 (de) 2019-05-23 2019-05-23 Verfahren zur Herstellung eines Leistungshalbleitermoduls

Country Status (2)

Country Link
CN (1) CN111987005A (de)
DE (1) DE102019113762B4 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10056854A1 (de) 2000-11-16 2002-05-23 Rafi Gmbh & Co Kg Elektrotechn Berührungschalter sowie Verfahren zu dessen Herstellung
DE102004041868B3 (de) 2004-08-27 2006-03-02 Leonhard Kurz Gmbh & Co. Kg Transferfolie, deren Verwendung sowie Verfahren zur Herstellung von dekorierten Kunststoffartikeln
DE102007006706A1 (de) 2007-02-10 2008-08-21 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
DE102013104949B3 (de) 2013-05-14 2014-04-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung und Anordnung hiermit
DE102015116165A1 (de) 2015-09-24 2017-03-30 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102017122557A1 (de) 2017-09-28 2019-03-28 Semikron Elektronik Gmbh & Co. Kg Leitungselektronische Anordnung mit einem Folienverbund und mit einem Verbindungspartner

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10056854A1 (de) 2000-11-16 2002-05-23 Rafi Gmbh & Co Kg Elektrotechn Berührungschalter sowie Verfahren zu dessen Herstellung
DE102004041868B3 (de) 2004-08-27 2006-03-02 Leonhard Kurz Gmbh & Co. Kg Transferfolie, deren Verwendung sowie Verfahren zur Herstellung von dekorierten Kunststoffartikeln
DE102007006706A1 (de) 2007-02-10 2008-08-21 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
DE102013104949B3 (de) 2013-05-14 2014-04-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung und Anordnung hiermit
DE102015116165A1 (de) 2015-09-24 2017-03-30 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102017122557A1 (de) 2017-09-28 2019-03-28 Semikron Elektronik Gmbh & Co. Kg Leitungselektronische Anordnung mit einem Folienverbund und mit einem Verbindungspartner

Also Published As

Publication number Publication date
DE102019113762A1 (de) 2020-11-26
CN111987005A (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
DE102015113208B4 (de) Modul mit integriertem Leistungselektronikschaltkreis und Logikschaltkreis und Verfahren zur Zusammenschaltung eines Leistungselektronikschaltkreises mit einem Logikschaltkreis
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
DE102015100011B4 (de) Chipeinbettungsgehäuse mit rückseitiger Chipverbindung
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE102004018476B4 (de) Leistungshalbleiteranordnung mit kontaktierender Folie und Anpressvorrichtung
DE102009037257B4 (de) Leistungshalbleitermodul mit Schaltungsträger und Lastanschlusselement sowie Herstellungsverfahren hierzu
DE102007041926B4 (de) Verfahren zur elektrischen Isolierung beziehungsweise elektrischen Kontaktierung von ungehäusten elektronischen Bauelementen bei strukturierter Verkapselung
DE102010060503A1 (de) Laminatelektronikbauelement
DE102015115999B4 (de) Elektronische Komponente
DE102007032636B4 (de) Verfahren zur Herstellung einer dielektrischen Schicht für ein elektronisches Bauelement
DE102011088218B4 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
WO2013013964A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
WO2009034008A2 (de) Bandverfahren für elektronische bauelemente, module und led-anwendungen
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
WO2009016039A1 (de) Elektronischer baustein mit zumindest einem bauelement, insbesondere einem halbleiterbauelement, und verfahren zu dessen herstellung
DE10314172B4 (de) Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
DE102008058003B4 (de) Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
EP2195832A1 (de) Verfahren zur herstellung und kontaktierung von elektronischen bauelementen mittels einer substratplatte, insbesondere dcb-keramik-substratplatte
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
EP2271196B1 (de) Verfahren zur Herstellung einer Stromeinrichteranordnung mit Kühleinrichtung und Stromrichteranordnung
DE102015220639A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102019113762B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102013110812B3 (de) Verfahren zur Herstellung eines weitergebildeten Metallformkörpers und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung mit einer Lotverbindung diesen weitergebildeten Metallformkörper verwendend.
EP1429384A1 (de) Schaltungsanordnung für Halbleiterbauelemente und Verfahren zur Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final