DE102015116165A1 - Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung - Google Patents

Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung Download PDF

Info

Publication number
DE102015116165A1
DE102015116165A1 DE102015116165.6A DE102015116165A DE102015116165A1 DE 102015116165 A1 DE102015116165 A1 DE 102015116165A1 DE 102015116165 A DE102015116165 A DE 102015116165A DE 102015116165 A1 DE102015116165 A1 DE 102015116165A1
Authority
DE
Germany
Prior art keywords
power semiconductor
connection
switching device
insulating film
electronic switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015116165.6A
Other languages
English (en)
Inventor
Florian Wagner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Priority to DE102015116165.6A priority Critical patent/DE102015116165A1/de
Priority to CN201610847618.0A priority patent/CN106558558A/zh
Priority to US15/276,623 priority patent/US20170092574A1/en
Publication of DE102015116165A1 publication Critical patent/DE102015116165A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0685—Polyether
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

Es wird ein Verfahren zur Herstellung einer leistungselektronische Schalteinrichtung vorgestellt. Hierbei wird ein Leistungshalbleiterbauelement auf einem ersten Bereich einer Leiterbahn eines Substrats angeordnet. Anschließend wird eine Isolationsfolie mit einer Aussparung bereitgestellt, wobei ein zu dieser Aussparung benachbarter Überlappungsbereich der Isolationsfolie dazu ausgebildet ist einen Randbereich des Leistungshalbleiterbauelements zu überdecken. Danach folgt das Anordnen der Isolationsfolie auf dem Substrat mit angeordnetem Leistungshalbleiterbauelement derart, dass das Leistungshalbleiterbauelement in seinem Randbereich allseits von dem Überdeckungsbereich der Isolationsfolie überdeckt wird, wobei ein weiterer Abschnitt der Isolationsfolie Teile einer der Leiterbahnen überdeckt. Abschließend wird die Verbindungseinrichtung angeordnet.

Description

  • Die Erfindung beschreibt ein Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und eine gemäß diesem Verfahren hergestellte leistungselektronische Schalteinrichtung. Eine derartige leistungselektronische Schalteinrichtung kann die Basiszelle eines Leistungshalbleitermoduls oder eines leistungselektronischen Systems ausbilden, indem sie alleine oder in Kombination mit weiteren vorzugsweise identischen Basiszellen den leistungselektronischen Grundbaustein des Leistungshalbleitermoduls oder des leistungselektronischen Systems bildet.
  • Der Stand der Technik wird beispielhaft gebildet durch die DE 10 2007 006 706 A1 . Diese offenbart ein Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung mit den Verfahrensschritten:
    • • Ausbildung einer Mehrzahl von Sintermetallflächen auf Leiterbahnen des Substrats.
    • • Anordnung mindestens eines Halbleiterbauelements auf einer zugeordneten Sintermetallfläche.
    • • Anordnung des Isolierstoffes, an der Seitenfläche des Halbleiterbauelements. Hierbei sind speziell Spritz- oder Gießverfahren vorteilhaft an die sich eine Vernetzung beispielhaft durch UV-Belichtung anschließt.
    • • Anordnung der Verbindungseinrichtung.
    • • Drucksinterverbindung der Verbindungseinrichtung und des Halbleiterbauelements.
  • Fachübliche muss eine derart hergestellte leistungselektronische Schalteinrichtung zur inneren Isolation, insbesondere zur Einhaltung einschlägiger Normen wie der EN 60664 bzw. IEC 60664, noch mit einem Vergussmaterial vergossen werden, wie es beispielhaft aus der DE 10 2007 044 620 A1 oder der DE 10 2009 000 888 A1 bekannt ist.
  • In Kenntnis der genannten Gegebenheiten liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Herstellung einer leistungselektronische Schalteinrichtung und eine Anordnung hiermit vorzustellen, wobei die innere Isolation der Schalteinrichtung einfacher herstellbar ist.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren mit den Merkmalen des Anspruchs 1, sowie durch eine leistungselektronischen Schalteinrichtung mit den Merkmalen des Anspruchs 12. Bevorzugte Ausführungsformen sind in den jeweiligen abhängigen Ansprüchen beschrieben.
  • Das erfindungsgemäße Verfahren zur Herstellung einer leistungselektronische Schalteinrichtung mit einem Substrat, einem hierauf angeordneten Leistungshalbleiterbauelement und einer flächigen Verbindungseinrichtung, die die Verbindungspartner der leistungselektronischen Schalteinrichtung ausbilden, weist die folgenden Verfahrensschritte insbesondere in der genannten Reihenfolge auf:
    • a) Bereitstellen des Substrats mit ersten gegeneinander elektrisch isolierten Leiterbahnen, des Leistungshalbleiterbauelements und der Verbindungseinrichtung;
    • b) Anordnen des Leistungshalbleiterbauelements auf einer zugeordneten Leiterbahn des Substrats;
    • c) Bereitstellen einer Isolationsfolie mit einer Aussparung, wobei ein zu dieser Aussparung benachbarter Überlappungsbereich der Isolationsfolie dazu ausgebildet ist einen Randbereich des Leistungshalbleiterbauelements zu überdecken;
    • d) Flächiges Anordnen der Isolationsfolie auf dem Substrat mit angeordnetem Leistungshalbleiterbauelement derart, dass das Leistungshalbleiterbauelement in seinem Randbereich allseits von einem Überdeckungsbereich der Isolationsfolie überdeckt wird, wobei ein zentraler Bereiche des Leistungshalbleiterbauelements durch die Aussparung unbedeckt bleibt und wobei ein weiterer Abschnitt der Isolationsfolie Teile einer der Leiterbahnen überdeckt; weiterhin können auch nicht von Leiterbahnen bedeckte Teile des Substrats, insbesondere ein Isolierstoffkörper von der Isolationsfolie überdeckt werden; hierbei kann es vorteilhaft sein, wenn mit dem Überdecken des Randbereichs des Leistungshalbleiterbauelements durch den Überdeckungsbereich, der Zentralbereich des Leistungshalbleiterbauelements vollständig durch die Aussparung frei gespart wird; ebenso kann es vorteilhaft sein, wenn die Isolationsfolie eine weitere Aussparung im Bereich einer der Leiterbahnen aufweist;
    • e) Anordnen der Verbindungseinrichtung.
  • Selbstverständlich können, sofern dies nicht per se ausgeschlossen ist, die im Singular genannten Merkmale mehrfach in der erfindungsgemäßen Schalteinrichtung vorhanden sein. Beispielhaft handelt es sich bei dem genannten Leistungshalbleiterbauelement um mindestens ein Leistungshalbleiterbauelement, wobei mehrere Leistungshalbleiterbauelemente angeordnet auf einer oder mehreren Leiterbahnen des Substrats ebenso hierunter verstanden werden.
  • Es ist jeweils vorteilhaft, wenn die Isolationsfolie eine Dicke zwischen 50µm und 800µm, insbesondere zwischen 150µm und 400µm, und eine Durchschlagfestigkeit von mehr als 500 kV/m, insbesondere von mehr als 2000 kV/m, und einen spezifischen Widerstand von mehr als 109 Ω/m, insbesondere von mehr als 1010 Ω/m, aufweist.
  • Hierzu ist es vorteilhaft, wenn die Isolationsfolie aus Polyimid – PI oder aus Polyetheretherketon – PEEK oder aus Liquid Cristal Polymer – LCP besteht.
  • Die Aussparung der Isolationsfolie wird bevorzugt mittels eines Schneidplotters oder mittels einer Laserschneideinrichtung hergestellt.
  • Besonders bevorzugt ist es, wenn die Isolationsfolie auf ihrer dem Substrat zugewandten Oberfläche, insbesondere vollflächig, eine adhäsiver Schicht aufweist und mittels dieser auf dem Randbereich des Leistungshalbleiterbauelements und auf dem Abschnitt der Leiterbahn adhäsiv befestigt wird.
  • Es ist weiterhin vorteilhaft, wenn zwischen jeweils zwei Verbindungspartnern, ein Verbindungsmittel angeordnet wird, das dazu geeignet ist eine stoffschlüssige Verbindung, vorzugsweise eine Drucksinterverbindung, zwischen zugeordneten Kontaktflächen der Verbindungspartner auszubilden. Hierzu kann das Verbindungsmittel in Plättchenform oder als Suspension angeordnet werden. Vorteilhafterweise wird im Anschluss an den Verfahrensschritt e) folgender Verfahrensschritt ausgeführt:
    • f) Beaufschlagung der leistungselektronischen Schalteinrichtung mit einer Temperatur von 110°C bis 400°C und einem Druck von 5 MPa bis 50 MPa, wobei gleichzeitig mindestens zwei Verbindungspartner miteinander stoffschlüssig verbunden werden.
  • Insbesondere kann die Verbindungseinrichtung als ein Folienstapel ausgebildet sein, der durch eine abwechselnde Anordnung mindestens einer elektrisch leitenden Folie, und mindestens einer elektrisch isolierenden Folie ausgebildet ist. Bevorzugt ist beispielhaft ein Folienstapel aus einer ersten elektrisch leitenden, einer isolierenden und einer zweiten elektrisch leitenden Folie. Die elektrisch leitenden Folien sind bevorzugt in sich strukturiert um weitere Leiterbahnen auszubilden. Vorzugsweise weist der Folienstapel an notwendigen Stellen Durchkontaktierungen durch die isolierende Folie hindurch von der ersten zur zweiten elektrisch leitenden Folie auf. Somit können komplexe elektrische Verbindungstopologien erzeugt werden.
  • Die erfindungsgemäße leistungselektronische Schalteinrichtung, insbesondere hergestellt nach dem oben beschriebenen Verfahren ist ausgebildet mit einem Substrat, einem hierauf angeordneten Leistungshalbleiterbauelement und einer flächigen Verbindungseinrichtung, wobei diese Verbindungspartner schaltungsgerecht stoffschlüssig miteinander elektrisch leitend verbunden sind und wobei das Leistungshalbleiterbauelement in seinem Randbereich allseits von einem Überdeckungsbereich der Isolationsfolie überdeckt ist.
  • Vorzugsweise weist die leistungselektronische Schalteinrichtung eine Lastanschlusseinrichtung und optional auch eine Hilfsanschlusseinrichtung auf, die jeweils mit einer Leiterbahn oder einer elektrisch leitenden Folie der Verbindungseinrichtung kraft- oder stoffschlüssig verbunden ist.
  • Es versteht sich, dass die verschiedenen Ausgestaltungen der Erfindung einzeln oder in beliebigen sich nicht per se ausschließenden Kombinationen realisiert sein können, um Verbesserungen zu erreichen. Insbesondere sind die vorstehend und im Folgenden genannten und erläuterten Merkmale, unabhängig ob sie im Rahmen des Verfahrens oder des Gegenstands genannt sind, nicht nur in den angegebenen Kombinationen, sondern auch in anderen Kombinationen oder in Alleinstellung einsetzbar, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
  • Weitere Erläuterung der Erfindung, vorteilhafte Einzelheiten und Merkmale, ergeben sich aus der nachfolgenden Beschreibung der in den 1 bis 6 dargestellten Ausführungsbeispiele erfindungsgemäßen hergestellter Schalteinrichtungen oder Teilen hiervon.
  • 1 und 2 zeigen in verschiedenen Ebenen jeweils eine seitliche Schnittansicht auf eine erste erfindungsgemäß hergestellte leistungselektronische Schalteinrichtung.
  • 3 zeigt einen Ausschnitt der ersten Schalteinrichtung.
  • 4 zeigt einen Ausschnitt einer zweiten erfindungsgemäß hergestellten Schalteinrichtung.
  • 5 zeigt einen weiteren Ausschnitt der ersten Schalteinrichtung.
  • 6 zeigt eine Draufschicht auf die erste erfindungsgemäß hergestellte Schalteinrichtung.
  • 1 zeigt in Explosionsdarstellung eine seitliche Schnittansicht, vgl. 6 Schnitt A-A, auf eine erste erfindungsgemäße leistungselektronische Schalteinrichtung 1 und eine Kühleinrichtung 4 auf der diese Schalteinrichtung fachüblich angeordnet werden kann. Dargestellt ist ein grundsätzlich fachüblich ausgebildetes Substrat 2 mit einem Isolierstoffkörper 20 und hierauf angeordneten jeweils elektrisch voneinander isolierten Leiterbahnen 22, die unterschiedliche Potentiale, insbesondere Lastpotentiale, aber auch Hilfs-, insbesondere Schalt- und Messpotentiale, der Schalteinrichtung aufweisen. Konkret dargestellt sind hier drei Leiterbahnen 22 mit Lastpotentialen wie sie für eine Halbbrückentopologie typisch sind.
  • Auf zwei Leiterbahnen 22 ist jeweils ein Leistungsschalter 24 angeordnet, der fachüblich als Einzelschalter, beispielhaft als MOS-FET, oder als IGBT mit antiparallel geschalteter Leistungsdiode ausgebildet ist. Die Leistungsschalter 24 sind fachüblich, bevorzugt mittels einer Drucksinterverbindung, mit den Leiterbahnen 22 elektrisch leitend verbunden.
  • Die internen Verbindungen der Schalteinrichtung 1 sind ausgebildet mittels einer Verbindungseinrichtung 3 aus einem Folienstapel, der alternierend elektrisch leitende 30, 34 und elektrisch isolierende Folien 32 aufweist. Hier weist der Folienstapel genau zwei leitende und eine dazwischen angeordnete isolierende Folie auf. Insbesondere die leitenden Folien 30, 34 der Verbindungseinrichtung 3 sind in sich strukturiert und bilden somit voneinander elektrisch isolierte weitere Leiterbahnen aus. Diese weiteren Leiterbahnen verbinden insbesondere das jeweilige Leistungshalbleiterbauelement 24, genauer dessen Kontaktflächen auf der dem Substrat 2 abgewandten Seite, mit Leiterbahnen 22 des Substrats 2. In bevorzugter Ausgestaltung sind die jeweiligen weiteren Leiterbahnen mit den zugeordneten Kontaktflächen mittels einer Sinterverbindung stoffschlüssig verbunden. Selbstverständlich können gleichartig auch Verbindungen zwischen verschiedenen Leistungshalbleiterbauelementen 24 und auch zwischen verschiedenen Leiterbahnen 22 des Substrats 2 ausgebildet werden.
  • Erfindungsgemäß ist eine Isolationsfolie 5 adhäsiv mit dem Substrats 2, und damit auch mit dessen Leiterbahnen 22, und ebenso adhäsiv mit dem jeweiligen Randbereich 242 der Leistungshalbleiterbauelemente 24 verbunden. Hierbei weist die Isolationsfolie 5 Aussparungen 540 auf, die mittels Laserschneidverfahren erzeugt wurden. In angeordnetem Zustand liegt somit ein Überdeckungsbereich 54 der Isolationsfolie 5 umlaufen auf dem Randbereich 242 des jeweiligen Leistungshalbleiterbauelements 24 auf. Unter umlaufend soll hier verstanden werden, dass der gesamte Randbereich 242 des Leistungshalbleiterbauelement 24 allseits, also ohne Unterbrechung, durch den Überlappungsbereich 54 der Isolationsfolie 5 bedeckt ist, vgl. auch 6.
  • Zur elektrischen Anbindung weist die leistungselektronische Schalteinrichtung 1 Last- 26 und Hilfsanschlusselemente 28 auf. Die Lastanschlusselemente 26 sind rein beispielhaft als Metallformkörper ausgebildet, die mit einem Kontaktfuß mit einer Leiterbahn 22 des Substrats 2 stoffschlüssig, vorteilhafterweise ebenfalls mittels einer Sinterverbindung oder auch mittels einer Lötverbindung, verbunden sind. Grundsätzlich können auch Teile der Verbindungseinrichtung 3 selbst als Last- oder Hilfsanschlusselemente ausgebildet sein. Die Hilfsanschlusselemente 28, wie Gate- oder Sensoranschlüsse, können im Übrigen fachüblich, wie dargestellt als Kontaktfeder, ausgebildet sein.
  • Die leistungselektronische Schalteinrichtung 1 ist fachüblich auf einer Kühleinrichtung 4 angeordnet, und kann beispielhaft mittels einer Klebe-, Lot- oder Sinterverbindung mit dieser thermisch leitend verbunden sein. Alternativ kann die leistungselektronische Schalteinrichtung 1 mittels einer Druckkontakteinrichtung und einer thermisch leitfähigen Zwischenschicht 40 auf der Kühleinrichtung 4 angeordnet und mit ihr thermisch leitend verbunden sein. Auf diese Weise kann die Verlustleistung der Leistungshalbleiterbauelement 24 effizient abgeleitet werden.
  • 2 zeigt eine seitliche Schnittansicht, vgl. 6 Schnitt B-B, auf die erste erfindungsgemäße leistungselektronische Schalteinrichtung 1. Dargestellt ist wiederum das Substrat 2 mit einem Isolierstoffkörper 20 und hierauf angeordneten Leiterbahnen 22. Auf diesen sind die Leistungshalbleiterbauelement 24 angeordnet. Ebenso dargestellt ist die Isolationsfolie 5. Bei dieser Schnittansicht ist der Randbereich 242 der Leistungshalbleiterbauelemente 24 erkennbar, wodurch die Isolationsfolie 5 durchgehend dargestellt ist, also mit ihrem Überlappungsbereich 54 vollständig entlang des Leistungshalbleiterbauelements. Die Verbindungseinrichtung, wie auch Anschlusseinrichtungen sind hier nicht dargestellt.
  • 3 zeigt einen Ausschnitt der ersten Schalteinrichtung. Hierbei ist vergrößert gegenüber 1 eine Leiterbahn 22 mit einem Leistungshalbleiterbauelement 24, hier einem IGBT der Spannungsklasse 1200V, das nur teilweise dargestellt ist, gezeigt. Das Leistungshalbleiterbauelement 24, genauer dessen dem Substrat zugewandter erste Kontaktfläche 246, ist mittels einer Drucksinterverbindung mit einem Verbindungsmittel 247, vgl. jeweils 5, auf der Leiterbahn 22 angeordnet und elektrisch leitend und stoffschlüssig verbunden.
  • Dargestellt ist weiterhin die dem Substrat 2 abgewandte zweite Kontaktfläche 244 des Leistungshalbleiterbauelements 24, vgl. ebenso 5, die nicht bis zum Rand des Leistungshalbleiterbauelements 24 reicht. Fachüblich ist zwischen der Kontaktfläche 244 und dem Rand des Leistungshalbleiterbauelements 24 eine Randstruktur, insbesondere eine Feldringstruktur, ausgebildet, allerdings nicht dargestellt.
  • Weiterhin dargestellt ist die Isolationsfolie 5, die den Randbereich 242 des Leistungshalbleiterbauelements 24 mit ihrem Überdeckungsbereich 54 überdeckt und dort adhäsiv mit dem Leistungshalbleiterbauelement 24 verbunden ist. Hierbei reicht dieser Überdeckungsbereich 54 bis über den Rand der zweiten Kontaktfläche 244 des Leistungshalbleiterbauelements 24. Durch diese Ausgestaltung wird die gemäß Norm notwendige Isolation zur Leiterbahn 22 sichergestellt.
  • Gelegentlich ist dieser Randbereich 242 des Leistungshalbleiterbauelements 24 empfindlich gegen Umgebungsfeuchtigkeit beim Betrieb der Schalteinrichtung Durch die Anordnung der Isolationsfolie 5 gemäß dieser Ausgestaltung, wird ein weiterer Vorteil erzielt, nämlich eine feuchtigkeitsdichte Überdeckung des Randbereich 242 des Leistungshalbleiterbauelements 24 und damit ein sicherer Betrieb der Schalteinrichtung auch unter Umgebungsbedingungen mit hoher Luftfeuchtigkeit.
  • Grundsätzlich ist es bevorzugt, wenn die gesamte dem Substrat zugewandte Oberfläche der Isolationsfolie 5 adhäsiv ausgebildet ist, wodurch sie auf den Leiterbahnen 22, aber auch auf dem Isolierstoffkörper 20 zwischen den Leiterbahnen 22 anhaftet.
  • Die Isolationsfolie 5 selbst besteht hier aus Polyimid und weist eine Dicke von ca. 500µm auf. Dadurch ergibt sich eine Durchschlagfestigkeit von mehr als 800 kV/m.
  • Ebenso dargestellt ist die Verbindungseinrichtung 3, deren erste elektrisch leitende Folie 30, genauer deren Kontaktabschnitt 320, mit der zweiten Kontaktfläche 244 des Leistungshalbleiterbauelements 24 mittels einer Drucksinterverbindung mit einem Verbindungsmittel 245, vgl. jeweils 5, verbunden ist. Diese elektrisch leitende erste Folie 30 bzw. die hieraus ausgebildete weitere Leiterbahn dient, vgl. 1, der elektrischen Verbindung der zweiten Kontaktfläche 244 des Leistungshalbleiterbauelements 24 mit der daneben angeordneten Leiterbahn 22 des Substrats 2.
  • Auf der dem Substrat 2 abgewandten Seite der ersten elektrisch leitenden Folie 30 ist die isolierende Folie 32 angeordnet, auf der wiederum die zweite elektrisch leitende Folie 34 angeordnet ist. Diese zweite elektrisch leitende Folie 34 reicht aufgrund ihrer Strukturierung nur bis oberhalb der zweiten Kontaktfläche 244 des Leistungshalbleiterbauelements 24.
  • 4 zeigt einen Ausschnitt einer zweiten erfindungsgemäß hergestellten Schalteinrichtung. Im Gegensatz zur Ausgestaltung gemäß 3 überlappt der Überlappungsabschnitt 54 der Isolationsfolie 5 den Randbereich 242 des Leistungshalbleiterbauelements 24 nicht bis zu dessen zweiten Kontaktfläche 244.
  • 5 zeigt einen weiteren Ausschnitt der ersten Schalteinrichtung. Dargestellt ist das Leistungshalbleiterbauelement 24 bestehend aus einem Siliziumkörper mit einer ersten und zweiten Kontaktfläche 244, 246. Auf diesen Kontaktflächen 244, 246 sind Verbindungsmittel 245, 247 der Drucksinterverbindung dargestellt, die insbesondere im Fall der zweiten Kontaktfläche 244, nicht bis zu dessen Rand reichen.
  • 6 zeigt eine Draufschicht auf die erste erfindungsgemäß hergestellte Schalteinrichtung. Dargestellt ist ein Substrat 2 mit einem Isolierstoffkörper 20, hier ohne Beschränkung der Allgemeinheit einer Industriekeramik wie Aluminiumoxid oder Aluminiumnitrid. Auf dem Isolierstoffkörper 20 sind drei Leiterbahnen 22 für Lastpotentiale dargestellt. Auf die Darstellung von fachüblichen Leiterbahnen für Hilfspotentiale wurde verzichtet.
  • Auf zwei der drei Leiterbahnen 22 sind je zwei Leistungstransistoren 24, hier IGBTs, und eine Leistungsdiode, zwischen den beiden IGBTs angeordnet, dargestellt. Üblicherweise weisen die Leistungshalbleiterbauelement 24 Kantenlängen von 0,5cm bis 1,5cm auf.
  • Weiterhin dargestellt ist die Isolationsfolie 5 mit je einer Aussparung 540 pro Leistungshalbleiterbauelement 24. Diese Aussparung 540 ist wie oben beschrieben ausgebildet und weist einen allseitigen Überdeckungsbereich 54 mit den Leistungshalbleiterbauelement 24 auf, wobei dieser Überdeckungsbereich 54, vgl. auch 3 und 4, eine Breite von 0,25mm bis 2mm, insbesondere von 0,8mm bis 1,5mm aufweist. Durch das Überdecken des Randbereichs 242 des Leistungshalbleiterbauelements 24 durch den Überdeckungsbereich 54, verbleibt ein Zentralbereich des Leistungshalbleiterbauelements 24 der vollständig frei gespart ist. Hergestellt sind diese Aussparungen 540 der Isolationsfolie 5 hier mittels einer Laserschneideinrichtung.
  • Die Isolationsfolie 5 bedeckt weiterhin den Bereich der Leiterbahnen 22 um die jeweiligen Leistungshalbleiterbauelement 24 sowie teilweise auch die Zwischenbereiche zwischen benachbarten Leiterbahnen 22, vgl. auch 1 und 2.
  • Weiterhin weist die Isolationsfolie 5 auf zwei der drei Leiterbahnen 22 weitere Aussparungen 520 auf, die der Verbindung der zweiten Kontaktflächen 244 der Leistungshalbleiterbauelement 24 mit diesen Leiterbahnen 22 mittels einer weiteren Leiterbahn einer elektrisch leitenden Folie 30 der Verbindungseinrichtung 3 dienen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102007006706 A1 [0002]
    • DE 102007044620 A1 [0003]
    • DE 102009000888 A1 [0003]
  • Zitierte Nicht-Patentliteratur
    • EN 60664 [0003]
    • IEC 60664 [0003]

Claims (14)

  1. Verfahren zur Herstellung einer leistungselektronische Schalteinrichtung (1) mit einem Substrat (2), einem hierauf angeordneten Leistungshalbleiterbauelement (24) und einer flächigen Verbindungseinrichtung (3), die die Verbindungspartner der leistungselektronischen Schalteinrichtung ausbilden, mit den Verfahrensschritten a) Bereitstellen des Substrats (2) mit ersten gegeneinander elektrisch isolierten Leiterbahnen (22), des Leistungshalbleiterbauelements (24) und der Verbindungseinrichtung (3); b) Anordnen des Leistungshalbleiterbauelements (24) auf einer zugeordneten Leiterbahn (22) des Substrats (2); c) Bereitstellen einer Isolationsfolie (5) mit einer Aussparung (520, 540); d) Flächiges Anordnen der Isolationsfolie (5) auf dem Substrat (2) mit angeordnetem Leistungshalbleiterbauelement (24) derart, dass das Leistungshalbleiterbauelement (24) in seinem Randbereich (242) allseits von einem Überdeckungsbereich (54) der Isolationsfolie (5) überdeckt wird, wobei ein zentraler Bereiche des Leistungshalbleiterbauelements (24) durch die Aussparung (520) unbedeckt bleibt und wobei ein weiterer Abschnitt (52) der Isolationsfolie (5) Teile der Leiterbahnen (22) überdeckt; e) Anordnen der Verbindungseinrichtung (3).
  2. Verfahren nach Anspruch 1, wobei mit dem Überdecken des Randbereichs (242) des Leistungshalbleiterbauelements (24) durch den Überdeckungsbereich (54), der Zentralbereich des Leistungshalbleiterbauelements (24) vollständig frei gespart wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Isolationsfolie (5) eine Dicke zwischen 50µm und 800µm, insbesondere zwischen 150µm und 400µm, und eine Durchschlagfestigkeit von mehr als 500 kV/m, insbesondere von mehr als 2000 kV/m, und einen spezifischen Widerstand von mehr als 109 Ω/m, insbesondere von mehr als 1010 Ω/m, aufweist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Isolationsfolie (5) aus Polyimid – PI oder aus Polyetheretherketon – PEEK oder aus Liquid Cristal Polymer – LCP besteht.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Isolationsfolie (5) eine weitere Aussparung (52) im Bereich einer Leiterbahn (22) aufweist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei zwischen jeweils zwei Verbindungspartnern, ein Verbindungsmittel (245, 247) angeordnet wird, das dazu geeignet ist eine stoffschlüssige Verbindung zwischen zugeordneten Kontaktflächen der Verbindungspartner auszubilden.
  7. Verfahren nach Anspruch 6, wobei das Verbindungsmittel (245, 247) in Plättchenform oder als Suspension angeordnet wird.
  8. Verfahren nach einem der Ansprüche 6 oder 7, wobei im Anschluss an den Verfahrensschritt e) folgender Verfahrensschritt ausgeführt wird: f) Beaufschlagung der leistungselektronischen Schalteinrichtung (1) mit einer Temperatur von 110°C bis 400°C und einem Druck von 5 MPa bis 50 MPa, wobei gleichzeitig mindestens zwei Verbindungspartner miteinander stoffschlüssig verbunden werden
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Verbindungseinrichtung (3) als ein Folienstapel ausgebildet ist, der durch eine abwechselnde Anordnung mindestens einer elektrisch leitenden Folie (30, 34), die zweite Leiterbahnen ausbildet, und mindestens einer elektrisch isolierenden Folien (32) ausgebildet ist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Aussparung (520, 540) der Isolationsfolie (5) mittels eines Schneidplotters oder mittels einer Laserschneideinrichtung hergestellt wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Isolationsfolie (5) auf ihrer dem Substrat (2) zugewandten Oberfläche eine adhäsiver Schicht aufweist und mittels dieser auf dem Randbereich (242) des Leistungshalbleiterbauelements (24) und auf dem Abschnitt der Leiterbahn (22) adhäsiv befestigt wird.
  12. Leistungselektronische Schalteinrichtung (1), insbesondere hergestellt nach eine Verfahren gemäß den vorhergehenden Ansprüchen. mit einem Substrat (2), einem hierauf angeordneten Leistungshalbleiterbauelement (24) und einer flächigen Verbindungseinrichtung (3), wobei diese Verbindungspartner schaltungsgerecht stoffschlüssig miteinander elektrisch leitend verbunden sind und wobei ein Überdeckungsbereich (54) der Isolationsfolie (5) das Leistungshalbleiterbauelement (24) in seinem Randbereich (242) allseits von überdeckt.
  13. Leistungselektronische Schalteinrichtung (1) nach Anspruch 12, wobei eine Lastanschlusseinrichtung (26) mit einer Leiterbahn (22) oder einer elektrisch leitenden Folie der Verbindungseinrichtung (3) kraft- oder stoffschlüssig verbunden ist.
  14. Leistungselektronische Schalteinrichtung (1) nach Anspruch 12 oder 13, wobei eine Hilfsanschlusseinrichtung (28) mit einer Leiterbahn (22) oder einer elektrisch leitenden Folie der Verbindungseinrichtung (3) kraft- oder stoffschlüssig verbunden ist.
DE102015116165.6A 2015-09-24 2015-09-24 Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung Withdrawn DE102015116165A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015116165.6A DE102015116165A1 (de) 2015-09-24 2015-09-24 Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
CN201610847618.0A CN106558558A (zh) 2015-09-24 2016-09-23 用于制造功率电子开关装置的方法以及功率电子开关装置
US15/276,623 US20170092574A1 (en) 2015-09-24 2016-09-26 Method for manufacture a power electronic switching device and power electronic switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015116165.6A DE102015116165A1 (de) 2015-09-24 2015-09-24 Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung

Publications (1)

Publication Number Publication Date
DE102015116165A1 true DE102015116165A1 (de) 2017-03-30

Family

ID=58281480

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015116165.6A Withdrawn DE102015116165A1 (de) 2015-09-24 2015-09-24 Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung

Country Status (3)

Country Link
US (1) US20170092574A1 (de)
CN (1) CN106558558A (de)
DE (1) DE102015116165A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019113762A1 (de) * 2019-05-23 2020-11-26 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul
DE102020122784A1 (de) 2020-09-01 2022-03-03 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung mit einem dreidimensional vorgeformten Isolationsformkörper und Verfahren zu deren Herstellung
DE102020127606A1 (de) 2020-10-20 2022-04-21 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung mit einer Wärmeleiteinrichtung und Verfahren zu ihrer Herstellung
DE102022111579A1 (de) 2022-05-10 2023-11-16 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102022125597A1 (de) 2022-10-05 2024-04-11 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Anordnung und Leistungshalbleitermodul hiermit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020121033A1 (de) * 2020-08-10 2022-02-10 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung, Leistungshalbleitermodul damit und Verfahren zur Herstellung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19617055C1 (de) 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
DE102007006706A1 (de) 2007-02-10 2008-08-21 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
DE102008045338A1 (de) 2007-09-14 2009-04-02 Infineon Technologies Ag Halbleiterbauelement
DE102007044620A1 (de) 2007-09-19 2009-04-16 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einer Verbindungseinrichtung und mindestens einem Halbleiterbauelement
DE102007057346B3 (de) 2007-11-28 2009-06-10 Fachhochschule Kiel Laminierte Leistungselektronikbaugruppe
DE102009000888A1 (de) 2009-02-16 2010-08-26 Semikron Elektronik Gmbh & Co. Kg Halbleiteranordnung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004009296B4 (de) * 2004-02-26 2011-01-27 Siemens Ag Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements
US7479691B2 (en) * 2005-03-16 2009-01-20 Infineon Technologies Ag Power semiconductor module having surface-mountable flat external contacts and method for producing the same
US7955901B2 (en) * 2007-10-04 2011-06-07 Infineon Technologies Ag Method for producing a power semiconductor module comprising surface-mountable flat external contacts
TWI380047B (en) * 2008-11-25 2012-12-21 Univ Nat Taiwan Energy efficient indoor localization method and system by footstep-based mobility estimation
DE102013104949B3 (de) * 2013-05-14 2014-04-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung und Anordnung hiermit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19617055C1 (de) 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
DE102007006706A1 (de) 2007-02-10 2008-08-21 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
DE102008045338A1 (de) 2007-09-14 2009-04-02 Infineon Technologies Ag Halbleiterbauelement
DE102007044620A1 (de) 2007-09-19 2009-04-16 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einer Verbindungseinrichtung und mindestens einem Halbleiterbauelement
DE102007057346B3 (de) 2007-11-28 2009-06-10 Fachhochschule Kiel Laminierte Leistungselektronikbaugruppe
DE102009000888A1 (de) 2009-02-16 2010-08-26 Semikron Elektronik Gmbh & Co. Kg Halbleiteranordnung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
EN 60664
IEC 60664

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019113762A1 (de) * 2019-05-23 2020-11-26 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul
DE102019113762B4 (de) 2019-05-23 2022-04-14 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102020122784A1 (de) 2020-09-01 2022-03-03 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung mit einem dreidimensional vorgeformten Isolationsformkörper und Verfahren zu deren Herstellung
DE102020122784B4 (de) 2020-09-01 2022-04-28 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung mit einem dreidimensional vorgeformten Isolationsformkörper und Verfahren zu deren Herstellung
US11581245B2 (en) 2020-09-01 2023-02-14 Semikron Elektronik Gmbh & Co. Kg Power electronic switching device with a three-dimensionally preformed insulation molding and a method for its manufacture
DE102020127606A1 (de) 2020-10-20 2022-04-21 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung mit einer Wärmeleiteinrichtung und Verfahren zu ihrer Herstellung
DE102020127606B4 (de) 2020-10-20 2023-11-02 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung mit einer Wärmeleiteinrichtung und Verfahren zu ihrer Herstellung
DE102022111579A1 (de) 2022-05-10 2023-11-16 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102022125597A1 (de) 2022-10-05 2024-04-11 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Anordnung und Leistungshalbleitermodul hiermit

Also Published As

Publication number Publication date
US20170092574A1 (en) 2017-03-30
CN106558558A (zh) 2017-04-05

Similar Documents

Publication Publication Date Title
DE102013104949B3 (de) Leistungselektronische Schalteinrichtung und Anordnung hiermit
DE102015116165A1 (de) Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102008017454B4 (de) Leistungshalbleitermodul mit hermetisch dichter Schaltungsanordnung und Herstellungsverfahren hierzu
DE102013110815B3 (de) Leistungshalbleitereinrichtung und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
DE102011078811B3 (de) Leistungselektronisches System mit einer Kühleinrichtung
DE102015210587B4 (de) Halbleitermodul, halbleitermodulanordnung und verfahren zum betrieb eines halbleitermoduls
DE102014115565B3 (de) Verfahren zur Herstellung einer Schalteinrichtung mit einer feuchtigkeitsdichten und elektrisch isolierenden Abdeckung und zur Herstellung einer Anordnung hiermit
EP3273473B1 (de) Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung
DE102015114188B4 (de) Leistungselektronisches Submodul mit einem zweiteiligen Gehäuse
DE102015224422A1 (de) Elektronische Schaltungseinheit
EP3273474A1 (de) Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung
EP2423959A2 (de) Leistungsbaugruppe mit einer flexiblen Verbindungseinrichtung
WO2015062901A1 (de) Kondensatoranordnung und verfahren zum betreiben einer kondensatoranordnung
EP3273470A1 (de) Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung
DE102013108185B4 (de) Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102011078806B4 (de) Herstellungsverfahren für ein leistungselektronisches System mit einer Kühleinrichtung
DE102016104284B4 (de) Gekapselte Leistungshalbleitereinrichtung mit einem Metallformkörper als erstem Anschlussleiter
DE102013102828B4 (de) Leistungsbaugruppe mit einer als Folienverbund ausgebildeten Verbindungseinrichtung
EP2704194A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102019115573B4 (de) Leistungselektronische Schalteinrichtung und Verfahren zur Herstellung
DE102016100617A1 (de) Leistungshalbleitermodul mit einem Gehäuse und einem Kondensator
DE102022111579A1 (de) Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102020122784B4 (de) Leistungselektronische Schalteinrichtung mit einem dreidimensional vorgeformten Isolationsformkörper und Verfahren zu deren Herstellung
DE102012219568B3 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul
DE102017117667A1 (de) Leistungshalbleitermodul mit einer auf eine Schalteinrichtung einwirkender Druckeinrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R120 Application withdrawn or ip right abandoned