DE102019113762A1 - Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul - Google Patents
Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul Download PDFInfo
- Publication number
- DE102019113762A1 DE102019113762A1 DE102019113762.4A DE102019113762A DE102019113762A1 DE 102019113762 A1 DE102019113762 A1 DE 102019113762A1 DE 102019113762 A DE102019113762 A DE 102019113762A DE 102019113762 A1 DE102019113762 A1 DE 102019113762A1
- Authority
- DE
- Germany
- Prior art keywords
- film
- foil
- connection area
- embossed
- film composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000002131 composite material Substances 0.000 claims abstract description 90
- 239000011888 foil Substances 0.000 claims abstract description 67
- 239000004020 conductor Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000000853 adhesive Substances 0.000 claims abstract description 31
- 230000001070 adhesive effect Effects 0.000 claims abstract description 31
- 238000004382 potting Methods 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 claims description 8
- 239000013013 elastic material Substances 0.000 claims description 7
- 238000004049 embossing Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 238000003825 pressing Methods 0.000 description 6
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73269—Layer and TAB connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/749—Tools for reworking, e.g. for shaping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Die Erfindung betrifft ein durch ein Leistungshalbleitermodul und ein Verfahren zur Herstellung eines Leistungshalbleitermoduls mit folgenden Verfahrensschritten:a) Bereitstellen einer Leistungshalbleiteranordnung mit einem Substrat und mit einem Leistungshalbleiterbauelement,b) Bereitstellen eines geprägten Folienverbunds, wobei der geprägte Folienverbund derart geprägt ausgebildet ist, dass in Normalenrichtung eines ersten Folienanschlussbereichs des Folienverbunds der erste Folienanschlussbereichs auf einem ersten Höhenniveau angeordnet ist und der zweite Folienanschlussbereich auf einem gegenüber dem ersten Höhenniveau höheren zweiten Höhenniveau angeordnet ist,c) Anordnen eines elektrisch leitfähigen Klebstoffs auf dem ersten und zweiten Folienanschlussbereich des geprägten Folienverbunds, und/oder auf der ersten Leiterbahn und dem zweiten Stromanschluss,d) Anordnen des geprägten Folienverbunds derart auf dem Substrat, dass ein erster Teil des Klebstoffs einen mechanischen Kontakt mit dem ersten Folienanschlussbereich und der ersten Leiterbahn aufweist und ein zweiter Teil des Klebstoffs einen mechanischen Kontakt mit dem zweiten Folienanschlussbereich und dem zweiten Stromanschluss aufweist,e) Verfestigen des Klebstoffs.
Description
- Die Erfindung betrifft ein Verfahren zur Herstellung eines Leistungshalbleitermoduls und ein Leistungshalbleitermodul.
- Aus der
DE 10 2013 104 949 B3 ist ein Leistungshalbleitermodul mit einem Substrat, einem Leistungshalbleiterbauelement und mit einem Folienverbund bekannt, wobei der Folienverbund mittels einer Drucksinterverbindung mit dem Leistungshalbleiterbauelement und dem Substrat elektrisch leitend verbunden ist. - Die Herstellung einer Drucksinterverbindung ist technologisch aufwändig, da diese eine Druck- und Temperaturbeaufschlagung der miteinander zu verbindenden Elemente erfordert. Weiterhin kann durch die hohe Druckbelastung das Leistungshalbleiterbauelement und, z.B. im Falle eines DCB-Substrats oder AMB-Substrats, die Keramikschicht des Substrats beschädigt werden.
- Es ist Aufgabe der Erfindung ein rationelles Verfahren zur Herstellung eines Leistungshalbleitermoduls und ein rationell herstellbares Leistungshalbleitermodul zu schaffen.
- Diese Aufgabe wird gelöst durch ein Verfahren zur Herstellung eines Leistungshalbleitermoduls mit folgenden Verfahrensschritten:
- a) Bereitstellen einer Leistungshalbleiteranordnung mit einem Substrat, das eine elektrisch nicht leitende Isolationsschicht aufweist, auf deren ersten Hauptseite eine erste und eine zweite Leiterbahn angeordnet ist und mit einem auf der zweiten Leiterbahn des Substrats angeordneten Leistungshalbleiterbauelement, das auf seiner der zweiten Leiterbahn zugewandten ersten Hauptseite einen ersten Stromanschluss und auf seiner der zweiten Leiterbahn abgewandten zweiten Hauptseite einen zweiten Stromanschluss aufweist, wobei der erste Stromanschluss elektrisch leitend mit der zweiten Leiterbahn verbunden ist,
- b) Bereitstellen eines geprägten Folienverbunds, der eine elektrisch nicht leitende erste Folie und eine hierauf angeordnete elektrisch leitende strukturierte zweite Folie aufweist, wobei die zweite Folie derart strukturiert ist, dass diese einen ersten Folienanschlussbereich und einen vom einen ersten Folienanschlussbereich getrennt angeordneten zweiten Folienanschlussbereich aufweist, wobei der geprägte Folienverbund derart geprägt ausgebildet ist, dass in Normalenrichtung des ersten Folienanschlussbereichs der erste Folienanschlussbereichs auf einem ersten Höhenniveau angeordnet ist und der zweite Folienanschlussbereich auf einem gegenüber dem ersten Höhenniveau höheren zweiten Höhenniveau angeordnet ist,
- c) Anordnen eines elektrisch leitfähigen Klebstoffs auf dem ersten und zweiten Folienanschlussbereich des geprägten Folienverbunds, und/oder auf der ersten Leiterbahn und dem zweiten Stromanschluss,
- d) Anordnen des geprägten Folienverbunds derart auf dem Substrat, dass ein erster Teil des Klebstoffs einen mechanischen Kontakt mit dem ersten Folienanschlussbereich und der ersten Leiterbahn aufweist und ein zweiter Teil des Klebstoffs einen mechanischen Kontakt mit dem zweiten Folienanschlussbereich und dem zweiten Stromanschluss aufweist,
- e) Verfestigen des Klebstoffs.
- Weiterhin wird diese Aufgabe gelöst durch, ein Leistungshalbleitermodul mit einem Substrat, das eine elektrisch nicht leitende Isolationsschicht aufweist, auf deren ersten Hauptseite eine erste und eine zweite Leiterbahn angeordnet ist und mit einem auf der zweiten Leiterbahn des Substrats angeordneten Leistungshalbleiterbauelement, das auf seiner der zweiten Leiterbahn zugewandten ersten Hauptseite einen ersten Stromanschluss und auf seiner der zweiten Leiterbahn abgewandten zweiten Hauptseite einen zweiten Stromanschluss aufweist, wobei der erste Stromanschluss elektrisch leitend mit der zweiten Leiterbahn verbunden ist, und mit einem geprägten Folienverbund, der eine elektrisch nicht leitende erste Folie und eine hierauf angeordnete elektrisch leitende strukturierte zweite Folie aufweist, wobei die zweite Folie derart strukturiert ist, dass diese einen ersten Folienanschlussbereich und einen vom einen ersten Folienanschlussbereich getrennt angeordneten zweiten Folienanschlussbereich aufweist, wobei der geprägte Folienverbund derart geprägt ausgebildet ist, dass in Normalenrichtung des ersten Folienanschlussbereichs der erste Folienanschlussbereichs auf einem ersten Höhenniveau angeordnet ist und der zweite Folienanschlussbereich auf einem gegenüber dem ersten Höhenniveau höheren zweiten Höhenniveau angeordnet ist, und mit einem elektrisch leitfähigen verfestigten Klebstoff, wobei ein erster Teil des Klebstoffs den ersten Folienanschlussbereich mit der ersten Leiterbahn elektrisch leitend verbindet und ein zweiter Teil des Klebstoffs den Folienanschlussbereich mit dem zweiten Stromanschluss elektrisch leitend verbindet.
- Vorteilhafte Ausbildungen des Verfahrens ergeben sich analog zu vorteilhaften Ausbildungen des Leistungshalbleitermoduls und umgekehrt.
- Es erweist sich als vorteilhaft, wenn in einem weiteren Verfahrensschritt f) ein Verfüllen mindestens eines zwischen dem Folienverbund und der Leistungshalbleiteranordnung angeordneten Hohlraums mit einer elektrisch nicht leitenden Vergussmasse erfolgt. Hierdurch wird eine sehr zuverlässige elektrische Isolation zwischen bestimmten Abschnitten des Folienverbunds und der Leistungshalbleiteranordnung erzielt.
- Es erweist sich als vorteilhaft, wenn der geprägte Folienverbund eine zu Folienleiterbahnen strukturiere elektrisch leitende dritte Folie aufweist, wobei die erste Folie zwischen der zweiten und dritten Folie angeordnet ist. Hierdurch wird einfache Leitungsführung der durch den Folienverbund fließenden elektrischen Ströme ermöglicht.
- In diesem Zusammenhang erweist es sich als vorteilhaft, wenn der geprägte Folienverbund durch die erste Folie hindurch verlaufende elektrisch leitende Durchkontaktieren aufweist, die den ersten und zweiten Folienanschlussbereich mit der dritten Folie elektrisch leitend verbinden. Hierdurch wird einfache Leitungsführung der durch den Folienverbund fließenden elektrischen Ströme ermöglicht.
- Weiterhin erweist es sich als vorteilhaft, wenn der geprägte Folienverbund derart geprägt ausgebildet ist, dass bei Durchführung des Verfahrensschritts d) der geprägte Folienverbund fluchtet zu einem Umgebungsbereich des Rands des Leistungshalbleiterbauelements, oberhalb dieses Umgebungsbereich, einen bogenförmigen Verlauf aufweist, wobei der Scheitelpunkt des durch den bogenförmigen Verlauf ausgebildeten Bogens auf der dem Substrat zugewandten Seite des Folienverbunds in Normalenrichtung des ersten Folienanschlussbereichs auf einem gegenüber dem zweiten Höhenniveau höheren dritten Höhenniveau angeordnet ist. Hierdurch wird ein mechanischer Kontakt des Folienverbunds mit dem mechanisch empfindlichen Randbereich des Leistungshalbleiterbauelements zuverlässig vermieden. Weiterhin wird hierdurch ein Anordnen einer Vergussmasse, insbesondere eines Weich- oder Hardvergusses, zwischen Folienverbund und einem Randbereich des Leistungshalbleiterbauelements ermöglicht.
- Weiterhin erweist es sich als vorteilhaft, wenn beim Verfahrensschritt b) zum Bereitstellen des geprägten Folienverbunds ein Verfahren zur Herstellung des geprägten Folienverbunds mit folgenden Verfahrensschritten durchgeführt wird:
- b1) Anordnen eines ungeprägten Folienverbunds zwischen einem ersten und zweiten Pressstempel einer Presse,
- b2) Prägen des ungeprägten Folienverbunds mittels Durchführung einer Relativbewegung des ersten und zweiten Pressstempels aufeinander zu, so dass der erste und zweite Pressstempel auf den ungeprägten Folienverbund drücken, wodurch aus dem ungeprägten Folienverbund der geprägte Folienverbund ausgebildet wird, wobei der erste und/oder der zweite Pressstempel eine derartige geometrische Form aufweisen, dass nach dem Prägen in Normalenrichtung des ersten Folienanschlussbereichs der erste Folienanschlussbereichs auf einem ersten Höhenniveau angeordnet ist und der zweite Folienanschlussbereich auf einem gegenüber dem ersten Höhenniveau höheren zweiten Höhenniveau angeordnet ist,
- b3) Entnahme des geprägten Folienverbunds aus der Presse.
- In diesem Zusammenhang erweist es sich als vorteilhaft, wenn beim Verfahrensschritt b2) der erste und/oder der zweite Pressstempel eine derartige geometrische Form aufweisen, dass bei Durchführung des Verfahrensschritts d) der geprägte Folienverbund fluchtet zu einem Umgebungsbereich des Rand des Leistungshalbleiterbauelements, oberhalb dieses Umgebungsbereich, einen bogenförmigen Verlauf aufweist, wobei der Scheitelpunkt des durch den bogenförmigen Verlauf ausgebildeten Bogens auf der dem Substrat zugewandten Seite des Folienverbunds in Normalenrichtung des ersten Folienanschlussbereichs auf einem gegenüber dem zweiten Höhenniveau höheren dritten Höhenniveau angeordnet ist. Hierdurch wird bei dem Leistungshalbleitermodul ein mechanischer Kontakt des Folienverbunds mit dem mechanisch empfindlichen Randbereich des Leistungshalbleiterbauelements zuverlässig vermieden. Weiterhin wird hierdurch ein Anordnen einer Vergussmasse, insbesondere eines Weich- oder Hardvergusses, zwischen Folienverbund und Randbereich des Leistungshalbleiterbauelements ermöglicht.
- Weiterhin erweist es sich als vorteilhaft, wenn der erste Pressstempel eine starre geometrische Form aufweist und der zweite Pressstempel aus einem elastischen Material ausgebildet ist, oder wenn der zweite Pressstempel eine starre geometrische Form aufweist und der erste Pressstempel aus einem elastischen Material ausgebildet ist, oder wenn der erste und zweite Pressstempel eine starre geometrische Form aufweisen, wobei der erste und zweite Pressstempel zueinander eine positive und negative geometrische Form aufweisen. Hierdurch wird rationelles Prägen des ungeprägten Folienverbunds erzielt.
- Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die unten stehenden Figuren erläutert. Dabei zeigt:
-
1 eine Leistungshalbleiteranordnung und einen geprägten Folienverbund, -
2 eine Leistungshalbleiteranordnung und einen geprägten Folienverbund, mit einem darauf angeordneten elektrisch leitfähigen Klebstoff, -
3 ein erfindungsgemäßes Leistungshalbleitermodul und -
4 eine Presse und ein zur Prägung in der Presse, angeordneter ungeprägter Folienverbund. Gleiche Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. - Im Folgenden wird ein Verfahren zur Herstellung eines Leistungshalbleitermoduls
1 (siehe3 ) beschrieben. - In einem Verfahrensschritt a) erfolgt, wie beispielhaft in
1 dargestellt, ein Bereitstellen einer Leistungshalbleiteranordnung2 . Die Leistungshalbleiteranordnung2 weist ein Substrat3 auf, das eine elektrisch nicht leitende Isolationsschicht4 aufweist, auf deren ersten Hauptseite4a eine erste und eine zweite elektrisch leitende Leiterbahn5a und5b und im Rahmen des Ausführungsbeispiels eine elektrisch leitende dritte Leiterbahn5c angeordnet ist. Vorzugsweise weist das Substrat3 eine elektrisch leitende, vorzugsweise unstrukturierte Metallisierungsschicht6 auf, wobei die Isolationsschicht4 zwischen der Metallisierungsschicht6 und den Leiterbahnen5a ,5b und5c angeordnet ist. Die Isolationsschicht4 ist vorzugsweise als Keramikplatte ausgebildet. Das Substrat3 kann z.B. als Direct Copper Bonded Substrat (DCB-Substrat) oder als Aktive Metal Brazing Substrat (AMB-Substrat) ausgebildet sein. Alternativ kann das Substrat2 auch als Insulated Metal Substrat (IMS-Substrat) ausgebildet sein. - Die Leistungshalbleiteranordnung
2 weist weiterhin ein auf der zweiten Leiterbahn5b des Substrats3 angeordnetes Leistungshalbleiterbauelement7 auf, das auf seiner der zweiten Leiterbahn5b zugewandten ersten Hauptseite8a einen ersten Stromanschluss9a und auf seiner der zweiten Leiterbahn5 abgewandten zweiten Hauptseite8b einen zweiten Stromanschluss9b aufweist, wobei der erste Stromanschluss9a mit der zweiten Leiterbahn5b , vorzugsweise über eine Lot- oder Sintermetallschicht21 , elektrisch leitend verbunden ist. Das Leistungshalbleiterbauelement7 liegt vorzugsweise in Form eines Transistors, wie z.B. eines IGBTs (Insulated Gate Bipolar Transistor) oder MOSFETs (Metal Oxide Semiconductor Field Effect Transistor) oder in Form einer Diode vor. Beim Ausführungsbeispiel ist das Leistungshalbleiterbauelement7 als IGBT ausgebildet, wobei der erste Stromanschluss9a , den Kollektoranschluss und der zweite Stromanschluss9b den Emitteranschluss des IGBT ausbildet. Alternativ könnte der der zweite Stromanschluss9b auch den Gateanschluss des IGBT ausbilden. - In einem Verfahrensschritt b) erfolgt, wie zusätzlich beispielhaft in
1 dargestellt, ein Bereitstellen eines geprägten Folienverbunds10 , der eine elektrisch nicht leitende erste Folie11 und eine auf der ersten Folie11 angeordnete elektrisch leitende strukturierte zweite Folie12 aufweist, wobei die zweite Folie12 derart strukturiert ist, dass diese einen ersten Folienanschlussbereich12a , einen vom einen ersten Folienanschlussbereich12a getrennt angeordneten zweiten Folienanschlussbereich12b und vorzugsweise einen vom ersten und zweiten Folienanschlussbereich12a und12b getrennt angeordneten dritten Folienanschlussbereich12c aufweist. Die Folienanschlussbereiche12a ,12b und12c können auch in Form von Abschnitten von Folienleiterbahnen vorliegen, welche durch die Strukturierung der zweite Folie12 ausgebildet sein können. Der geprägte Folienverbund10 weist vorzugsweise eine zu Folienleiterbahnen13a und13b strukturiere elektrisch leitende dritte Folie13 auf, wobei die erste Folie11 zwischen der zweiten und dritten Folie12 und13 angeordnet ist. Die erste Folie11 ist mit der zweiten und dritten Folie12 und13 stoffschlüssig verbunden. Die zweite und dritte Folie12 und13 sind vorzugsweise als Metallfolien ausgebildet. Die erste Folie ist vorzugsweise als Kunststofffolie ausgebildet. Der Folienverbund10 kann selbstverständlich noch eine oder mehrere weitere strukturierte oder unstrukturierte elektrisch leitende Folien (z.B. Metallfolien) aufweisen, zwischen denen jeweilig eine elektrisch nicht leitende Folie (z.B. Kunststofffolie) angeordnet ist. Die jeweilige Metallfolie kann eine einzelne oder mehrere übereinanderliegende Metallschichten aufweisen. Der geprägte Folienverbund10 weist vorzugsweise durch die erste Folie11 hindurch verlaufende elektrisch leitende Durchkontaktieren14 auf, die den ersten, zweiten und dritten Folienanschlussbereich12a ,12b und12c jeweilig mit der dritten Folie13 elektrisch leitend verbinden. - Der geprägte Folienverbund
10 ist bei der Erfindung derart geprägt ausgebildet, dass in Normalenrichtung N des ersten Folienanschlussbereichs12a der erste Folienanschlussbereichs12a auf einem ersten HöhenniveauH1 angeordnet ist und der zweite Folienanschlussbereich12b auf einem gegenüber dem ersten HöhenniveauH1 höheren zweiten HöhenniveauH2 angeordnet ist. Es sei angemerkt, dass im Sinne der Erfindung die Normalenrichtung N des ersten Folienanschlussbereichs12a die in Richtung auf die erste Folie11 verlaufende Normalenrichtung N der der ersten Folie11 abgewandten Oberfläche des ersten Folienanschlussbereichs12a ist. - In einem nachfolgenden Verfahrensschritt c) erfolgt, wie beispielhaft in
2 dargestellt, ein Anordnen eines elektrisch leitfähigen Klebstoffs15 auf dem ersten, zweiten und dritten Folienanschlussbereich12a ,12b und12c des geprägten Folienverbunds10 , und/oder auf der ersten Leiterbahn5a , auf dem zweiten Stromanschluss9b und auf der dritten Leiterbahn5c . Elektrisch leitfähige Klebstoffe sind allgemeiner Stand der Technik. Die Leitfähigkeit der Klebstoffe wird vorzugsweise durch mindestens ein elektrisch leitendes Füllmaterial (z.B. Silberpartikel) erreicht, die einer Klebematrix beigemengt sind. Der elektrisch leitfähige Klebstoff kann z.B. in Form eines Sinterklebers vorliegen. - In einem nachfolgenden Verfahrensschritt d) erfolgt, wie beispielhaft in
3 dargestellt, ein Anordnen des geprägten Folienverbunds10 derart auf dem Substrat2 , dass ein erster Teil15a des Klebstoffs15 einen mechanischen Kontakt mit dem ersten Folienanschlussbereich12a und der ersten Leiterbahn5a aufweist, ein zweiter Teil15b des Klebstoffs15 einen mechanischen Kontakt mit dem zweiten Folienanschlussbereich12b und dem zweiten Stromanschluss9b aufweist und ein dritter Teil15c des Klebstoffs15 einen mechanischen Kontakt mit dem dritten Folienanschlussbereich12c und der dritten Leiterbahn5c aufweist. Der geprägte Folienverbund10 ist vorzugsweise derart geprägt ausgebildet ist, dass bei Durchführung des Verfahrensschritts d) der geprägte Folienverbund10 fluchtet zu einem Umgebungsbereich U des Rands7' des Leistungshalbleiterbauelements7 , oberhalb dieses Umgebungsbereich U, einen bogenförmigen Verlauf aufweist, wobei der Scheitelpunkt SP des durch den bogenförmigen Verlauf ausgebildeten Bogens B auf der dem Substrat3 zugewandten Seite10a des Folienverbunds10 in Normalenrichtung N des ersten Folienanschlussbereichs12a auf einem gegenüber dem zweiten HöhenniveauH2 höheren dritten HöhenniveauH3 angeordnet ist. Der Umgebungsbereich U des Rands7' des Leistungshalbleiterbauelements7 verläuft etwas über den Rand7' des Leistungshalbleiterbauelements7 hinaus. - In einem nachfolgenden Verfahrensschritt e) erfolgt, wie beispielhaft in
3 dargestellt, ein Verfestigen des Klebstoffs15 , z.B. mittels Temperaturbeaufschlagung oder UV-Strahlungsbeaufschlagung des Klebstoffs15 . - Bei der Erfindung wird durch das Ausbilden des Folienverbunds als ein geprägter Folienverbund
10 in Verbindung mit dem Ausbilden von elektrisch leitfähigen Klebeverbindungen zur elektrischen Kontaktierung des Folienverbunds10 mit der Leistungshalbleiteranordnung2 eine rationelle Herstellung des Leistungshalbleitermoduls1 ermöglicht. - In einem vorzugsweise durchzuführenden nachfolgenden Verfahrensschritt f) erfolgt ein Verfüllen mindestens eines zwischen dem Folienverbund
10 und der Leistungshalbleiteranordnung2 angeordneten Hohlraums22 mit einer elektrisch nicht leitenden Vergussmasse, insbesondere mit einem Weich- oder Hardverguss. Die Vergussmasse kann z.B. als Silikonvergussmasse oder Epoxidharzvergussmasse ausgebildet sein. - Im einfachsten Fall kann beim Verfahrensschritt b) das Bereitstellen des geprägten Folienverbunds
10 dadurch erfolgen, dass der geprägte Folienverbunds10 als vorgefertigtes Bauteil vorliegt. - Alternativ kann beim Verfahrensschritt b) zum Bereitstellen des geprägten Folienverbunds
10 , wie beispielhaft in4 dargestellt, ein Verfahren zur Herstellung des geprägten Folienverbunds10 mit folgenden Verfahrensschritten durchgeführt werden. - In einem ersten Verfahrensschritt b1) erfolgt ein Anordnen eines ungeprägten Folienverbunds
10' zwischen einem ersten und zweiten Pressstempel16 und17 einer Presse20 . Der ungeprägte Folienverbunds10' stimmt mit dem geprägten Folienverbund10 bis auf das Merkmal, dass er noch nicht geprägt ist, überein. - In einem nachfolgenden Verfahrensschritt b2) erfolgt ein Prägen des ungeprägten Folienverbunds
10' mittels Durchführung einer Relativbewegung des ersten und zweiten Pressstempels16 und17 aufeinander zu, so dass der erste und zweite Pressstempel16 und17 auf den ungeprägten Folienverbund10' drücken, wodurch aus dem ungeprägten Folienverbund10' der geprägte Folienverbund10 ausgebildet wird. Der erste und/oder der zweite Pressstempel16 ,17 weisen eine derartige geometrische Form auf, dass nach dem Prägen in Normalenrichtung N des ersten Folienanschlussbereichs12a der erste Folienanschlussbereichs12a auf einem ersten HöhenniveauH1 angeordnet ist und der zweite Folienanschlussbereich12b auf einem gegenüber dem ersten HöhenniveauH1 höheren zweiten HöhenniveauH2 angeordnet ist. Die Presse20 weist beim Ausführungsbeispiel ein erstes Presselement18 auf, auf dem der erste Pressstempels16 angeordnet ist und ein zweites Presselement19 auf, auf dem der zweite Pressstempel17 angeordnet ist. Zur Durchführung der Relativbewegung des ersten und zweiten Pressstempels16 und17 aufeinander zu, wird beim Ausführungsbeispiel das erste Presselement18 in Richtung auf das zweite Presselement19 zu bewegt, was in1 mit einem Pfeil dargestellt ist. Alternativ kann auch der zweite Presselement19 in Richtung auf das erste Presselement18 zu bewegt werden. - Vorzugsweise weisen beim Verfahrensschritt b2) der erste und/oder der zweite Pressstempel
16 ,17 eine derartige geometrische Form auf, dass bei Durchführung des Verfahrensschritts d) der geprägte Folienverbund10 fluchtet zu einem Umgebungsbereich U des Rands7' des Leistungshalbleiterbauelements7 , oberhalb dieses Umgebungsbereich U, einen bogenförmigen Verlauf aufweist, wobei der Scheitelpunkt SP des durch den bogenförmigen Verlauf ausgebildeten Bogens B auf der dem Substrat3 zugewandten Seite10a des Folienverbunds10 in Normalenrichtung N des ersten Folienanschlussbereichs12a auf einem gegenüber dem zweiten HöhenniveauH2 höheren dritten HöhenniveauH3 angeordnet ist. - Der erste Pressstempel
16 kann eine starre geometrische Form aufweisen und der zweite Pressstempel17 aus einem elastischen Material ausgebildet sein. Alternativ kann der zweite Pressstempel17 eine starre geometrische Form aufweisen und der erste Pressstempel16 aus einem elastischen Material ausgebildet sein. Das elastische Material kann z.B. aus Silikon ausgebildet sein. Alternativ können der erste und zweite Pressstempel16 und17 eine starre geometrische Form aufweisen, wobei der erste und zweite Pressstempel16 und17 zueinander eine positive und negative geometrische Form aufweisen, was in4 gestrichelt gezeichnet dargestellt ist. - In einem nachfolgenden Verfahrensschritt b3) erfolgt eine Entnahme des geprägten Folienverbunds
10 aus der Presse20 . - Es sei an dieser Stelle angemerkt, dass selbstverständlich Merkmale von verschiedenen Ausführungsbeispielen der Erfindung, sofern sich die Merkmale nicht gegenseitig ausschließen, beliebig miteinander kombiniert werden können.
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- DE 102013104949 B3 [0002]
Claims (9)
- Verfahren zur Herstellung eines Leistungshalbleitermoduls (1) mit folgenden Verfahrensschritten: a) Bereitstellen einer Leistungshalbleiteranordnung (2) mit einem Substrat (3), das eine elektrisch nicht leitende Isolationsschicht (4) aufweist, auf deren ersten Hauptseite (4a) eine erste und eine zweite Leiterbahn (5a,5b) angeordnet ist und mit einem auf der zweiten Leiterbahn (5b) des Substrats (3) angeordneten Leistungshalbleiterbauelement (7), das auf seiner der zweiten Leiterbahn (5b) zugewandten ersten Hauptseite (8a) einen ersten Stromanschluss (9a) und auf seiner der zweiten Leiterbahn (5b) abgewandten zweiten Hauptseite (8b) einen zweiten Stromanschluss (9b) aufweist, wobei der erste Stromanschluss (9a) elektrisch leitend mit der zweiten Leiterbahn (5b) verbunden ist, b) Bereitstellen eines geprägten Folienverbunds (10), der eine elektrisch nicht leitende erste Folie (11) und eine hierauf angeordnete elektrisch leitende strukturierte zweite Folie (12) aufweist, wobei die zweite Folie (12) derart strukturiert ist, dass diese einen ersten Folienanschlussbereich (12a) und einen vom einen ersten Folienanschlussbereich (12a) getrennt angeordneten zweiten Folienanschlussbereich (12b) aufweist, wobei der geprägte Folienverbund (10) derart geprägt ausgebildet ist, dass in Normalenrichtung (N) des ersten Folienanschlussbereichs (12a) der erste Folienanschlussbereichs (12a) auf einem ersten Höhenniveau (H1) angeordnet ist und der zweite Folienanschlussbereich (12b) auf einem gegenüber dem ersten Höhenniveau (H1) höheren zweiten Höhenniveau (H2) angeordnet ist, c) Anordnen eines elektrisch leitfähigen Klebstoffs (15) auf dem ersten und zweiten Folienanschlussbereich (12a, 12b) des geprägten Folienverbunds (10), und/oder auf der ersten Leiterbahn (5a) und dem zweiten Stromanschluss (9b), d) Anordnen des geprägten Folienverbunds (10) derart auf dem Substrat (2), dass ein erster Teil (15a) des Klebstoffs (15) einen mechanischen Kontakt mit dem ersten Folienanschlussbereich (12a) und der ersten Leiterbahn (5a) aufweist und ein zweiter Teil (15b) des Klebstoffs (15) einen mechanischen Kontakt mit dem zweiten Folienanschlussbereich (12b) und dem zweiten Stromanschluss (9b) aufweist, e) Verfestigen des Klebstoffs (15).
- Verfahren nach
Anspruch 1 , mit folgendem weiteren Verfahrensschritt: f) Verfüllen mindestens eines zwischen dem Folienverbund (10) und der Leistungshalbleiteranordnung (2) angeordneten Hohlraums (22) mit einer elektrisch nicht leitenden Vergussmasse. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der geprägte Folienverbund (10) eine zu Folienleiterbahnen (13a,13b) strukturiere elektrisch leitende dritte Folie (13) aufweist, wobei die erste Folie (11) zwischen der zweiten und dritten Folie (12,13) angeordnet ist.
- Verfahren nach
Anspruch 3 , dadurch gekennzeichnet, dass der geprägte Folienverbund (10) durch die erste Folie 11 hindurch verlaufende elektrisch leitende Durchkontaktieren (14) aufweist, die den ersten und zweiten Folienanschlussbereich (12a,12b) mit der dritten Folie (13) elektrisch leitend verbinden. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der geprägte Folienverbund (10) derart geprägt ausgebildet ist, dass bei Durchführung des Verfahrensschritts d) der geprägte Folienverbund (10) fluchtet zu einem Umgebungsbereich (U) des Rands (7') des Leistungshalbleiterbauelements (7), oberhalb dieses Umgebungsbereich (U), einen bogenförmigen Verlauf aufweist, wobei der Scheitelpunkt (SP) des durch den bogenförmigen Verlauf ausgebildeten Bogens (B) auf der dem Substrat (3) zugewandten Seite (10a) des Folienverbunds (10) in Normalenrichtung (N) des ersten Folienanschlussbereichs (12a) auf einem gegenüber dem zweiten Höhenniveau (H2) höheren dritten Höhenniveau (H3) angeordnet ist.
- Verfahren nach einem der
Ansprüche 1 bis5 , dadurch gekennzeichnet, dass beim Verfahrensschritt b) zum Bereitstellen des geprägten Folienverbunds (10) ein Verfahren zur Herstellung des geprägten Folienverbunds (10) mit folgenden Verfahrensschritten durchgeführt wird: b1) Anordnen eines ungeprägten Folienverbunds (10') zwischen einem ersten und zweiten Pressstempel (16,17) einer Presse (20), b2) Prägen des ungeprägten Folienverbunds (10') mittels Durchführung einer Relativbewegung des ersten und zweiten Pressstempels (16,17) aufeinander zu, so dass der erste und zweite Pressstempel (16,17) auf den ungeprägten Folienverbund (10') drücken, wodurch aus dem ungeprägten Folienverbund (10') der geprägte Folienverbund (10) ausgebildet wird, wobei der erste und/oder der zweite Pressstempel (16,17) eine derartige geometrische Form aufweisen, dass nach dem Prägen in Normalenrichtung (N) des ersten Folienanschlussbereichs (12a) der erste Folienanschlussbereichs (12a) auf einem ersten Höhenniveau (H1) angeordnet ist und der zweite Folienanschlussbereich (12b) auf einem gegenüber dem ersten Höhenniveau (H1) höheren zweiten Höhenniveau (H2) angeordnet ist, b3) Entnahme des geprägten Folienverbunds (10) aus der Presse (20). - Verfahren nach
Anspruch 6 soweit dieser aufAnspruch 5 zurückbezogen ist, dadurch gekennzeichnet, dass beim Verfahrensschritt b2) der erste und/oder der zweite Pressstempel (16,17) eine derartige geometrische Form aufweisen, dass bei Durchführung des Verfahrensschritts d) der geprägte Folienverbund (10) fluchtet zu einem Umgebungsbereich (U) des Rands (7') des Leistungshalbleiterbauelements (7), oberhalb dieses Umgebungsbereich (U), einen bogenförmigen Verlauf aufweist, wobei der Scheitelpunkt (SP) des durch den bogenförmigen Verlauf ausgebildeten Bogens (B) auf der dem Substrat (3) zugewandten Seite (10a) des Folienverbunds (10) in Normalenrichtung (N) des ersten Folienanschlussbereichs (12a) auf einem gegenüber dem zweiten Höhenniveau (H2) höheren dritten Höhenniveau (H3) angeordnet ist. - Verfahren nach
Anspruch 6 oder7 , dadurch gekennzeichnet, dass der erste Pressstempel (16) eine starre geometrische Form aufweist und der zweite Pressstempel (17) aus einem elastischen Material ausgebildet ist, oder dass der zweite Pressstempel (17) eine starre geometrische Form aufweist und der erste Pressstempel (16) aus einem elastischen Material ausgebildet ist, oder dass der erste und zweite Pressstempel (16,17) eine starre geometrische Form aufweisen, wobei der erste und zweite Pressstempel (16,17) zueinander eine positive und negative geometrische Form aufweisen. - Leistungshalbleitermodul mit einem Substrat (2), das eine elektrisch nicht leitende Isolationsschicht (4) aufweist, auf deren ersten Hauptseite (4a) eine erste und eine zweite Leiterbahn (5a,5b) angeordnet ist und mit einem auf der zweiten Leiterbahn (5b) des Substrats (2) angeordneten Leistungshalbleiterbauelement (7), das auf seiner der zweiten Leiterbahn (5b) zugewandten ersten Hauptseite (8a) einen ersten Stromanschluss (9a) und auf seiner der zweiten Leiterbahn (5b) abgewandten zweiten Hauptseite (8b) einen zweiten Stromanschluss (9b) aufweist, wobei der erste Stromanschluss (9a) elektrisch leitend mit der zweiten Leiterbahn (9b) verbunden ist, und mit einem geprägten Folienverbund (10), der eine elektrisch nicht leitende erste Folie (11) und eine hierauf angeordnete elektrisch leitende strukturierte zweite Folie (12) aufweist, wobei die zweite Folie (12) derart strukturiert ist, dass diese einen ersten Folienanschlussbereich (12a) und einen vom einen ersten Folienanschlussbereich (12a) getrennt angeordneten zweiten Folienanschlussbereich (12b) aufweist, wobei der geprägte Folienverbund (10) derart geprägt ausgebildet ist, dass in Normalenrichtung (N) des ersten Folienanschlussbereichs (12a) der erste Folienanschlussbereichs (12a) auf einem ersten Höhenniveau (H1) angeordnet ist und der zweite Folienanschlussbereich (12b) auf einem gegenüber dem ersten Höhenniveau (H1) höheren zweiten Höhenniveau (H2) angeordnet ist, und mit einem elektrisch leitfähigen verfestigten Klebstoff (15), wobei ein erster Teil (15a) des Klebstoffs (15) den ersten Folienanschlussbereich (12a) mit der ersten Leiterbahn (5a) elektrisch leitend verbindet und ein zweiter Teil (15b) des Klebstoffs (15) den Folienanschlussbereich (12b) mit dem zweiten Stromanschluss (9b) elektrisch leitend verbindet.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102019113762.4A DE102019113762B4 (de) | 2019-05-23 | 2019-05-23 | Verfahren zur Herstellung eines Leistungshalbleitermoduls |
CN202010423273.2A CN111987005A (zh) | 2019-05-23 | 2020-05-19 | 用于生产功率半导体模块的方法和功率半导体模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102019113762.4A DE102019113762B4 (de) | 2019-05-23 | 2019-05-23 | Verfahren zur Herstellung eines Leistungshalbleitermoduls |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102019113762A1 true DE102019113762A1 (de) | 2020-11-26 |
DE102019113762B4 DE102019113762B4 (de) | 2022-04-14 |
Family
ID=73052347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102019113762.4A Active DE102019113762B4 (de) | 2019-05-23 | 2019-05-23 | Verfahren zur Herstellung eines Leistungshalbleitermoduls |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN111987005A (de) |
DE (1) | DE102019113762B4 (de) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10056854A1 (de) * | 2000-11-16 | 2002-05-23 | Rafi Gmbh & Co Kg Elektrotechn | Berührungschalter sowie Verfahren zu dessen Herstellung |
DE102004041868B3 (de) * | 2004-08-27 | 2006-03-02 | Leonhard Kurz Gmbh & Co. Kg | Transferfolie, deren Verwendung sowie Verfahren zur Herstellung von dekorierten Kunststoffartikeln |
DE102007006706A1 (de) * | 2007-02-10 | 2008-08-21 | Semikron Elektronik Gmbh & Co. Kg | Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu |
DE102013104949B3 (de) * | 2013-05-14 | 2014-04-24 | Semikron Elektronik Gmbh & Co. Kg | Leistungselektronische Schalteinrichtung und Anordnung hiermit |
DE102015116165A1 (de) * | 2015-09-24 | 2017-03-30 | Semikron Elektronik Gmbh & Co. Kg | Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung |
DE102017122557A1 (de) * | 2017-09-28 | 2019-03-28 | Semikron Elektronik Gmbh & Co. Kg | Leitungselektronische Anordnung mit einem Folienverbund und mit einem Verbindungspartner |
-
2019
- 2019-05-23 DE DE102019113762.4A patent/DE102019113762B4/de active Active
-
2020
- 2020-05-19 CN CN202010423273.2A patent/CN111987005A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10056854A1 (de) * | 2000-11-16 | 2002-05-23 | Rafi Gmbh & Co Kg Elektrotechn | Berührungschalter sowie Verfahren zu dessen Herstellung |
DE102004041868B3 (de) * | 2004-08-27 | 2006-03-02 | Leonhard Kurz Gmbh & Co. Kg | Transferfolie, deren Verwendung sowie Verfahren zur Herstellung von dekorierten Kunststoffartikeln |
DE102007006706A1 (de) * | 2007-02-10 | 2008-08-21 | Semikron Elektronik Gmbh & Co. Kg | Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu |
DE102013104949B3 (de) * | 2013-05-14 | 2014-04-24 | Semikron Elektronik Gmbh & Co. Kg | Leistungselektronische Schalteinrichtung und Anordnung hiermit |
DE102015116165A1 (de) * | 2015-09-24 | 2017-03-30 | Semikron Elektronik Gmbh & Co. Kg | Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung |
DE102017122557A1 (de) * | 2017-09-28 | 2019-03-28 | Semikron Elektronik Gmbh & Co. Kg | Leitungselektronische Anordnung mit einem Folienverbund und mit einem Verbindungspartner |
Also Published As
Publication number | Publication date |
---|---|
CN111987005A (zh) | 2020-11-24 |
DE102019113762B4 (de) | 2022-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009037257B4 (de) | Leistungshalbleitermodul mit Schaltungsträger und Lastanschlusselement sowie Herstellungsverfahren hierzu | |
DE102018207955B4 (de) | Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu dessen Herstellung | |
DE2411259A1 (de) | Integrierter schaltkreis und verfahren zu seiner herstellung | |
DE102007006706A1 (de) | Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu | |
DE102013100339B4 (de) | Verfahren zur Herstellung eines elektronischen Bauelements und flexible Schichtstruktur | |
EP3273473A1 (de) | Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung | |
DE102010061573B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102008058003B4 (de) | Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul | |
EP2271196B1 (de) | Verfahren zur Herstellung einer Stromeinrichteranordnung mit Kühleinrichtung und Stromrichteranordnung | |
DE102007041921A1 (de) | Verfahren zur Herstellung und Kontaktierung von elektronischen Bauelementen mittels einer Substratplatte, insbesondere DCB-Keramik-Substratplatte | |
DE8122540U1 (de) | "informationskarte mit integriertem baustein" | |
EP2289100A2 (de) | Verfahren zur herstellung einer elektronischen baugruppe | |
WO2024061689A1 (de) | Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement | |
DE102015220639A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE102013110812B3 (de) | Verfahren zur Herstellung eines weitergebildeten Metallformkörpers und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung mit einer Lotverbindung diesen weitergebildeten Metallformkörper verwendend. | |
DE10019443A1 (de) | Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger | |
DE102013108185A1 (de) | Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung | |
DE102019113762A1 (de) | Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul | |
DE102011004543B4 (de) | Widerstand, Leiterplatte und elektrisches oder elektronisches Gerät | |
DE102007033288A1 (de) | Elektronisches Bauelement und Vorrichtung mit hoher Isolationsfestigkeit sowie Verfahren zu deren Herstellung | |
DE102017122557A1 (de) | Leitungselektronische Anordnung mit einem Folienverbund und mit einem Verbindungspartner | |
WO2013045222A1 (de) | Kontaktfederanordnung und verfahren zur herstellung derselben | |
DE102018119310B3 (de) | Sinterpresse und Drucksinterverfahren zur Herstellung einer Sinterverbindung mittels der Sinterpresse | |
DE102012108610B4 (de) | Chipmodul und Verfahren zum Herstellen eines Chipmoduls | |
DE102008026347A1 (de) | Leistungselektronische Anordnung mit einem Substrat und einem Grundkörper |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |