DE102013108185A1 - Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung - Google Patents

Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung Download PDF

Info

Publication number
DE102013108185A1
DE102013108185A1 DE102013108185.1A DE102013108185A DE102013108185A1 DE 102013108185 A1 DE102013108185 A1 DE 102013108185A1 DE 102013108185 A DE102013108185 A DE 102013108185A DE 102013108185 A1 DE102013108185 A1 DE 102013108185A1
Authority
DE
Germany
Prior art keywords
substrate
connection
power semiconductor
switching device
electronic switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013108185.1A
Other languages
English (en)
Other versions
DE102013108185B4 (de
Inventor
Ulrich Sagebaum
Michael Schatz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG, Semikron Elektronik GmbH and Co KG filed Critical Semikron GmbH and Co KG
Priority to DE102013108185.1A priority Critical patent/DE102013108185B4/de
Publication of DE102013108185A1 publication Critical patent/DE102013108185A1/de
Application granted granted Critical
Publication of DE102013108185B4 publication Critical patent/DE102013108185B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/3213—Disposition the layer connector connecting within a semiconductor or solid-state body, i.e. connecting two bonding areas on the same semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H01L2224/862—Applying energy for connecting
    • H01L2224/86201—Compression bonding
    • H01L2224/86203—Thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H01L2224/868—Bonding techniques
    • H01L2224/8684—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer leistungselektronische Schalteinrichtung vorgestellt. Hierbei wird ein Leistungshalbleiterbauelement auf einem ersten Bereich einer Leiterbahn eines Substrats oder auf einem ersten Abschnitt einer Verbindungseinrichtung angeordnet. Anschließend wird ein Isolierstoff, der dazu eingerichtet ist im Rahmen eines Umformungsprozesses eine adhäsive Kontaktfläche auszubilden, auf einem zweite Bereich des Substrats, der dafür vorgesehen ist unmittelbar an einer Seitenfläche eines zugeordneten Leistungshalbleiterbauelements anzuschließen oder auf einem zweiten Abschnitt der Verbindungseinrichtung, der dafür vorgesehen ist an der Seitenfläche eines zugeordneten Leistungshalbleiterbauelements zu liegen zu kommen, angeordnet. Danach wird die Verbindungseinrichtung bündig zum Substrat angeordnet; danach wird die leistungselektronischen Schalteinrichtung mit einer Temperatur von 110°C bis 400°C und einem Druck von 5 MPa bis 50 MPa beaufschlagt, wobei gleichzeitig mindestens zwei Verbindungspartner miteinander stoffschlüssig verbunden werden und ein Umformprozess stattfindet, wodurch der Isolierstoff adhäsiv, stoffschlüssig, mit einem dritten Abschnitt der Verbindungseinrichtung und einem dritten Bereich des Substrats verbunden wird.

Description

  • Die Erfindung beschreibt ein Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und eine gemäß diesem Verfahren hergestellte leistungselektronische Schalteinrichtung. Eine derartige leistungselektronische Schalteinrichtung kann die Basiszelle eines Leistungshalbleitermoduls oder eines leistungselektronischen Systems ausbilden, indem sie alleine oder in Kombination mit weiteren vorzugsweise identischen Basiszellen den leistungselektronischen Grundbaustein des Leistungshalbleitermoduls oder des leistungselektronischen Systems bildet.
  • Der Stand der Technik wird beispielhaft gebildet durch die DE 10 2007 006 706 A1 . Diese offenbart ein Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung mit den Verfahrensschritten:
    • – Ausbildung einer Mehrzahl von Sintermetallflächen auf Leiterbahnen des Substrats.
    • – Anordnung mindestens eines Halbleiterbauelements auf einer zugeordneten Sintermetallfläche.
    • – Anordnung des Isolierstoffes, im Seitenfläche des Halbleiterbauelements. Hierbei sind speziell Spritz- oder Gießverfahren vorteilhaft an die sich eine Vernetzung beispielhaft durch UV-Belichtung anschließt.
    • – Anordnung der Verbindungseinrichtung.
    • – Drucksinterverbindung der Verbindungseinrichtung und des Halbleiterbauelements.
  • Fachübliche muss eine derart hergestellte leistungselektronische Schalteinrichtung zur inneren Isolation noch mit einem Vergussmaterial vergossen werden, wie es beispielhaft aus der DE 10 2007 044 620 A1 oder der DE 10 2009 000 888 A1 bekannt ist.
  • In Kenntnis der genannten Gegebenheiten liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Herstellung einer leistungselektronische Schalteinrichtung und eine Anordnung hiermit vorzustellen, wobei die innere Isolation der Schalteinrichtung einfacher herstellbar ist.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren mit den Merkmalen des Anspruchs 1, sowie durch eine leistungselektronischen Schalteinrichtung mit den Merkmalen des Anspruchs 11. Bevorzugte Ausführungsformen sind in den jeweiligen abhängigen Ansprüchen beschrieben.
  • Das erfindungsgemäße Verfahren zur Herstellung einer leistungselektronische Schalteinrichtung mit einem Substrat, einem hierauf angeordneten Leistungshalbleiterbauelement und einer flächigen Verbindungseinrichtung, die die Verbindungspartner der leistungselektronischen Schalteinrichtung ausbilden, weist die folgenden Verfahrensschritte insbesondere in der genannten Reihenfolge oder unter Vertauschen der Schritte b) und c) auf:
    • a) Bereitstellen des Substrats mit ersten gegeneinander elektrisch isolierten Leiterbahnen, des Leistungshalbleiterbauelements und der Verbindungseinrichtung; Hierbei kann das Substrat, insbesondere mit einem Isolierstoffkörper, beispielhaft einer Industriekeramik wie Aluminiumoxid oder Alumniumnitid, mit auf mindestens einer Oberfläche angeordneten Metalllagen, die die ersten Leiterbahnen ausbilden können ausgestaltet sein. Das Leistungshalbleiterbauelement kann insbesondere als Leistungstransistor ausgestaltet sein.
    • b) Anordnen des Leistungshalbleiterbauelements auf einem ersten Bereich einer zugeordneten Leiterbahn des Substrats oder einem dafür vorgesehenen ersten Abschnitt der Verbindungseinrichtung;
    • c) Anordnen eines Isolierstoffes, der dazu eingerichtet ist im Rahmen eines Umformungsprozesses eine adhäsive Kontaktfläche auszubilden, auf einem zweiten Bereich des Substrats, der dafür vorgesehen ist unmittelbar an einer Seitenfläche eines zugeordneten Leistungshalbleiterbauelements anzuschließen oder auf einem zweiten Abschnitt der Verbindungseinrichtung, der dafür vorgesehen ist an der Seitenfläche eines zugeordneten Leistungshalbleiterbauelements zu liegen zu kommen; der Isolierstoff weist nach diesem Schritt eine erste Oberflächenausgestaltung auf.
    • d) Anordnen der Verbindungseinrichtung bündig zum Substrat; wobei hierbei selbstverständlich abschnittsweise ein Leistungshalbleiterbauelement zwischen dem Substrat und der Verbindungseinrichtung angeordnet ist;
    • e) Beaufschlagung der Schalteinrichtung (1) mit einer Temperatur von 110°C bis 400°C und einem Druck von 5 MPa bis 50 MPa, wobei gleichzeitig mindestens zwei Verbindungspartner miteinander stoffschlüssig verbunden werden und ein Umformprozess stattfindet, wodurch der Isolierstoff adhäsiv, stoffschlüssig, mit einem dritten Abschnitt der Verbindungseinrichtung und einem zweiten Bereich des Substrats verbunden wird. Der Isolierstoff weist nach diesem Schritt eine zweite Oberflächenausgestaltung auf. Die erfindungsgemäße adhäsive Verbindung weist gegenüber dem Stand der Technik den entscheidenden Vorteil auf, dass zur Einhaltung der normativ geforderten Kriechstromfestigkeit kein zusätzlicher Verguss notwendig ist.
  • Unter „im Rahmen eines Umformungsprozesses eine adhäsive Kontaktfläche auszubilden“ soll hier und im Folgenden verstanden werden, dass im Rahmen des Herstellungsprozesses ein Oberflächenabschnitt des Isolierstoffs mit einem unmittelbar anliegenden Verbindungspartner eine adhäsive, also eine Klebe-, Verbindung eingeht.
  • Unter „unmittelbar an den Seitenfläche eines Leistungshalbleiterbauelements“ soll hier und im Folgenden verstanden werden, dass der Isolierstoff eine seitliche Fläche des Leistungshalbleiterbauelements teilweise oder vollständig berührt also an ihr anliegt, wobei auch ein direkt hieran angrenzender Randbereich der Oberfläche des Leistungshalbleiterbauelements überdeckt wird.
  • Insbesondere können sich hierdurch der erste und zweite Bereich des Substrats teilweise überlappen.
  • Selbstverständlich handelt es sich bei dem genannten Leistungshalbleiterbauelement um mindestens ein Leistungshalbleiterbauelement, wobei mehrere Leistungshalbleiterbauelemente angeordnet auf einer oder mehreren ersten Leiterbahnen des Substrats ebenso hierunter verstanden werden.
  • Es ist vorteilhaft, wenn der Isolierstoff ein keramischer Grünling ist mit einer Viskosität größer 150 Pa·s, einer Durchschlagfestigkeit von mehr als 2000 kV/m und einem spezifischen Widerstand von mehr als 1010 Ω/m, ist.
  • Alternativ kann es von besonderem Vorteil sein, wenn der Isolierstoff ein Silikonkautschuk ist mit einer Viskosität größer 150 Pa·s, einer Durchschlagfestigkeit von mehr als 2000 kV/m und einem spezifischen Widerstand von mehr als 1010 Ω/m. Hierbei kann der der Umformprozess des Isolierstoffs, also des Silikonkautschuks, thermisch oder mittels UV-Bestrahlung eingeleitet werden.
  • Es ist weiterhin vorteilhaft, wenn zwischen jeweils zwei Verbindungspartnern, ein Verbindungsmittel, insbesondere ausgebildet als eine Sinterschicht, angeordnet wird, das dazu geeignet ist eine stoffschlüssige Verbindung zwischen zugeordneten Kontaktflächen der Verbindungspartner auszubilden. Hierbei kann das Verbindungsmittel in Plättchenform oder als Suspension angeordnet werden.
  • Insbesondere kann die Verbindungseinrichtung als ein Folienstapel ausgebildet sein, der durch eine abwechselnde Anordnung mindestens einer elektrisch leitenden Folie, die zweite Leiterbahnen ausbildet, und mindestens einer elektrisch isolierenden Folie ausgebildet ist. Bevorzugt ist beispielhaft ein Folienstapel aus einer ersten elektrisch leitenden, einer isolierenden und einer zweiten elektrisch leitenden Folie. Die elektrisch leitenden Folien sind bevorzugt in sich strukturiert um die zweiten Leiterbahnen auszubilden. Vorzugsweise weist der Folienstapel an notwendigen Stellen auch Durchkontaktierungen durch die isolierende Folie hindurch von der ersten zur zweiten elektrisch leitenden Folie auf. Somit können komplexe Verbindungstopologien erzeugt werden.
  • Die erfindungsgemäße leistungselektronische Schalteinrichtung ist ausgebildet mit einem Substrat, einem hierauf angeordneten Leistungshalbleiterbauelement und einer flächigen Verbindungseinrichtung, wobei diese Verbindungspartner schaltungsgerecht stoffschlüssig miteinander elektrisch leitend verbunden sind und wobei ein Isolierstoff an der Seitenfläche eines zugeordneten Leistungshalbleiterbauelements angeordnet ist und adhäsiv, stoffschlüssig mit einem dritten Abschnitt der Verbindungseinrichtung und einem dritten Bereich des Substrats verbunden ist.
  • Vorzugsweise weist die leistungselektronische Schalteinrichtung eine Lastanschlusseinrichtung auf, die mit einer Leiterbahn stoffschlüssig verbunden ist. Bevorzugt weist die leistungselektronische Schalteinrichtung ebenso eine Hilfsanschlusseinrichtung auf, die mit einer Leiterbahn oder einer elektrisch leitenden Folie der Verbindungseinrichtung kraft- oder stoffschlüssig verbunden ist.
  • Es versteht sich, dass die verschiedenen Ausgestaltungen der Erfindung einzeln oder in beliebigen sich nicht per se ausschließenden Kombinationen realisiert sein können, um Verbesserungen zu erreichen. Insbesondere sind die vorstehend genannten und erläuterten Merkmale, unabhängig ob sie im Rahmen des Verfahrens oder des Gegenstands genannt sind, nicht nur in den angegebenen Kombinationen, sondern auch in anderen Kombinationen oder in Alleinstellung einsetzbar, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
  • Weitere Erläuterung der Erfindung, vorteilhafte Einzelheiten und Merkmale, ergeben sich aus der nachfolgenden Beschreibung der in den 1 bis 10 dargestellten Ausführungsbeispiele der erfindungsgemäßen Anordnung oder von Teilen hiervon.
  • 1 zeigt, wie auch die weiteren 2 bis 9, eine seitliche Ansicht auf eine erfindungsgemäße leistungselektronische Schalteinrichtung.
  • 2 zeigt einen Ausschnitt einer ersten erfindungsgemäßen Schalteinrichtung.
  • 3 und 4 zeigen jeweils den gleichen Verfahrensschritt einer ersten Verfahrensalternative der Herstellung einer Schalteinrichtung mit im Detail unterschiedlicher Ausgestaltung.
  • 5 zeigt einen Ausschnitt einer zweiten erfindungsgemäßen Schalteinrichtung.
  • 6 bis 8 zeigen jeweils einen Verfahrensschritt einer zweiten Verfahrensalternative der Herstellung einer Schalteinrichtung mit im Detail unterschiedlicher Ausgestaltung.
  • 9 zeigt einen Ausschnitt einer dritten erfindungsgemäßen Schalteinrichtung.
  • 10 zeigt eine Draufschicht auf eine erfindungsgemäßen Schalteinrichtung.
  • 1 zeigt eine seitliche Ansicht auf eine erfindungsgemäße leistungselektronische Schalteinrichtung 1. Dargestellt ist ein grundsätzlich fachüblich ausgebildetes Substrat 2 mit einem Isolierstoffkörper 20 und hierauf angeordneten jeweils elektrisch voneinander isolierten Leiterbahnen 22, die unterschiedliche Potentiale, insbesondere Lastpotentiale, aber auch Hilfs-, insbesondere Schalt- und Messpotentiale, der Schalteinrichtung aufweisen. Konkret dargestellt sind hier drei Leiterbahnen 22 mit Lastpotentialen wie sie für eine Halbbrückentopologie typisch sind.
  • Auf zwei Leiterbahnen 22 ist jeweils ein Leistungsschalter 24 angeordnet, der fachüblich als Einzelschalter, beispielhaft als MOS-FET, oder als IGBT mit antiparallel geschalteter Leistungsdiode, die hier dargestellt sind, ausgebildet ist. Die Leistungsschalter 24 sind fachüblich, bevorzugt mittels einer Sinterverbindung, mit den Leiterbahnen 22 elektrisch leitend verbunden.
  • Die internen Verbindungen der Schalteinrichtung 1 sind ausgebildet mittels einer Verbindungseinrichtung 3 aus einem Folienstapel, der alternierend elektrisch leitende 30, 34 und elektrisch isolierende Folien 32 aufweist. Hier weist der Folienstapel genau zwei leitende und eine dazwischen angeordnete isolierende Folie auf. Insbesondere die leitenden Folien 30, 34 der Verbindungseinrichtung 3 sind in sich strukturiert und bilden somit voneinander elektrisch isolierte zweite Leiterbahnen aus. Diese zweiten Leiterbahnen verbinden insbesondere das jeweilige Leistungshalbleiterbauelement 24, genauer dessen Kontaktflächen auf der dem Substrat 2 abgewandten Seite, mit ersten Leiterbahnen 22 des Substrats. In bevorzugter Ausgestaltung sind die jeweiligen Leiterbahnen mit den zugeordneten Kontaktflächen mittels einer Sinterverbindung stoffschlüssig verbunden. Selbstverständlich können gleichartig auch Verbindungen zwischen verschiedenen Leistungshalbleiterbauelementen 24 und auch zwischen verschiedenen Leiterbahnen 22 des Substrats 2 ausgebildet werden. Erfindungsgemäß ist ein Isolierstoff 5 adhäsiv, stoffschlüssig, mit einem dritten Abschnitt 360, vgl. 2, der Verbindungseinrichtung 3 und einem dritten Bereich 260, vgl. ebenso 2, des Substrats 2 verbunden.
  • Zur elektrischen Anbindung weist die leistungselektronische Schalteinrichtung 1 Last- 26 und Hilfsanschlusselemente 28 auf. Die Lastanschlusselemente 26 sind rein beispielhaft als Metallformkörper ausgebildet, die mit einem Kontaktfuß mit einer Leiterbahn 22 des Substrats 2 stoffschlüssig, vorteilhafterweise ebenfalls mittels einer Sinterverbindung, verbunden sind. Grundsätzlich können auch Teile der Verbindungseinrichtung 3 selbst als Last- oder Hilfsanschlusselemente ausgebildet sein. Die Hilfsanschlusselemente 28, wie Gate- oder Sensoranschlüsse, können im Übrigen fachüblich, beispielhaft wie dargestellt als Kontaktfeder, ausgebildet sein.
  • Die leistungselektronische Schalteinrichtung 1 ist fachüblich auf einer Kühleinrichtung 4 angeordnet, und kann beispielhaft mittels einer Klebe-, Lot- oder Sinterverbindung damit thermisch leitend verbunden sein. Alternativ kann die leistungselektronische Schalteinrichtung 1 mittels einer Druckkontakteinrichtung auf der Kühleinrichtung 4 angeordnet und mit ihr thermisch leitend verbunden. Auf diese Weise kann die Verlustleistung der Leistungshalbleiterbauelement (24) effizient abgeleitet werden.
  • 2 zeigt einen Ausschnitt einer ersten erfindungsgemäßen Schalteinrichtung, beispielhaft gemäß 1 in weiteren Details. Dargestellt ist wiederum das bereits oben beschriebene Substrat 2 mit einem Isolierstoffkörper 20, und hier zwei elektrisch voneinander isolierten ersten Leiterbahnen 22. Auf einer ersten Leiterbahn 22 ist auf einem ersten Bereich 220 das Leistungshalbleiterbauelements 24 angeordnet und mittels einer Sinterschicht 244 verbunden. Ebenfalls dargestellt ist die unter 1 beschriebenen Verbindungseinrichtung 3, allerdings nur schematisch ohne Strukturierungen, insbesondere der elektrisch leitenden Folien, explizit zu zeigen. Das Leistungshalbleiterbauelement 24 ist mittels einer Sinterschicht 240 mit der zugeordneten zweiten Leiterbahn der Verbindungseinrichtung 3 verbunden.
  • Wie oben bereits beschrieben ist an der Seitenfläche 242 des Leistungshalbleiterbauelements 24 der Isolierstoff 5 angeordnet, wobei in nicht notwendiger, aber vorteilhafter Weise, hier der Isolierstoff 5 auch einen Randbereich der Oberfläche des Leistungshalbleiterbauelements 24 mit überdeckt.
  • Erfindungsgemäß ist die Oberfläche 52 des Isolierstoffs adhäsive ausgebildet und bildet einen Kontaktbereich mit dem dritten Bereich 260 des Substrats 2 und hier teilweise dem Leistungshalbleiterbauelement 24 sowie einen Kontaktbereich mit dem dritten Abschnitt 360 der Verbindungseinrichtung 3 eine adhäsive Verbindung aus, wodurch die normative Forderung von einzuhaltenden Kriechstrecken per se erfüllt ist. Hierzu kann zwischen der Verbindungseinrichtung 3 und dem Substrat 2 durchaus ein Volumen vorhanden sein, das nicht mit Isolierstoff 5 gefüllt ist. Notwendig ist es allerdings die Klebeverbindung, vgl. 10, derart unterbrechungsfrei auszubilden, dass an keiner notwenigen Stelle eine Kriechstrecke entstehen kann.
  • 3 und 4 zeigen jeweils den gleichen Verfahrensschritt einer ersten Verfahrensalternative der Herstellung einer leistungselektronischen Schalteinrichtung mit im Detail unterschiedlicher Ausgestaltung. Es ist jeweils ein Substrat 2 mit einer ersten Leiterbahn 22 dargestellt. Auf dieser ersten Leiterbahn 22 ist eine Sinterschicht 244 und hierauf ein Leistungshalbleiterbauelement 24 angeordnet. Die Sinterschicht 244 ist bei dem dargestellten Verfahrensschritt noch nicht mit dem zur Versinterung notwendigen Druck beaufschlagt worden.
  • Vor der Druckbeaufschlagung und damit der Ausbildung der Sinterverbindung zwischen der ersten Leiterbahn 22 und dem Leistungshalbleiterbauelement 24 wird noch der Isolierstoff 5 angeordnet.
  • Gemäß 3 wurde der Isolierstoff 5 derart an der Seitenfläche 242 des Leistungshalbleiterbauelements 24 angeordnet, dass er an dieser Seitenfläche 242 anliegt, sie aber nicht überlappt. Somit bildet sich ein erster Bereich 220 des Substrats 2, hier konkreter der Leiterbahn 22, aus auf dem das Leistungshalbleiterbauelement 24 angeordnet ist. Dieser erste Bereich 220 des Substrats 2 grenzt unmittelbar an den zweiten 250 Bereich des Substrats 2, also an denjenigen Bereich auf dem der Isolierstoff 5 angeordnet ist.
  • Gemäß 4 wurde der Isolierstoff 5 derart an der Seitenfläche 242 des Leistungshalbleiterbauelements 24 angeordnet, dass er an dieser Seitenfläche 242 anliegt und sie derart überlappt, dass er die unmittelbar angrenzende Fläche, den Randbereich, der Oberfläche des Leistungshalbleiterbauelement 24 überlappt. Das Leistungshalbleiterbauelement 24, bzw. dessen überlappter Teil der Oberfläche ist somit ein Teil des zweiten Bereichs 250 des Substrats. Somit bildet sich ein erster Bereich 220 der ersten Leiterbahn 22 aus, auf dem das Leistungshalbleiterbauelement 24 angeordnet ist, der sich quasi mit den zweiten Bereich 250 des Substrats 2, auf dem Isolierstoff 5 angeordnet ist, überschneidet.
  • Wesentlich ist bei beiden Ausgestaltungen gemäß 3 und 4, dass hierbei weder die Sinterschicht 244 versintert ist, also die Sinterverbindung zwischen Leistungshalbleiterbauelement 24 und zweiter Leiterbahn 22 noch nicht ausgebildet ist, noch dass der Isolierstoffes 5 bereits einem Umformprozess unterworfen war, also die Oberfläche 50 des Isolierstoffs noch nicht die adhäsive Oberfläche 52 ausgebildet hat.
  • 5 zeigt einen Ausschnitt aus einer zweiten erfindungsgemäßen Schalteinrichtung, die aus einem Verfahren hervorgeht, das den Verfahrensschritt gemäß 4 aufweist. Hierbei hat nun bereits die Versinterung der beiden Sinterschichten 240, 244 wie auch der Umformprozess des Isolierstoffs 5 stattgefunden. Bei diesem Umformprozess hat sich eine adhäsive Verbindung des Isolierstoffs mit einem dritten Bereich 260 des Substrats 2 ausgebildet, wobei hier dieser dritte Bereich 260 identisch dem oben bei 4 genannten zweiten Bereich 250 des Substrats 2 ist. Ebenso hat sich eine adhäsive Verbindung des Isolierstoffs 5 mit einem dritten Abschnitt 360 der Verbindungseinrichtung 3 ausgebildet. Es liegt nun somit eine leistungselektronische Schalteinrichtung mit den oben genannten Vorteilen vor.
  • 6 bis 8 zeigen jeweils einen Verfahrensschritt einer zweiten Verfahrensalternative der Herstellung einer Schalteinrichtung mit im Detail unterschiedlicher Ausgestaltung. Dargestellt ist jeweils eine Verbindungseinrichtung 3, ausgebildet als ein Folienstapel, der durch eine abwechselnde Anordnung zweier elektrisch leitenden Folien und einer dazwischen angeordneten elektrisch isolierenden Folie ausgebildet ist, wobei hier keine Strukturierungen dieser Folien dargestellt sind.
  • 6 zeigt einen Folienstapel 3, wobei auf einem zweiten Abschnitt 350 ein Isolierstoff 5 angeordnet ist. Dieser ist derart angeordnet, dass er sich in unmittelbarer Nähe des ersten Abschnitts 320 des Folienstapels, bzw. der Verbindungseinrichtung 3, befindet auf dem in einem späteren Verfahrensschritt das Leistungshalbleiterbauelement 24 bzw. die zugeordnete Sinterschicht 240, angeordnet wird.
  • 7 zeigt einen Folienstapel 3, wobei im Bereich des zweiten Abschnitts 350 eine konkave Prägung 36 des Folienstapels 3 ausgebildet ist, die einerseits die spätere Form des Folienstapels 3 in der leistungselektronischen Schaltung vorwegnimmt, vgl. 9, und andererseits dazu dient den Isolierstoff 5 zumindest in einem gewissen Umfang aufzunehmen. Zudem ist hier bereits eine Sinterschicht 240 angeordnet, und selbstverständlich noch nicht versintert, auf der in einem weiteren Verfahrensschritt ein Leistungshalbleiterbauelement angeordnet wird. Dies kann beispielhaft ausgeführt werden, indem dieser Folienstapel 3 zum Substrat 2 angeordnet wird und dort das Leistungshalbleiterbauelement bereits vorhanden ist.
  • 8 zeigt einen Folienstapel 3 ähnlich demjenigen gemäß 7, allerdings ist hier auf der Sinterschicht 240 bereits ein Leistungshalbleiterbauelement 24 angeordnet, wobei auch in diesem Verfahrensschritt die Sinterverbindung noch nicht ausgebildet ist. Der Isolierstoff 5 wurde hierbei vor der Anordnung des Leistungshalbleiterbauelements 24 bereits in der konkaven Prägung 36 des Folienstapels 3 angeordnet.
  • 9 zeigt einen Ausschnitt aus einer dritten erfindungsgemäßen leistungselektronischen Schalteinrichtung bei deren Herstellung ein Verfahrensschritt gemäß 7 oder 8 angewendet wurde. Bei dieser Ausgestaltung waren beide Sinterschichten 240, 244 noch nicht versintert, erfindungsgemäß hat auch der Umformprozess des Isolierstoffs 5 noch nicht stattgefunden.
  • Nach der Anordnung des Substrats 2 zur Verbindungseinrichtung 3 mit dort angeordnetem Isolierstoff 5 wurde die leistungselektronische Schalteinrichtung mit einer Temperatur von 110°C bis 400°C, konkret von 220°C, und einem Druck von 5 MPa bis 50 MPa, konkret von 30 MPa, beaufschlagt. Somit wurde hier gleichzeitig das Substrat 2 mit dem Leistungshalbleiterbauelement 24 und das Leistungshalbleiterbauelement 24 mit der Verbindungseinrichtung 3 stoffschlüssig verbunden. Ebenso fand gleichzeitig der Umformprozess statt, wodurch der Isolierstoff 5 adhäsiv, stoffschlüssig, mit einem dritten Abschnitt 360 der Verbindungseinrichtung 3 und einem dritten Bereich 260 des Substrats 2 verbunden wurde.
  • 10 zeigt eine Draufschicht auf eine erfindungsgemäßen leistungselektronische Schalteinrichtung 1. Dargestellt sind hier zwei erste Leiterbahnen 22 eines Substrats 2, wobei auf einer, der rechten ersten Leiterbahn 22 ein Leistungshalbleiterbauelement 24 angeordnet ist. Diese Leistungshalbleiterbauelement 24 ist mit einer elektrisch leitenden Folie 30 eines Folienstapels, der die Verbindungseinrichtung 3 ausbildet elektrisch leitend verbunden. Diese elektrisch leitende Folie 30 bildet eine zweite Leiterbahn aus, die mit einer ersten, der linken Leiterbahn 22 des Substrats verbunden ist.
  • Zudem ist ein Isolierstoff 5 dargestellt, der an der linken Seitenfläche 242 des Leistungshalbleiterbauelements 24 anliegt und dessen angrenzenden Randbereich der Oberfläche minimal überdeckt. Erfindungsgemäß ist dieser Isolierstoff 5 mit der Verbindungseinrichtung 3, hier mit der zweiten Leiterbahn 30 der ersten elektrisch leitenden Folie 3, adhäsiv verbunden. Hierdurch bildet sich entlang der linken Seite des Leistungshalbleiterbauelements 24 ein dritter Abschnitt 360 der Verbindungseinrichtung 3 aus.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102007006706 A1 [0002]
    • DE 102007044620 A1 [0003]
    • DE 102009000888 A1 [0003]

Claims (13)

  1. Verfahren zur Herstellung einer leistungselektronische Schalteinrichtung (1) mit einem Substrat (2), einem hierauf angeordneten Leistungshalbleiterbauelement (24) und einer flächigen Verbindungseinrichtung (3), die die Verbindungspartner der leistungselektronischen Schalteinrichtung ausbilden, mit den Verfahrensschritten a) Bereitstellen des Substrats (2) mit ersten gegeneinander elektrisch isolierten Leiterbahnen (22), des Leistungshalbleiterbauelements (24) und der Verbindungseinrichtung (3); b) Anordnen des Leistungshalbleiterbauelements (24) auf einem ersten Bereich (220) einer zugeordneten Leiterbahn (22) des Substrats (2) oder einem dafür vorgesehenen ersten Abschnitt (320) der Verbindungseinrichtung (3); c) Anordnen eines Isolierstoffes (5), der dazu eingerichtet ist im Rahmen eines Umformungsprozesses eine adhäsive Kontaktfläche (52) auszubilden, auf einem zweite Bereich (250) des Substrats (2), der dafür vorgesehen ist unmittelbar an einer Seitenfläche (242) eines zugeordneten Leistungshalbleiterbauelements (24) anzuschließen oder auf einem zweiten Abschnitt (350) der Verbindungseinrichtung (3), der dafür vorgesehen ist an der Seitenfläche (242) eines zugeordneten Leistungshalbleiterbauelements (24) zu liegen zu kommen; d) Anordnen der Verbindungseinrichtung (3) bündig zum Substrat (2); e) Beaufschlagung der leistungselektronischen Schalteinrichtung (1) mit einer Temperatur von 110°C bis 400°C und einem Druck von 5 MPa bis 50 MPa, wobei gleichzeitig mindestens zwei Verbindungspartner miteinander stoffschlüssig verbunden werden und ein Umformprozess stattfindet, wodurch der Isolierstoff adhäsiv, stoffschlüssig, mit einem dritten Abschnitt (360) der Verbindungseinrichtung (3) und einem dritten Bereich (260) des Substrats (2) verbunden wird.
  2. Verfahren nach Anspruch 1, wobei die zeitliche Verfahrensabfolge in der Reihenfolge a) bis e) oder in der Reihenfolge a)–c)–b)–d)–e) erfolgt.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Isolierstoff (5) ein keramischer Grünling ist mit einer Viskosität größer 150 Pa·s, einer Durchschlagfestigkeit von mehr als 2000 kV/m und einem spezifischen Widerstand von mehr als 1010 Ω/m.
  4. Verfahren nach Anspruch 1 oder 2, wobei der Isolierstoff (5) ein Silikonkautschuk ist mit einer Viskosität größer 150 Pa·s, einer Durchschlagfestigkeit von mehr als 2000 kV/m und einem spezifischen Widerstand von mehr als 1010 Ω/m.
  5. Verfahren nach Anspruch 4, wobei der Umformprozess des Isolierstoffs (5) thermisch oder mittels UV-Bestrahlung eingeleitet wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei zwischen jeweils zwei Verbindungspartnern, ein Verbindungsmittel (240, 244) angeordnet wird, das dazu geeignet ist eine stoffschlüssige Verbindung zwischen zugeordneten Kontaktflächen der Verbindungspartner auszubilden.
  7. Verfahren nach Anspruch 6, wobei das Verbindungsmittel (240, 244) in Plättchenform oder als Suspension angeordnet wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Verbindungseinrichtung (3) als ein Folienstapel ausgebildet ist, der durch eine abwechselnde Anordnung mindestens einer elektrisch leitenden Folie (30, 34), die zweite Leiterbahnen ausbildet, und mindestens einer elektrisch isolierenden Folien (32) ausgebildet ist.
  9. Verfahren nach einem der Ansprüche 1 bis 9, wobei die Verbindungseinrichtung (3) als ein flächiger Metallformkörper, der eine zweite Leiterbahn bildet, ausgebildet ist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Verbindungseinrichtung (3) im zweiten Abschnitt (350) eine, insbesondere konkave, Prägung (36) aufweist.
  11. Leistungselektronische Schalteinrichtung (1) mit einem Substrat (2), einem hierauf angeordneten Leistungshalbleiterbauelement (24) und einer flächigen Verbindungseinrichtung (3), wobei diese Verbindungspartner schaltungsgerecht stoffschlüssig miteinander elektrisch leitend verbunden sind und wobei ein Isolierstoff (5) an der Seitenfläche (242) eines zugeordneten Leistungshalbleiterbauelements (24) angeordnet ist und adhäsiv, stoffschlüssig mit einem dritten Abschnitt (360) der Verbindungseinrichtung (3) und einem dritten Bereich (260) des Substrats (2) verbunden ist.
  12. Leistungselektronische Schalteinrichtung (1) nach Anspruch 11, wobei eine Lastanschlusseinrichtung (26) mit einer Leiterbahn (22) stoffschlüssig verbunden ist.
  13. Leistungselektronische Schalteinrichtung (1) nach Anspruch 11 oder 12, wobei eine Hilfsanschlusseinrichtung (28) mit einer Leiterbahn (22) oder einer elektrisch leitenden Folie der Verbindungseinrichtung (3) kraft- oder stoffschlüssig verbunden ist.
DE102013108185.1A 2013-07-31 2013-07-31 Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung Active DE102013108185B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102013108185.1A DE102013108185B4 (de) 2013-07-31 2013-07-31 Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013108185.1A DE102013108185B4 (de) 2013-07-31 2013-07-31 Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung

Publications (2)

Publication Number Publication Date
DE102013108185A1 true DE102013108185A1 (de) 2015-02-05
DE102013108185B4 DE102013108185B4 (de) 2021-09-23

Family

ID=52341755

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013108185.1A Active DE102013108185B4 (de) 2013-07-31 2013-07-31 Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung

Country Status (1)

Country Link
DE (1) DE102013108185B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3273474A1 (de) * 2016-07-22 2018-01-24 SEMIKRON Elektronik GmbH & Co. KG Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung
EP3273473A1 (de) * 2016-07-22 2018-01-24 SEMIKRON Elektronik GmbH & Co. KG Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung
EP3273470A1 (de) * 2016-07-22 2018-01-24 SEMIKRON Elektronik GmbH & Co. KG Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung
DE102017100328A1 (de) * 2017-01-10 2018-07-12 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Leistungshalbleiterbauelement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
EP1772902A1 (de) * 2005-10-05 2007-04-11 Semikron Elektronik GmbH & Co. KG Patentabteilung Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
DE102007006706A1 (de) 2007-02-10 2008-08-21 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
DE102007044620A1 (de) 2007-09-19 2009-04-16 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einer Verbindungseinrichtung und mindestens einem Halbleiterbauelement
DE102009000888A1 (de) 2009-02-16 2010-08-26 Semikron Elektronik Gmbh & Co. Kg Halbleiteranordnung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
EP1772902A1 (de) * 2005-10-05 2007-04-11 Semikron Elektronik GmbH & Co. KG Patentabteilung Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
DE102007006706A1 (de) 2007-02-10 2008-08-21 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
DE102007044620A1 (de) 2007-09-19 2009-04-16 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einer Verbindungseinrichtung und mindestens einem Halbleiterbauelement
DE102009000888A1 (de) 2009-02-16 2010-08-26 Semikron Elektronik Gmbh & Co. Kg Halbleiteranordnung

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3273474A1 (de) * 2016-07-22 2018-01-24 SEMIKRON Elektronik GmbH & Co. KG Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung
EP3273473A1 (de) * 2016-07-22 2018-01-24 SEMIKRON Elektronik GmbH & Co. KG Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung
EP3273470A1 (de) * 2016-07-22 2018-01-24 SEMIKRON Elektronik GmbH & Co. KG Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung
CN107644858A (zh) * 2016-07-22 2018-01-30 赛米控电子股份有限公司 功率电子开关装置、其布置结构及制造开关装置的方法
CN107644819A (zh) * 2016-07-22 2018-01-30 赛米控电子股份有限公司 功率电子开关装置、其布置结构及制造开关装置的方法
CN107644818A (zh) * 2016-07-22 2018-01-30 赛米控电子股份有限公司 功率电子开关装置、其布置结构及制造开关装置的方法
US10079120B2 (en) 2016-07-22 2018-09-18 Semikron Elektronik Gmbh & Co. Kg Power electronic switching device, arrangement herewith and methods for producing the switching device
US10164026B2 (en) 2016-07-22 2018-12-25 Semikron Elektronik Gmbh & Co. Kg Power electronic switching device, arrangement herewith and methods for producing the switching device
US10269755B2 (en) 2016-07-22 2019-04-23 Semikron Elektronik Gmbh & Co. Kg Power electronic switching device, arrangement herewith and methods for producing the switching device
CN107644858B (zh) * 2016-07-22 2023-08-08 赛米控电子股份有限公司 功率电子开关装置、其布置结构及制造开关装置的方法
DE102017100328A1 (de) * 2017-01-10 2018-07-12 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Leistungshalbleiterbauelement
DE102017100328B4 (de) * 2017-01-10 2020-03-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Leistungshalbleiterbauelement

Also Published As

Publication number Publication date
DE102013108185B4 (de) 2021-09-23

Similar Documents

Publication Publication Date Title
DE102013104949B3 (de) Leistungselektronische Schalteinrichtung und Anordnung hiermit
DE102008017454B4 (de) Leistungshalbleitermodul mit hermetisch dichter Schaltungsanordnung und Herstellungsverfahren hierzu
DE102011078811B3 (de) Leistungselektronisches System mit einer Kühleinrichtung
DE102015116165A1 (de) Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102013110815B3 (de) Leistungshalbleitereinrichtung und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
DE102014106570A1 (de) Leistungshalbleitermodul mit Schalteinrichtung und Anordnung hiermit
DE102015111204A1 (de) Leistungselektronisches Modul mit Lastanschlusselementen
DE102015120157A1 (de) Leistungselektronische Schalteinrichtung mit einer Mehrzahl von Potentialflächen
DE102015114188B4 (de) Leistungselektronisches Submodul mit einem zweiteiligen Gehäuse
DE102009037257A1 (de) Leistungshalbleitermodul mit Schaltungsträger und Lastanschlusselement sowie Herstellungsverfahren hierzu
EP3273473B1 (de) Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung
DE102015224422A1 (de) Elektronische Schaltungseinheit
WO2015062901A1 (de) Kondensatoranordnung und verfahren zum betreiben einer kondensatoranordnung
EP3273474A1 (de) Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung
DE102010039824A1 (de) Leistungsbaugruppe mit einer flexiblen Verbindungseinrichtung
DE102013108185B4 (de) Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102016226231A1 (de) Isolierte sammelschiene, verfahren zum herstellen einer isolierten sammelschiene und elektronisches gerät
DE102013113143B4 (de) Leistungshalbleitereinrichtung
DE102013200526A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
EP3273470A1 (de) Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung
DE102009024385A1 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul mit einer Verbindungseinrichtung
DE102011078806B4 (de) Herstellungsverfahren für ein leistungselektronisches System mit einer Kühleinrichtung
DE102016104284B4 (de) Gekapselte Leistungshalbleitereinrichtung mit einem Metallformkörper als erstem Anschlussleiter
DE102012215656A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102016100617A1 (de) Leistungshalbleitermodul mit einem Gehäuse und einem Kondensator

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final