CN107644818A - 功率电子开关装置、其布置结构及制造开关装置的方法 - Google Patents

功率电子开关装置、其布置结构及制造开关装置的方法 Download PDF

Info

Publication number
CN107644818A
CN107644818A CN201710599548.6A CN201710599548A CN107644818A CN 107644818 A CN107644818 A CN 107644818A CN 201710599548 A CN201710599548 A CN 201710599548A CN 107644818 A CN107644818 A CN 107644818A
Authority
CN
China
Prior art keywords
pressure
switching device
attachment means
power semiconductor
semiconductor assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710599548.6A
Other languages
English (en)
Inventor
哈拉尔德·科波拉
约尔格·阿蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Publication of CN107644818A publication Critical patent/CN107644818A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/12—Contacts characterised by the manner in which co-operating contacts engage
    • H01H1/14—Contacts characterised by the manner in which co-operating contacts engage by abutting
    • H01H1/20—Bridging contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
    • H01H9/52—Cooling of switch parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82105—Forming a build-up interconnect by additive methods, e.g. direct writing by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及功率电子开关装置、其布置结构及制造开关装置的方法。该开关装置包括基底、连接装置和压力装置，其中，基底具有彼此电绝缘的导体轨道，并且功率半导体组件以其第一主表面布置在导体轨道中的一个上并且与其导电地连接，其中，连接装置构造为包括导电膜和电绝缘膜的膜复合物并且由此形成第一和第二主表面，其中，开关装置借助连接装置在内部以符合电路的方式连接，并且在此情形下，功率半导体组件的第二主表面的接触区域以强制锁定且导电的方式连接到连接装置的第一主表面的第一接触区域，为此，压力装置具有压力体以及在功率半导体组件的方向上突出的压力元件。

Description

功率电子开关装置、其布置结构及制造开关装置的方法
技术领域
本发明描述一种功率电子开关装置，其能够形成功率半导体模块或功率电子系统的基本单元，这是通过单独地或结合其他基本单元，优选地，结合相同的基本单元，其形成功率半导体模块或功率电子系统的功率电子基本构建块。另外，本发明还描述一种包括这样的功率电子开关装置的布置结构，以及一种制造这样的功率电子开关装置的特别优选实施例的方法。
背景技术
例如在DE102013104949B3中公开的现有技术公开了一种包括基底、功率半导体组件、连接装置、负载端子装置和压力装置的开关装置。在此情形下，基底具有电绝缘的导体轨道，其中导体轨道上布置有功率半导体组件。连接装置构造为包括导电膜和电绝缘膜的膜复合物，并且具有第一和第二主表面。开关装置由此在内部以符合电路的方式连接。压力装置具有压力体，其具有第一切口，压力元件自所述第一切口突出地布置，其中，压力元件压到膜复合物的第二主表面的区段上，并且在此情形下，所述区段被布置于功率半导体组件在沿功率半导体组件的法线方向的投影中的区域内。
发明内容
在了解上述条件的情况下，本发明的目的在于，提出一种功率电子开关装置、其布置结构以及制造开关装置的方法，其中，该开关装置在其复杂度及其生产成本方面得以优化。
借助根据本申请的实施例的功率电子开关装置、包括所述功率电子开关装置的布置结构以及制造方法，来根据本发明实现此目的。在从属权利要求中描述优选实施例。
根据本发明的开关装置构造为包括基底、连接装置和压力装置，其中，基底具有彼此电绝缘的导体轨道，并且功率半导体组件以其第一主表面布置在导体轨道中的一个上，并且与其导电地连接，其中，连接装置构造为包括导电膜和电绝缘膜的膜复合物并且由此形成第一和第二主表面，其中，开关装置借助连接装置在内部以符合电路的方式连接，并且在此情形下功率半导体组件的第二主表面的接触区域以强制锁定且导电的方式连接至连接装置的第一主表面的第一接触区域，为此，压力装置具有压力体以及自其向功率半导体组件的方向突出的压力元件，其中，压力元件压到膜复合物的第二主表面的第一区段上，并且在此情形下，所述第一区段被布置在所述功率半导体组件的区域内以沿着功率半导体组件的法线地方向突出。
因此，在该开关装置的情形下，明确省去功率半导体组件的第二主表面与连接装置的第一主表面的第一接触区域的粘聚。结果，与现有技术相比，对制造来说复杂并且优选构造为压力烧结连接的粘聚连接被替换成强制锁定连接。如果在功率半导体组件和连接装置之间的连接的可用于电流传导的接触区域，也就是说功能有效接触区域具有比功率半导体组件的端子区域小的表面面积，则这就有意地接受此情形。在此情况下的端子区域对应于金属化，也就是说功率半导体组件的负载端子区域。
优选地，连接装置的第二接触区域以强制锁定或粘接的方式并且以导电的方式连接至被指配的基底的导体轨道。
同样地，功率半导体组件能够通过其第一主表面以强制锁定或粘聚的方式被导电地连接至指配给其的导体轨道。
在此情形下，优选地，各个所述粘聚的连接被构造为焊接的、粘接的或特别是本领域中常规的压力烧结的连接。
特别优选地，压力体具有第一切口，压力元件自其突出。在此情形下，还有利地，所述压力体的第一切口构造为从第一主表面起始的凹陷部，在此情形下，压力元件完全或近似完全地填充所述压力体的切口，并且压力元件自压力体在其第一主表面的切口向连接装置、更确切而言是其第二主表面的方向突出。在这样的情况下，压力体的横向广度与垂直广度的比率应具有大于1比1的比率，特别是大于4比1的比率。
优选地，膜复合物的第二主表面的第一区段的表面面积具有被指配的功率半导体组件的区域的至少20％，特别是至少50％。在这样的情况下，功率半导体组件的面积被理解以意指其整个面积延伸，也就是说不仅仅是终端或者接触区域。
根据本发明，所述布置结构构造为包括上述电子开关装置、冷却装置和压力引入装置，其中，该压力引入装置间接或直接地支撑在冷却装置上且将压力优选集中地引入到压力装置上，并且开关装置由此以强制锁定的方式连接至冷却装置。
同样地，为了特别有效地引入压力，可以在基底——特别是在其上布置有所述功率半导体组件的基底的一部分与所述冷却装置之间布置厚度小于20μm，特别是小于10μm，特别是小于5μm的导热层，特别是导热膏。
如果冷却装置优选为功率半导体模块的金属基础板或热沉，则可能同样是优选的。
用于制造上述功率电子开关装置的特别优选实施例的根据本发明的方法包括以下步骤，优选按这种顺序应用：
A.提供基底，其包括绝缘层以及包括彼此电绝缘的导体轨道，其中，在这些导体轨道中的一个上布置功率半导体组件并且其以粘聚的方式连接至该导体轨道；
B.提供连接装置，其被构造为膜层叠体，该膜层叠体被构造为以交替方式具有两个固有结构化的导电膜以及在这两个导电膜之间的电绝缘膜；
C.在粘接区段处，将粘接性物质布置在基底上或者连接装置上，所述粘接区段因此呈现并且其特征在于它们不用于连接方即所述连接装置与所述基底之间的导电连接；
D.借助粘接性物质，将连接装置布置且粘接至基底；
E.以使得在连接装置与所指配的功率半导体组件之间形成强制锁定式的导电连接的方式，借助压力装置和压力引入装置将压力引入到连接装置上。
有利地，此外还在连接装置与被指配的导体轨道之间形成强制锁定式的导电连接。
不言而喻，除非本身排除，以单数所述的特征、特别是功率半导体组件能够在相应的功率半导体组件或具有该功率电子开关装置的布置结构中呈复数。
不言而喻，本发明的不同配置以单独或任意组合的形式实现，均能获得改善。特别地，在不脱离本发明范围的情况下，上文和下文提及并阐述的特征不管是否在所述功率电子开关装置、所述布置结构或所述方法的上下文中有所提及，不仅能够以所示的组合使用，而且能够以其他组合或单独使用。
附图说明
根据下文对图1至图5中所示的示例性实施例的描述，对本发明的有利细节和特征的进一步阐述是显而易见的。
图1示出包括根据本发明的功率电子开关装置的根据本发明的布置结构的分解图。
图2至图4示出根据本发明的功率电子开关装置的不同配置。
图5示出功率电子开关装置在不同剖面中的剖视图。
具体实施方式
图1示出根据本发明的功率电子开关装置1的第一配置的分解图。该图示出原则上以本领域中常规方式构造的基底2，并且该基底包括绝缘的基底体20以及布置在该基底体上并且相应彼此电绝缘的导体轨道22，所述导体轨道具有开关装置的不同电位，特别是负载电位，但也可具有辅助电位，特别是开关电位和测量电位。在此具体示出三个具有对于半桥拓扑结构而言典型的负载电位的导体轨道22。
在两个导体轨道22上布置有相应的功率半导体组件7，该功率半导体组件以本领域常规方式构造为单个开关，例如构造为MOS-FET，或者构造为具有在此示出的反并联的功率二极管的IGBT。功率半导体组件7——更确切而言，其第一主表面(70，参见图2)的第一接触区域(700，参见图2)以本领域传统方式，优选地借助压力烧结连接84而与导体轨道22粘聚地、导电地连接。
开关装置1的内部连接借助由膜复合物制成的连接装置3形成，该膜复合物交替地具有导电膜30、34和电绝缘膜32。在此，膜复合物正好具有两个导电膜和一个布置于二者之间的绝缘膜。在此情形下，所述膜复合物3的面向基底2的表面形成所述膜复合物的第一主表面300，而相反的表面则形成所述膜复合物的第二主表面340。连接装置3的导电膜30、34特别是固有结构化的，并且由此形成彼此电绝缘的导体轨道区段。所述导体轨道区段特别将相应的功率半导体组件7——更确切而言是，将其在背离基底2的一侧上的接触区域连接至基底的导体轨道22。在此配置中，借助于压力烧结连接(82，图2)导体轨道区段粘聚地被连接到基底2的接触区域。
为了外部电链接，功率电子开关装置1具有负载端子元件和辅助端子元件，在此仅示出负载端子元件。仅借助于作为通过接触脚粘聚地连接到基底2的导体轨道22的金属形状的主体10的示例，同样有利地借助于加压烧结连接构造所述负载端子。所述负载端子元件能够以常规方式在现有技术中同样地构造为接触弹簧12。原则上，连接装置3的部件本身也能够被构造为负载端子元件或辅助端子元件。诸如栅极端子和传感器端子的辅助端子元件(未示出)优选的同样以本领域常规方式构造。
在本领域常规地，压力装置5具有面向基底2的第一主表面502和背离基底2的第二主表面，并且在此为清晰起见，与连接装置3间隔地示出。压力装置5由压力体50和多个(示为2个)压力元件52组成。压力体50特别呈刚性构造，以便能够将由其引入的压力均匀地传递到压力元件52。压力元件52被布置于压力体50的切口500中，其构造为从第一主表面502起始的凹陷部。压力元件完全填充所述切口500并且在第一主表面502自切口向基底2的方向突出。
为此，在开关装置运行期间出现热负载的背景下，压力体50由耐高温的热塑性塑料——特别是聚苯硫醚组成。压力元件52必须在运行期间并且在此情形下特别在不同的温度下能够施加基本上恒定的压力。为此，压力元件52由弹性体，优选地由硅酮弹性体，特别优选地由所谓的交联的液态硅酮(LSR-Liquid Silicone Rubber)构成。压力体52的横向广度544与垂直广度520的比率在此具有4比1的比率。
所述布置结构还具有热沉4，其表面覆有导热层40，在该导热层上布置有功率电子开关装置1——更确切而言，布置有其基底2。针对根据本发明的布置结构的配置，导热层40能够具有极小的厚度，该厚度在此介于5μm至10μm之间。原则上，可能完全省去导热层。这取决于热沉4的表面构造，特别是粗糙度。
替选地，基底2的绝缘层20能够构造为直接层压到热沉4上的电绝缘膜。而且，在此情形下，导体轨道22能够构造为由铜构成的平面传导元件。后者则有利地具有0.5mm至1.0mm的厚度。
布置结构还具有布置在连接装置3上方的压力引入装置6。借助所述压力引入装置6，其以未图示的方式支撑于热沉上，将压力60引入到压力体50上。所述压力60在各种情形下均作为分压62借助压力元件52直接传递至膜复合物3的第二主表面340的第一区段344。所述区段344再通过形成强制锁定连接将第一主表面300的接触区域(304，参见图2)间接地压到功率半导体组件7的第二主表面72的所指配的接触区域(720，参见图2)上。所述区段344沿着与功率半导体组件7的法线N的方向中被布置在投影中的功率半导体组件7的区域74内。
引入的压力60还将整个基底2压到热沉4上。两个压力接触、在连接装置3和功率半导体组件7之间、以及在基底2和热沉4之间导电，在到功率半导体组件7的法线N的方向中在各种情况下被影响。因此，首先，在连接装置3与功率半导体组件7之间形成高度有效的强制锁定和导电地连接，所述连接表现出极低的接触阻抗。其次，与此同时，在基底2与热沉4之间形成同样有效的导热连接，该连接精确地在具有最高放热的位置，即功率半导体组件7处形成其最有效的热传递。
图2示出基本上已如图1所示的根据本发明的功率电子开关装置1的第一配置的剖视图。
该图在此示出包括一个绝缘层20和两个导体轨道22的基底2。在右侧导体轨道22上布置有构造为功率二极管的功率半导体组件7，并且该功率半导体组件借助粘聚连接——此处的烧结连接84连接至导体轨道22。
功率半导体组件7——更加精确地，面向远离基底2的第二主表面72的接触区域720，借助于连接装置3被导电地连接到右侧导体轨道22。为此，连接装置3具有第一导电膜30，其中其接触区域304借助于强制锁定方式连接至功率半导体组件7的对应接触区域720。
这种强制锁定连接通过直接引入到连接装置——此处的膜复合物3的第二主表面340的第一区段344上的分压62(参见图1)形成。强制锁定连接的相应接触位置304、720在此优选设置有金表面，特别是几微米薄的金层，因为它们具有最佳的接触性质和接触阻抗。此外，强制锁定连接的相应接触位置304、720具有小于5μm，特别是小于2um的粗糙深度(Rz)以及小于1μm，特别是小于0.5μm的平均粗糙度(Ra)，在各种情形下均根据EN ISO 4287标准来确定。
功率半导体组件7的第二接触区域720与左侧导体轨道22导电地连接。为此，膜复合物3的第一金属膜30随着功率半导体组件7从接触位置304延伸远达左侧导体轨道22的接触位置222。借助于加压烧结连接82或者在现有技术中常规的一些其他的连接形成在连接装置3的接触位置308和基底2的导体轨道2的接触位置222之间的紧密连接。
连接装置3进一步具有电绝缘膜32和另一导电膜34，它们交互作用形成功率电子开关装置1的进一步的符合电路的内部连接。
此外，功率电子开关装置1还包括优选凝胶状绝缘物质38，其被布置于基底2、连接装置3与功率半导体组件7之间的间隙内。所述绝缘物质用于内部电绝缘，特别是连接装置3的第一导电膜30与基底2的右侧导体轨道22之间的电绝缘。
图3是根据本发明的功率电子开关装置1的第二配置的剖视图。在此，再次借助上述强制锁定连接，形成功率半导体组件7与连接装置3之间的导电地连接。功率半导体组件7与基底2的其指配的右侧导体轨道22的粘聚连接同样以上述方式形成。功率半导体装置7到基底2的导体轨道22紧密连接以上述方向被同样地形成。
与参照图2的第一配置相比，在此，连接装置3在相对于功率半导体组件7以及相对于左侧导体轨道22的接触区域中仅具有第一导电膜30的并不直接彼此连接的区段。相反，在所述区段中布置有从第一导电膜30穿过绝缘膜32到第二导电膜34的电镀通孔320。因此，经由第二导电膜34产生左侧导体轨道22与功率半导体组件7之间的电气连接。此外，在左侧导体轨道22上示出在此例如构造为弹簧接触元件的端子元件12。
图4示出根据本发明的功率电子开关装置1的第三配置的剖视图，所述第三配置依照根据本发明的第二方法来制造。在此以关于图3已经描述了的方式构造具有功率半导体组件7的基底2。
电绝缘粘接性物质36——优选地，基于硅橡胶的粘聚剂在两个导体轨道22之间并且以在边缘区域覆盖导体轨道的方式布置在基底2上。在不借助压力装置5施加压力的情况下，所述粘接性物质于基底2在其区段228与连接装置3在其区段348之间提供粘接，即至少粘附连接。其重点在于，所述粘附连接并不促成导电并且由此仅布置于区段228、348中，其并不在连接装置3与基底2之间——更确切而言，导体轨道22与功率半导体组件7之间形成导电接触。
在此，通过第二导电膜34而非通过第一导电膜形成功率半导体组件7与左侧导体轨道22之间借助连接装置3的导电地连接。在此情形下，与参照图3的配置相比，在左侧导体轨道22的区域中无需第一导电膜30的区段并且由此也无需电镀通孔。在功率半导体组件7的区域中，连接装置3的配置如参照图3所述。
连接装置3与功率半导体组件7之间以及连接装置3与基底2的左侧，即，被指配的导体轨道22之间的导电地连接在各种情形下均构造为强制锁定连接。为此，相应的分压62(也参见图1)借助相应的压力装置5的所指配的压力元件52而引入到相应的连接部分上。因此，在此情形下，分压62被施加于连接装置的第二主表面340的第二区段346上，作为其结果，第二导电膜34的接触区域342被压到左侧导体轨道22的接触区域222上，并且以强制锁定方式与其导电地连接。
这种功率电子开关装置1的第三配置的主要优势在于，在此仅需在基底层面，即在功率半导体组件7与所指配的导体轨道22之间实现粘聚且导电地连接。这样的连接在本领域中常见并且相对制造简单，即使是在压力烧结连接的情况下。然后连接装置3变成粘附的，其同样易于实施并且能够足以固定连接方，即基底2与连接装置3。仅在功率电子开关装置的操作期间进行上述的施加压力，该压力在此形成连接装置3与功率半导体组件7之间以及连接装置3与基底2的导体轨道22之间的强制锁定式导电地连接。
图5示出功率电子开关装置1在不同剖面中的剖视图。根据图5a的剖面示出两个功率半导体组件7，它们以典型但未示出的方式布置在共同的基底的导体轨道上。在不限制一般性的情况下，这涉及具有中央栅极端子区域和与其相邻的发射极端子区域的晶体管，以及具有阴极端子区域的二极管。
图5b示出连接装置3的第一固有结构化的导电膜30。这在晶体管的发射极端子区域与二极管的阴极端子区域之间形成导电地连接。在此情形下，针对晶体管的栅极端子区域实施切口。
图5c示出连接装置3的第二固有结构化的导电膜34。这形成与晶体管的栅极端子区域的导电地连接。
图5d示出接触装置的指配给功率半导体组件7的接触元件的印记，其中，只有一个接触元件针对晶体管的方形的基本形状而指配给晶体管，并且两个接触元件针对二极管的矩形的基本形状而指配给二极管。相应的印记对应于连接装置3的第二主表面340上的第一区段344，其被布置为与功率半导体组件在法线方向上对准，并且突出到相应的功率半导体组件上。显而易见，覆盖区的面积——即意欲引入压力的面积覆盖功率半导体组件的面积的最大可能部分，而不会超出所述面积。

Claims (14)

1.一种功率电子开关装置(1)，其包括基底(2)、包括连接装置(3)、以及包括压力装置(5)，
其中，所述基底(2)具有彼此电绝缘的导体轨道(22)，并且功率半导体组件(7)以其第一主表面(70)来被布置在所述导体轨道(22)中的一个上，并且所述功率半导体组件(7)被导电地连接到该导体轨道(22)，
其中，所述连接装置(3)被构造为包括导电膜(30、34)和电绝缘膜(32)在内的膜复合物并且由此形成第一主表面和第二主表面(300、340)，
其中，所述开关装置借助所述连接装置(3)以符合电路的方式来被连接在内部，并且在此情形下，所述功率半导体组件(7)的所述第二主表面(72)的接触区域(720)以强制锁定且导电的方式来被连接至所述连接装置(3)的所述第一主表面(300)的第一接触区域(304)，为此，所述压力装置(5)具有压力体(50)以及在所述功率半导体组件(7)的方向上从所述压力体(50)突出的压力元件(52)，
其中，所述压力元件(52)压到所述膜复合物(3)的所述第二主表面(340)的第一区段(344)上，并且在此情形下，所述第一区段(344)被布置成在所述功率半导体组件(7)的区域(74)内沿着所述功率半导体组件(7)的法线(N)的方向突出。
2.根据权利要求1所述的开关装置，其中，
所述连接装置的第二接触区域(308)以强制锁定或粘聚的方式并且以导电的方式被连接到所述基底(2)的所指配的导体轨道(22)的接触区域(222)。
3.根据权利要求1或2所述的开关装置，其中，
所述功率半导体组件(7)以强制锁定或粘聚的方式通过其第一主表面(70)来被连接至所指配的导体轨道(22)。
4.根据权利要求1或2所述的开关装置，其中，
所述压力体(50)具有第一切口(500)，所述压力元件(52)从所述第一切口突出。
5.根据权利要求4所述的开关装置，其中，
所述压力体(50)的所述第一切口(500)被构造为从第一主表面(502)起始的凹陷部，
所述压力元件(52)完全地或近似完全地填充所述压力体(50)的所述切口(500)，并且
所述压力元件(52)在所述压力体的所述第一主表面(502)从所述压力体的所述切口(500)突出。
6.根据权利要求1或2所述的开关装置，其中，
所述压力体(52)的横向广度(544)与垂直广度(520)的比率具有大于2比1的比率，特别是具有大于4比1的比率。
7.根据权利要求1或2所述的开关装置，其中，
所述压力体(50)由耐高温的热塑性塑料组成，特别是由聚苯硫醚组成，并且
所述压力元件(52)由弹性体组成，优选地由硅酮弹性体组成，特别是由交联的液态硅酮组成。
8.根据权利要求1或2所述的开关装置，其中，
所述第一区段(344)的表面面积具有所指配的功率半导体组件(7)的区域(74)的至少20％，特别是至少50％。
9.根据权利要求1或2所述的开关装置，其中，
各个所述粘聚的连接被构造为焊接的、粘接的或压力烧结的连接。
10.一种包括根据权利要求1-9中的任一项所述的电子开关装置(1)的布置结构(100)，其包括冷却装置(4)并且包括压力引入装置(6)，其中，
所述压力引入装置(6)以间接地或直接地紧靠所述冷却装置(8)的方式来被支撑，并且将压力优选以集中的方式引入到所述压力装置(5)上，并且所述开关装置(1)由此以强制锁定的方式来被连接至所述冷却装置(4)。
11.根据权利要求10所述的布置结构，其中，
在所述基底(2)与所述冷却装置(4)之间布置导热层(40)，所述导热层(40)具有小于20μm，特别是小于10μm，特别是小于5μm的厚度。
12.根据权利要求10或者11所述的布置结构，其中，
所述冷却装置(4)优选地是功率半导体模块的金属基础板或热沉。
13.一种制造根据权利要求1至8中的任一项所述的功率电子开关装置(1)的实施例的方法，包括以下步骤：
A.提供所述基底(2)，所述基底(2)包括绝缘层(20)以及包括彼此电绝缘的导体轨道(22)，其中，在所述导体轨道(22)中的一个导体轨道上来布置功率半导体组件(7)，并且所述功率半导体组件(7)以粘聚的方式来被连接至该导体轨道；
B.提供所述连接装置(3)，所述连接装置(3)被构造为膜层叠体，所述膜层叠体被构造为交替地具有两个固有结构化的导电膜(30、34)以及在所述两个导电膜(30、34)之间的电绝缘膜(32)；
C.将粘接性物质(36)在粘接区段处布置在所述基底(2)或所述连接装置(3)上，所述粘接区段不用于在连接方，即所述连接装置(3)与所述基底(2)之间的导电连接；
D.借助所述粘接性物质(36)，将所述连接装置(3)布置且粘接地连接至所述基底(2)；
E.以使得在所述连接装置(3)与所指配的功率半导体组件(7)之间形成强制锁定的且导电的连接的方式，借助压力装置(5)和压力引入装置(6)将压力引入到所述连接装置(3)上。
14.根据权利要求13所述的方法，其中，
在所述连接装置(3)与所指配的导体轨道(22)之间形成强制锁定的且导电的连接。
CN201710599548.6A 2016-07-22 2017-07-21 功率电子开关装置、其布置结构及制造开关装置的方法 Pending CN107644818A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016113536.4 2016-07-22
DE102016113536 2016-07-22

Publications (1)

Publication Number Publication Date
CN107644818A true CN107644818A (zh) 2018-01-30

Family

ID=59298281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710599548.6A Pending CN107644818A (zh) 2016-07-22 2017-07-21 功率电子开关装置、其布置结构及制造开关装置的方法

Country Status (3)

Country Link
US (1) US10079120B2 (zh)
EP (1) EP3273470A1 (zh)
CN (1) CN107644818A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534493A (zh) * 2018-05-25 2019-12-03 赛米控电子股份有限公司 具有塑料模制件和负载端子元件的模块和功率半导体器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017115883B4 (de) * 2017-07-14 2020-04-02 Semikron Elektronik Gmbh & Co. Kg Leistungselektronisches Submodul mit Gleich- und Wechselspannungsanschlusselementen und Anordnung hiermit
DE102018107853B3 (de) * 2018-04-03 2019-07-04 Semikron Elektronik Gmbh & Co. Kg Schalteinrichtung und Verfahren zur Herstellung einer Schalteinrichtung
DE102019115573B4 (de) 2019-06-07 2021-12-09 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung und Verfahren zur Herstellung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10121970A1 (de) * 2001-05-05 2002-11-28 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung
DE102013108185A1 (de) * 2013-07-31 2015-02-05 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102014106570A1 (de) * 2014-05-09 2015-11-12 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Schalteinrichtung und Anordnung hiermit
CN105551977A (zh) * 2014-10-27 2016-05-04 赛米控电子股份有限公司 用于生产具有防潮电绝缘盖的开关器件的方法以及用于生产具有该开关器件的装置的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
DE102004018477B4 (de) * 2004-04-16 2008-08-21 Infineon Technologies Ag Halbleitermodul
DE102006025531A1 (de) 2006-06-01 2008-04-10 Semikron Elektronik Gmbh & Co. Kg Stromrichtermodul
DE102010039824B4 (de) 2010-08-26 2018-03-29 Semikron Elektronik Gmbh & Co. Kg Leistungsbaugruppe mit einer flexiblen Verbindungseinrichtung
DE102013104950B3 (de) * 2013-05-14 2014-04-30 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Anordnung hiermit
DE102013104949B3 (de) 2013-05-14 2014-04-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung und Anordnung hiermit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10121970A1 (de) * 2001-05-05 2002-11-28 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung
DE102013108185A1 (de) * 2013-07-31 2015-02-05 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102014106570A1 (de) * 2014-05-09 2015-11-12 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Schalteinrichtung und Anordnung hiermit
CN105551977A (zh) * 2014-10-27 2016-05-04 赛米控电子股份有限公司 用于生产具有防潮电绝缘盖的开关器件的方法以及用于生产具有该开关器件的装置的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534493A (zh) * 2018-05-25 2019-12-03 赛米控电子股份有限公司 具有塑料模制件和负载端子元件的模块和功率半导体器件
CN110534493B (zh) * 2018-05-25 2024-04-09 赛米控电子股份有限公司 具有塑料模制件和负载端子元件的模块和功率半导体器件

Also Published As

Publication number Publication date
US10079120B2 (en) 2018-09-18
EP3273470A1 (de) 2018-01-24
US20180025854A1 (en) 2018-01-25

Similar Documents

Publication Publication Date Title
CN107644819A (zh) 功率电子开关装置、其布置结构及制造开关装置的方法
CN106340493B (zh) 功率电子模块
KR102214418B1 (ko) 전력 반도체 스위칭 장치 및 이를 포함하는 장치
CN105097716B (zh) 具有开关装置的功率半导体模块以及包括该功率半导体模块的布置
JP5118888B2 (ja) 互いに電気絶縁された端子要素を備えたパワー半導体モジュール
US8018047B2 (en) Power semiconductor module including a multilayer substrate
CN107644818A (zh) 功率电子开关装置、其布置结构及制造开关装置的方法
US9627356B2 (en) Semiconductor module, semiconductor module arrangement and method for operating a semiconductor module
CN107644858B (zh) 功率电子开关装置、其布置结构及制造开关装置的方法
KR20130006368A (ko) 냉각장치를 포함하는 전력 전자 시스템
EP4097761B1 (en) Freely configurable power semiconductor module
US9466542B2 (en) Semiconductor device
CN105551977B (zh) 用于生产具有防潮电绝缘盖的开关器件的方法以及用于生产具有该开关器件的装置的方法
US20170092574A1 (en) Method for manufacture a power electronic switching device and power electronic switching device
US11646251B2 (en) Semiconductor device
CN107204300A (zh) 用于制造芯片复合结构的方法
CN106486439A (zh) 包括两部分式壳体的功率电子子模块
CN108172550B (zh) 用于电力电子开关装置的压力装置、开关装置及其配置
US11538725B2 (en) Semiconductor module arrangement
CN107180823A (zh) 具有金属模铸体的封装的功率半导体装置
KR100635681B1 (ko) 매트릭스 컨버터
US11837531B2 (en) Semiconductor device with galvanically isolated semiconductor chips
CN106486436A (zh) 包括多个子模块和压力装置的功率半导体模块及其布置
US6989590B2 (en) Power semiconductor device with a control circuit board that includes filled through holes
CN103681552A (zh) 功率半导体模块和用于制造功率半导体模块的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180130