DE102018107853B3 - Schalteinrichtung und Verfahren zur Herstellung einer Schalteinrichtung - Google Patents

Schalteinrichtung und Verfahren zur Herstellung einer Schalteinrichtung Download PDF

Info

Publication number
DE102018107853B3
DE102018107853B3 DE102018107853.6A DE102018107853A DE102018107853B3 DE 102018107853 B3 DE102018107853 B3 DE 102018107853B3 DE 102018107853 A DE102018107853 A DE 102018107853A DE 102018107853 B3 DE102018107853 B3 DE 102018107853B3
Authority
DE
Germany
Prior art keywords
substrate
recess
adhesive
power semiconductor
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018107853.6A
Other languages
English (en)
Inventor
Heiko Engelhardt
Stefan Huxhold
Peter Stöcklein
Clemens VENNEBUSCH
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Priority to DE102018107853.6A priority Critical patent/DE102018107853B3/de
Priority to CN201910226336.2A priority patent/CN110351960A/zh
Application granted granted Critical
Publication of DE102018107853B3 publication Critical patent/DE102018107853B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • B32B7/14—Interconnection of layers using interposed adhesives or interposed materials with bonding properties applied in spaced arrangements, e.g. in stripes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/06—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools
    • B22F7/062—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools involving the connection or repairing of preformed parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Conversion In General (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer Schalteinrichtung 1 mit den Schritten:Bereitstellen eines Substrats 2 mit gegeneinander isolierten Leiterbahnen 22 als Substratoberfläche, Bereitstellen einer Verbindungseinrichtung 3, wobei die Verbindungseinrichtung 3 eine dem Substrat 2 zugewandte Verbindungseinrichtungsunterseite 300 und eine der Verbindungseinrichtungsunterseite 300 gegenüberliegende Verbindungseinrichtungsoberseite 340 aufweist, Ausbilden von mindestens einer durchgängigen Aussparung 100 in der Verbindungseinrichtung 3, Anordnen der Verbindungseinrichtung 3 auf dem Substrat 2, Anordnen eines Klebstoffes 4 in der durchgängigen Aussparung 100 und auf der Substratkontaktfläche 5, indem der Klebstoff 4 durch die Aussparung 100 hindurch in Kontakt mit einer Substratkontaktfläche 5 des Substrats 2 ist, und der Klebstoff 4 den Aussparungsoberflächenrand 101 zumindest teilweise überdeckt, und verfestigen des Klebstoffes 4, so dass das Substrat 2 klebend an der Verbindungseinrichtung 3 fixiert wird.Ferner betrifft die Erfindung eine solche Schalteinrichtung.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Schalteinrichtung, die eine Basiszelle eines Leistungshalbleitermoduls oder eines leistungselektronischen Systems ausbilden kann, indem sie alleine oder in Kombination mit weiteren, vorzugsweise identischen, Basiszellen den leistungselektronischen Grundbaustein des Leistungshalbleitermoduls oder eines leistungselektronischen Systems bildet. Weiterhin betrifft die Erfindung eine Schalteinrichtung.
  • Aus der EP 3 273 470 A1 ist eine Schalteinrichtung mit einem Substrat, mit einer Verbindungseinrichtung und mit einer Druckeinrichtung bekannt, wobei das Substrat gegeneinander elektrisch isolierte Leiterbahnen aufweist und auf einer der Leiterbahnen ein Leistungshalbleiterbauelement mit seiner ersten Hauptfläche angeordnet und elektrisch leitend damit verbunden ist. Die Verbindungseinrichtung ist als Folienverbund mit einer elektrisch leitenden und einer elektrisch isolierenden Folie ausgebildet und bildet somit eine erste und eine zweite Hauptfläche aus. Die Schalteinrichtung ist mittels der Verbindungseinrichtung intern schaltungsgerecht verbunden. Hierbei ist eine Kontaktfläche der zweiten Hauptfläche des Leistungshalbleiterbauelements mit einer ersten Kontaktfläche der ersten Hauptfläche der Verbindungseinrichtung kraftschlüssig und elektrisch leitend verbunden. Die Druckeinrichtung weist einen Druckkörper und ein hiervon in Richtung des Leistungshalbleiterbauelements hervorstehendes Druckelement auf, wobei das Druckelement auf einen ersten Abschnitt der zweiten Hauptfläche des Folienverbunds drückt und hierbei dieser erste Abschnitt in Projektion entlang der Normalenrichtung des Leistungshalbleiterbauelements vollständig innerhalb der Fläche des Leistungshalbleiterbauelements angeordnet ist. Zwischen Folienverbund und Substrat ist eine adhäsive Schicht angeordnet, welche für eine haftende Verbindung des Folienverbundes mit dem Substrat ohne Druckbeaufschlagung der Druckeinrichtung sorgt.
  • Ferner ist die DE 10 2015 120 156 A1 bekannt. Diese beschreibt eine Herstellung einer Schalteinrichtung mittels einer Pressvorrichtung. Die Pressvorrichtung weist einen ein elastisches Kissenelement aufweisenden Pressstempel zur materialschlüssigen Sinterverbindung eines ersten Verbindungspartners mit einem zweiten Verbindungspartner, nämlich einem Substrat und einem Folienverbund, auf. Dabei ist das elastische Kissenelement des Pressstempels von einem formstabilen Rahmen umgeben, innerhalb welchem das Kissenelement und ein Führungsteil des Pressstempels derart linear beweglich geführt werden, dass sich der formstabile Rahmen auf den ersten Verbindungspartner oder einen Werkstückträger mit darin angeordnetem ersten Verbindungspartner, absenkt. Nach Anliegen an diesem wird der Presstempel samt elastischem Kissenelement auf den zweiten Verbindungspartner abgesenkt. Auf das elastische Kissen wird ein notwendiger Druck ausgeübt, um den ersten mit dem zweiten Verbindungspartner zu verbinden. Die Verbindungpartner müssen jedoch vor dem Sinterprozess positioniert und fixiert werden.
  • Die US 2014 / 0 055 007 A1 offenbart eine Anordnung aus einem Piezoaktor und einer flexiblen Leiterplatte, mit wenigstens einer durch einen elektrisch leitfähigen Klebstoff hergestellten elektrischen und mechanischen Verbindung zwischen einem ersten Anschlusskontakt an der flexiblen Leiterplatte und einem zweiten Anschlusskontakt an dem Piezoaktor, wobei die Verbindung durch eine Öffnung in der flexiblen Leiterplatte geführt ist und wobei die miteinander verklebten Oberflächen der Anschlusskontakte einen im wesentlichen parallel und gleich orientierten Normalenvektor aufweisen und der zweite Anschlusskontakt aus einer Dünnschichtelektrode und wenigstens einer Dickschichtelektrode besteht.
  • Es ist technisch wünschenswert, bei der Herstellung einer solchen Schalteinrichtung die Verbindungseinrichtung zuverlässig auf dem Substrat zu fixieren.
  • In Kenntnis der genannten Gegebenheiten liegt der Erfindung die Aufgabe zugrunde, ein zuverlässiges Verfahren für die Herstellung einer Schalteinrichtung sowie eine derartige Schalteinrichtung anzugeben.
  • Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 und eine Schalteinrichtung mit den Merkmalen des Anspruchs 10 gelöst. In den Unteransprüchen sind weitere vorteilhafte Maßnahmen aufgelistet, die beliebig miteinander kombiniert werden können, um weitere Vorteile zu erzielen.
  • Erfindungsgemäß wird ein Verfahren zur Herstellung einer Schalteinrichtung angegeben mit den Schritten:
    • - Bereitstellen eines Substrats mit gegeneinander elektrisch isolierten Leiterbahnen, wobei auf mindestens einer der Leiterbahnen ein Leistungshalbleiterbauelement angeordnet ist und wobei das Leistungshalbleiterbauelement eine Leistungshalbleiteroberfläche und eine Leistungshalbleiterunterfläche aufweist, wobei die Leistungshalbleiterunterfläche mit einer Leiterbahn elektrisch leitend verbunden ist, und
    • - Bereitstellen einer Verbindungseinrichtung, wobei die Verbindungseinrichtung als ein Folienverbund mit zumindest einer ersten elektrisch leitenden Folie und einer elektrisch isolierenden Folie ausgebildet ist, wobei die Verbindungseinrichtung eine dem Substrat zugewandte Verbindungseinrichtungsunterseite und eine der Verbindungseinrichtungsunterseite gegenüberliegende Verbindungseinrichtungsoberseite aufweist und wobei die Verbindungseinrichtung eine durchgängige Aussparung aufweist, wobei sich die Aussparung von der Verbindungseinrichtungsoberseite bis zur Verbindungseinrichtungsunterseite durchgängig erstreckt, wobei die Aussparung einen Aussparungsoberflächenrand auf der Verbindungseinrichtungsoberseite aufweist, und
    • - Anordnen der Verbindungseinrichtung auf dem Substrat und Anordnen eines Klebstoffes in der durchgängigen Aussparung und auf einer Substratkontaktfläche, wobei der Klebstoff durch die Aussparung hindurch in Kontakt mit der Substratkontaktfläche des Substrats ist, und wobei der Klebstoff den Aussparungsoberflächenrand zumindest teilweise überdeckt, und
    • - Verfestigen des Klebstoffes.
  • Der Klebstoff wird somit derart verfestigt, dass das Substrat klebend an der Verbindungseinrichtung stoff- und formschlüssig fixiert wird.
  • Dabei ist unter Substratkontaktfläche diejenige Fläche des Substrats zu verstehen, die gezielt mit dem Klebstoff durch die Aussparung in Kontakt gebracht wird. Ist die Substratkontaktfläche als eine Vertiefung ausgebildet, so ist damit eine die Vertiefung begrenzende, Fläche zu verstehen. Die Fläche kann zudem einen Umfang aufweisen. Die Fläche kann im Substrat einen Teil der Leiterbahnen als auch einen Teil des Isolierstoffkörpers umfassen.
  • Die Verbindungseinrichtung ist bevorzugt als Folienstapel ausgebildet, welcher bevorzugt eine erste elektrisch leitende, eine zweite elektrisch leitende Folie und dazwischen eine isolierende Folie aufweist. Die elektrisch leitenden Folien sind vorteilhafterweise in sich strukturiert um weitere Leiterbahnen auszubilden. Zur Ausbildung des Folienstapels kann zwischen den Folien eine stoffschlüssige Verbindung vorgesehen sein.
  • Das Leistungshalbleiterbauelement ist bevorzugt mit seiner Leistungshalbleiterunterfläche kraft- oder stoffschlüssig, als Löt-, Klebe- oder Sinterverbindung mit einer der Leiterbahnen elektrisch verbunden.
  • Durch die Erfindung ergibt sich sowohl eine formschlüssige Verbindung als auch eine stoffschlüssige Verbindung der Verbindungseinrichtung mit dem Substrat. Die zumindest teilweise Überdeckung des Aussparungsoberflächenrandes bewirkt eine mechanische Verzahnung der beiden Verbindungspartner und damit eine formschlüssige Verbindung. Die formschlüssige Verbindung bildet sich insbesondere in einer Normalenrichtung des Substrats aus. Die Klebverbindung bewirkt die stoffschlüssige Verbindung. Durch die stoff- als auch formschlüssige Verbindung ist eine einfache Möglichkeit der sicheren als auch zuverlässigen Fixierung des Substrats mit der Verbindungseinrichtung möglich, um z. B. ein anschließendes Sinterverbinden oder Schweißverbinden des Substrats und der Verbindungseinrichtung zu ermöglichen, ohne die Gefahr, dass das Substrat und die Verbindungseinrichtung sich vor dieser Verbindung zueinander verdrehen. Damit ist eine spätere interne schaltungsgerechte Verbindung der Verbindungseinrichtung mit den Leiterbahnen des Substrats .gewährleistet.
  • Durch die Erfindung wird eine zuverlässige Fixierung der Verbindungseinrichtung mit dem Substrat ermöglicht. Das erfindungsgemäße Verfahren ist durch den Verzicht auf Werkzeugelemente zur Fixierung des Substrats automatisierungsfähig sowie schnell durchführbar. Durch die Erfindung wird das Fehler- bzw. Ausschussrisiko der Schalteinrichtung, im Vergleich zum Stand der Technik, minimiert.
  • Bevorzugt überdeckt der Klebstoff den Aussparungsoberflächenrand vollständig. Besonders bevorzugt überdeckt der Klebstoff einen Aussparungsrandbereich vollständig. Dadurch ergibt sich eine besonders gute Verzahnung, bzw. formschlüssige Verbindung des Substrats mit der Verbindungseinrichtung.
  • In einer bevorzugten Ausgestaltung umfasst das Verfahren den weiteren Schritt des stoffschlüssigen Verbindens der Verbindungseinrichtungsunterseite mit der Substratoberfläche und/oder der Leistungshalbleiteroberfläche. Alternativ umfasst das Verfahren den weiteren Schritt des Druckverbindens der Verbindungseinrichtungsunterseite mit der Substratoberfläche und/oder der Leistu ngshalbleiteroberfläche.
  • In einer bevorzugten weiteren Ausgestaltung umfasst das Anordnen eines Klebstoffes in der durchgängigen Aussparung zumindest folgende Schritte:
    • - Bereitstellen einer Applizierdüse,
    • - Verkleben der Verbindungseinrichtung und des Substrats durch Anordnen des Klebstoffes mittels der Applizierdüse,
    • - Aushärten des Klebstoffes durch eine Aushärtevorrichtung, insbesondere einer Lichtvorrichtung.
  • Mit der Applizierdüse wird Klebstoff in die Aussparung und durch die Aussparung auf die Substratkontaktfläche aufgebracht. Dadurch ist ein gezieltes Ein- und Aufbringen möglich. So wird vermieden, dass sich zwischen der Verbindungseinrichtung und dem Substrat unnötig viel Klebstoff ansammelt. Anschließend wird der Klebstoff verfestigt, d.h. insbesondere ausgehärtet. Insbesondere ist der Klebstoff ein in UV- / sichtbarem Licht härtender Kunststoffklebstoff, z.B. Epoxidharzklebstoff. Die Aushärtung kann mittels einer Lichtvorrichtung durchgeführt werden.
  • In bevorzugter Ausgestaltung wird die Aussparung durch einen Schneidplotter oder eine Laserschneideinrichtung hergestellt. Neben der Laserschneideinrichtung und dem Schneidplotter können zur Herstellung der Aussparung weitere Verfahren verwendet werden, wie beispielsweise Wasserstrahlschneiden oder Stanzen.
  • Weiterhin bevorzugt ist die zumindest eine Aussparung mittig in der Verbindungseinrichtung ausgebildet. Dies ist vor allem bei kleineren Verbindungseinrichtungen und kleineren Substraten von Vorteil.
  • In einer bevorzugten Ausgestaltung sind mindestens zwei Aussparungen ausgebildet. In weiterer bevorzugter Ausführungsform ist die Verbindungseinrichtung mit Eckbereichen ausgebildet, wobei die mindestens zwei Aussparungen in den Eckbereichen angeordnet oder ausgebildet sind. Es erweist sich als vorteilhaft, wenn die mindestens zwei Aussparungen sich diagonal gegenüberliegend angeordnet sind. Durch diese Anordnung wird ein möglicher Versatz bzw. Verdrehung zwischen der Verbindungseinrichtung und dem Substrat verhindert.
  • In einer weiteren bevorzugten Ausgestaltung weist das Substrat eine Vertiefung auf. Die Substratkontaktfläche ist dabei als die Vertiefung begrenzende Fläche in dem Substrat ausgebildet. Die Vertiefung kann dabei als Loch ausgestaltet sein. Das Loch kann sich durch mindestes eine der Leiterbahnen hindurch bis hin zum Isolierstoffkörper erstrecken. Das Loch kann dabei als Ätzloch ausgestaltet sein. Alternativ oder zusätzlich kann als Loch eine bereits vorhandene Vertiefung beispielsweise in einer der Leiterbahnen verwendet werden. Die Vertiefung führt zu einer Vergrößerung der Klebefläche und damit zu einer verbesserten Adhäsion der Klebverbindung.
  • Bevorzugt wird die Vertiefung durch Ätzen hergestellt. Dies stellt ein einfaches Verfahren zur Herstellung einer solchen Vertiefung dar. Dabei kann eine Ätzlösung verwendet werden. Ferner kann Lack als Ätzstopp dienen. Der Einsatz von Nass- oder auch Trockenätzen ist möglich. Auch andere Verfahren wie Laserablation sind denkbar.
  • In einer bevorzugten Ausgestaltung weist das Substrat einen elektrisch nichtleitenden Isolierstoffkörper, auf dem die Leiterbahnen aufgebracht sind, auf, wobei sich die jeweilige Vertiefung durch eine jeweilige Leiterbahn hindurch bis hin zum Isolierstoffkörper erstreckt. Durch die Vertiefung, d.h. die Erhöhung der Substratkontaktfläche ergibt sich eine besonders gute Klebverbindung.
  • Ein weiterer Gegenstand der Erfindung betrifft eine Schalteinrichtung mit einem Substrat mit gegeneinander elektrisch isolierten Leiterbahnen, wobei auf mindestens einer der Leiterbahnen ein Leistungshalbleiterbauelement angeordnet ist und wobei das Leistungshalbleiterbauelement eine Leistungshalbleiteroberfläche und eine Leistungshalbleiterunterfläche aufweist, wobei die Leistungshalbleiterunterfläche mit einer Leiterbahn elektrisch leitend verbunden ist und mit einer Verbindungseinrichtung, wobei die Verbindungseinrichtung als ein Folienverbund mit zumindest einer ersten elektrisch leitenden Folie und einer elektrisch isolierenden Folie ausgebildet ist, wobei die Verbindungseinrichtung eine dem Substrat zugewandte Verbindungseinrichtungsunterseite und eine der Verbindungseinrichtungsunterseite gegenüberliegende Verbindungseinrichtungsoberseite aufweist, wobei die Verbindungseinrichtung eine durchgängige Aussparung aufweist, wobei sich die Aussparung von der Verbindungseinrichtungsoberseite bis zur Verbindungseinrichtungsunterseite durchgängig erstreckt, wobei die Aussparung einen Aussparungsoberflächenrand auf der Verbindungseinrichtungsoberseite aufweist, wobei die Verbindungseinrichtung auf dem Substrat angeordnet ist und wobei ein Klebstoff in der durchgängigen Aussparung und auf einer Substratkontaktfläche angeordnet ist, wobei der Klebstoff durch die Aussparung hindurch in Kontakt mit der Substratkontaktfläche des Substrats ist, wobei der Klebstoff den Aussparungsoberflächenrand zumindest teilweise überdeckt, und wobei der Klebstoff verfestigt ist.
  • Der Klebstoff ist somit derart verfestigt, dass das Substrat klebend an der Verbindungseinrichtung stoff- und formschlüssig fixiert ist.
  • Die Schalteinrichtung weist sowohl eine formschlüssige Verbindung als auch eine stoffschlüssige Verbindung der Verbindungseinrichtung mit dem Substrat auf. Die Verbindungseinrichtung ist dabei klebend an dem Substrat stoff- und formschlüssig fixiert. Weitere Vorteile einer solchen Schalteinrichtung entsprechen im Wesentlichen den Vorteilen des erfindungsgemäßen Verfahrens, weshalb sie hier nicht wiederholt werden.
  • Es erweist sich ferner als vorteilhaft, wenn das Substrat eine Vertiefung aufweist und die Substratkontaktfläche, als eine die Vertiefung begrenzende Fläche in dem Substrat ausgebildet ist. In einer bevorzugten Ausgestaltung weist das Substrat einen elektrisch nichtleitenden Isolierstoffkörper auf dem die Leiterbahnen aufgebracht sind, auf, wobei sich die jeweilige Vertiefung durch eine jeweilige Leiterbahn hindurch bis hin zum Isolierstoffkörper erstreckt.
  • In bevorzugter Ausgestaltung ist ein Umfang der durch die Vertiefung ausgebildeten Fläche im Substrat in einer Normalenrichtung fassförmig oder kegelförmig ausgebildet oder nimmt bis zum Isolationsstoffkörper in Normalenrichtung des Substrats, in Richtung auf das Substrat, zu. Unter fassförmig ist auch fassförmig gewölbt zu verstehen. Dabei nimmt der Umfang bis zu einer Fassmitte zu und anschließend wieder ab. Auch eine kegelförmige, sich zum Isolierstoffkörper aufweitende Vertiefung, ist möglich. Durch diese Ausgestaltung bildet die Vertiefung eine Hinterschneidung aus. Durch diese Hinterschneidung wird ein versehentliches Herausziehen und/oder Ablösen des Klebstoffs aus dem Substrat erschwert. Dadurch ergibt sich eine verbesserte Verbindung der Verbindungseinrichtung mit dem Substrat.
  • Bevorzugt bildet der Klebstoff auf der Verbindungseinrichtungsoberseite einen Klebekopf aus. Dabei versteht man unter Klebekopf eine Art Pfropfen der vollständig den Aussparungsoberflächenrand überdeckt und sich in dem Aussparungsrandbereich erstreckt. Das heißt, das offene Volumen der Aussparung wird merklich über die Verbindungseinrichtungsoberseite über die Aussparung hinaus mit Klebstoff aufgefüllt. Somit bildet der Klebstoff eine Art Klebeniet mit einem Klebekopf aus. Dadurch ergibt sich eine besonders gute Verzahnung, das heißt, formschlüssige Verbindung der Verbindungseinrichtung mit dem Substrat.
  • In einer bevorzugten Ausgestaltung sind mindestens zwei Aussparungen ausgebildet. In weiterer bevorzugter Ausführungsform ist die Verbindungseinrichtung mit Eckbereichen ausgebildet, wobei die mindestens zwei Aussparungen in den Eckbereichen angeordnet oder ausgebildet sind. Es erweist sich als vorteilhaft, wenn die mindestens zwei Aussparungen sich diagonal gegenüberliegend angeordnet sind.
  • In einer bevorzugten Ausbildungsform weist die Aussparung einen Durchmesser von kleiner als 5 mm, insbesondere kleiner als 3 mm, und größer als 0,5 mm, auf. Diese Maße stellen jedoch keine Beschränkung dar.
  • Insbesondere ist die Schalteinrichtung mit einem wie oben beschriebenen Verfahren hergestellt.
  • Weitere Eigenschaften und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung unter Bezugnahme auf die beiliegenden Figuren. Darin zeigen schematisch:
    • 1 eine erste Ausgestaltung einer erfindungsgemäßen Schalteinrichtung im Querschnitt und
    • 2 die erste Ausgestaltung der erfindungsgemäßen Schalteinrichtung in Draufsicht und
    • 3 eine zweite Ausgestaltung einer erfindungsgemäßen Schalteinrichtung in Draufsicht und
    • 4 schematisch ein erfindungsgemäßes Verfahren und
    • 5 eine dritte Ausgestaltung der erfindungsgemäßen Schalteinrichtung im Querschnitt und
    • 6 eine vierte Ausgestaltung der erfindungsgemäßen Schalteinrichtung im Detail.
  • 1 zeigt eine erste Ausgestaltung einer erfindungsgemäßen Schalteinrichtung 1 im Querschnitt. Diese weist ein Substrat 2 mit einer Substratoberfläche auf, wobei ein Teil der Oberfläche als Leiterbahnen 22 ausgestaltet ist. Ferner weist das Substrat 2 einen elektrisch leitenden Isolierstoffkörper 20 als Grundköper auf, worauf die elektrisch voneinander isolierten Leiterbahnen 22 aufgebracht sind.
  • Elektrisch voneinander isolierten Leiterbahnen 22 können unterschiedliche Potentiale, insbesondere Lastpotenziale, aber auch Hilfs-, insbesondere Schalt- und Meßpotenziale, aufweisen.
  • Auf den Leiterbahnen 22 ist zumindest ein Leistungshalbleiterbauelement 7 angeordnet, das zum Beispiel als MOS-FET, oder als IGBT ausgebildet sein kann.
  • Das zumindest eine Leistungshalbleiterbauelement 7 weist eine Leistungshalbleiteroberfläche 72 und eine gegenüberliegende Leistungshalbleiterunterfläche 70 auf, wobei die Leistungshalbleiterunterfläche 70 mittels einer ersten Sinterverbindung 84 stoffschlüssig mit einer Leiterbahn 22 elektrisch leitend verbunden ist.
  • Für eine schaltungsgerechte interne Verbindung weißt die Schalteinrichtung 1 eine Verbindungseinrichtung 3 auf, welche aus einem Folienverbund ausgebildet ist. Der Folienverbund weist zwei leitende Folien 30 und 34 und eine dazwischen angeordnete isolierende Folie 32 auf. Die Folien 30,32,34 sind vorzugsweise miteinander stoffschlüssig verbunden. Die dem Substrat 2 zugewandte Fläche der Verbindungseinrichtung 3 bildet eine Verbindungseinrichtungsunterseite 300 aus. Ferner weist das Substrat 2 eine der Verbindungseinrichtungsunterseite 300 gegenüberliegende Verbindungseinrichtungsoberseite 340 auf.
  • Die Leistungshalbleiteroberfläche 72 ist mittels einer zweiten Sinterverbindung 85 stoffschlüssig mit der Folie 34 elektrisch leitend verbunden.
  • Die Verbindungseinrichtung 3 kann aus einem Folienverbund mit einer elektrisch leitenden Folie 34 und einer isolierenden Folie 32 bestehen. Andere Ausbildungen sind ebenfalls möglich.
  • Die zwei leitenden Folien 30, 34 der Verbindungseinrichtung 3 sind in sich strukturiert und bilden somit voneinander elektrisch isolierte Leiterbahnen der Folien 30, 34 aus. Diese Leiterbahnen der Folien 30, 34 verbinden insbesondere die Leistungshalbleiteroberfläche 72 des zumindest einen Leistungshalbleiterbauelements 7 mit einer oder mehreren Leiterbahnen 22 des Substrats 2. Es können auch gleichartige Verbindungen zwischen verschiedenen Leistungshalbleiterbauelementen 7 und verschiedenen Leiterbahnen 22 des Substrats 2 ausgebildet werden.
  • Zur externen elektrischen Anwendung kann die elektronische Schalteinrichtung 1 Last- und Hilfsanschlusselemente aufweisen (nicht in den Figuren gezeigt). Diese Lastanschlusselemente sind rein beispielhaft als Metallformkörper (nicht gezeigt) ausgebildet, die mit ihrem Kontaktfuß mit zumindest einer der Leiterbahnen 22 des Substrats 2 stoffschlüssig, vorteilhafterweise mittels einer Sinterverbindung, verbunden sind. Alternativ oder optional ergänzend können diese Lastanschlusselemente als Kontaktfedern ausgebildet sein.
  • Grundsätzlich können auch Teile der Verbindungseinrichtung 3 selbst als Last- oder Hilfsanschlusselemente, beispielsweise als Gate- oder Sensoranschlüsse ausgebildet sein (nicht dargestellt). Die Verbindungseinrichtung 3 kann nicht gezeigte elektrisch leitende Durchkontaktierungen zur elektrischen Verbindung von der ersten leitenden Folie 34 zur zweiten leitenden Folie 30 durch die isolierende Folie 32 hindurch aufweisen. Somit können komplexe elektrische Verbindungstopologien erzeugt werden.
  • Um eine spätere stoffschlüssige oder druckschlüssige Verbindung zwischen Verbindungeinrichtung 3 und Substrat 2 zu erzielen, wird die Verbindungseinrichtung 3 zunächst auf den Leiterbahnen 22 positioniert. Im Falle einer stoffschlüssigen Verbindung wird im Vorfeld auf die Leiterbahnen 22 und auf das Leistungshalbleiterbauelement 7 oder auf der Verbindungseinrichtungsunterseite 300 eine Lotschicht oder eine zu versinternde Sinterpaste an den Stellen, an denen sich die stoffschlüssige Verbindung ausbilden soll, angeordnet. Alternativ kann die stoffschlüssige Verbindung auch als Schweißverbindung ausgebildet sein.
  • Die Verbindungseinrichtung 3 wird so positioniert, dass sie die Leiterbahnen 22 und das mindestens eine Leistungshalbleiterbauelement 7 schaltungsgerecht elektrisch leitend verbinden kann. Anschließend wird die derart positionierte Verbindungseinrichtung 3 auf dem Substrat 2 fixiert.
  • Zur Fixierung der Verbindungseinrichtung 3 auf dem Substrat 2 ist vor deren Positionierung und Fixierung eine Aussparung 100 in die Verbindungseinrichtung 3 eingebracht. Die Aussparung 100 erstreckt sich durchgängig von der Verbindungseinrichtungsoberseite 340 bis zur Verbindungseinrichtungsunterseite 300. Dabei wird durch die Aussparung 100 ein Aussparungsoberflächenrand 101 auf der Verbindungseinrichtungsoberseite 340 ausgebildet.
  • Die Aussparung 100 kann insbesondere als Loch ausgestaltet sein. Die Aussparung 100 weist bevorzugt einen Durchmesser von kleiner 5 mm auf. Insbesondere ist die Aussparung 100 kleiner als 3 mm und größer als 0,5 mm. Die Aussparung 100 kann durch einen Schneidplotter oder mittels einer Laserschneideinrichtung eingebracht werden. Auch andere Herstellungsarten sind möglich.
  • In der Aussparung 100 wird zur Fixierung ein vorzugweise elektrisch isolierender Klebstoff 4, vorzugsweise ein lichthärtender Klebstoff, insbesondere ein in UV- / sichtbarem Licht härtender Kunststoffklebstoff, z.B. ein Epoxidharzklebstoff eingebracht. Der Klebstoff 4 kontaktiert die Substratoberfläche, genauer ausgedrückt die Leiterbahnen 22, des Substrats 2. Dadurch wird in diesem Kontaktbereich eine Substratkontaktfläche 5, welche hier verdickt dargestellt ist, ausgebildet. Somit wird das Substrat 2 mit der Verbindungseinrichtung 3 klebend verbunden. Der Klebstoff 4 wird so aufgebracht, dass er zumindest teilweise, insbesondere aber vollständig den Aussparungsoberflächenrand 101 überdeckt. Insbesondere wird der Klebstoff 4 in einem Aussparungsrandbereich 102 (2, 3) angeordnet. Das heißt, das offene Volumen der Aussparung 100 wird deutlich an der Verbindungseinrichtungsoberseite 340 über die Aussparung 100 hinaus mit Klebstoff 4 aufgefüllt. Somit bildet der Klebstoff 4 eine Art Klebeniet mit einem Klebekopf 6 aus. .
  • Anschließend wird der Klebstoff 4 zumindest verfestigt, insbesondere ausgehärtet. Der verfestigte, insbesondere, ausgehärtete Klebstoff 4 wirkt zwischen Substrat 2 und Verbindungseinrichtung 3 als verzahnte Verklebung.
  • Diese Klebung bewirkt eine Fixierung der Verbindungseinrichtung 3 auf dem Substrat 2 bis zum Sinterprozess. Insbesondere der Klebekopf 6 wirkt neben der Klebverbindung noch als formschlüssige Verbindung bzw. mechanische Verzahnung. Die formschlüssige Verbindung bildet sich insbesondere in einer Normalenrichtung N aus.
  • 2 zeigt eine erste mögliche Anordnung des Klebstoffes 4 (1) in einer Aussparung 100 (1). Hier ist der Klebekopf 6 und die Aussparung 100 (1) im Wesentlichen mittig in der Verbindungseinrichtung 3 angeordnet. Dies kann beispielsweise für kleine Verbindungseinrichtungen 3 zur Fixierung am Substrat 2 (1) ausreichend sein. Der Klebekopf 6 kann unterschiedlich ausgestaltet sein. Durch die Überdeckung des Aussparungsoberflächenrands 101 in einem Aussparungsrandbereich 102 wirkt die Klebung besonders gut als formschlüssige Verbindung der Verbindungseinrichtung 3 mit dem Substrat 2 (1).
  • 3 zeigt eine zweite mögliche Anordnung des Klebstoffes 4 (1). Hier sind zwei Aussparungen 100 (1) vorgesehen. Diese sind in einem jeweiligen Randbereich bzw. Eckbereich der Verbindungseinrichtung 3 vorgesehen und liegen sich diagonal gegenüber. Durch diese Anordnung wird eine mögliche Verdrehung bzw. ein möglicher Versatz durch Einwirkung eines Drehmoments zwischen der Verbindungseinrichtung 3 und den Substrat 2 minimiert. Dadurch wird ein Fehler- bzw. Ausschussrisiko minimiert.
  • 4 zeigt ein Verfahren zur Anordnung des Klebstoffes 4 in der Aussparung 100 (1), wobei die Verbindungseinrichtung 3 (1) und das Substrat 2 (1) vorab zueinander positioniert worden sind.
  • In einem ersten Schritt S1 wird eine Applizierdüse, die beispielsweise als Jetventil ausgebildet sein kann, mit dem Klebstoff 4 (1) bereitgestellt.
  • In einem zweiten Schritt S2 findet eine Materialdosierung statt, d. h. der Klebstoff 4 (1) wird dosiert in die Aussparung 100 (1) und durch diese hindurch auf die Substratkontaktfläche 5 (1) aufgebracht. Diese gezielte Dosierung verhindert, dass der Klebstoff 4 (1) eine Schicht bzw. eine zu große Schicht zwischen den Leiterbahnen 22 (1) und der Verbindungseinrichtungsunterseite 340 (1) ausbildet, die eine unerwünschte Wirkung haben könnte.
  • Anschließend wird in einem Schritt S3 bei dem lichtaushärtenden Klebstoff 4 (1) durch Bestrahlung mit einem entsprechenden Licht der Aushärteprozess aktiviert, sodass eine Verfestigung des Klebstoffes 4 (1) stattfindet. Am Ende des Verfestigungsprozesses ist der Klebstoff 4 (1) ausgehärtet.
  • Der Klebstoff 4 (1) härtet über eine vorgegebene Zeitdauer, die nur wenige Sekunden sein kann, aus. Dies ermöglicht eine schnelle Aushärtung und damit eine hohe Prozessgeschwindigkeit. Durch die direkte Aufbringung des Klebstoffes 4 ( 1) auf die Substratkontaktfläche 5 (1) durch die Aussparung 100 hindurch ist eine Automatisierung des Verfahrens zur Fixierung der Verbindungseinrichtung 3 (1) auf dem Substrat 2 (1) möglich.
  • 5 zeigt eine weitere dritte mögliche Ausführungsform der Erfindung. Hierbei ist die Substratkontaktfläche 5 als durch ein Loch begrenzende Fläche ausgestaltet. Dieses Loch erstreckt durch mindestes eine der Leiterbahnen 22 hindurch bis hin zum Isolierstoffkörper 20. Das Loch kann dabei als Ätzloch ausgestaltet sein. Alternativ oder zusätzlich kann als Loch eine bereits vorhandene Vertiefung in einer der Leiterbahn 22 verwendet werden. Das Loch führt zu einer Vergrößerung der Klebefläche und damit zu einer verbesserten Adhäsion der Klebverbindung. Dabei wird auch hier das offene Volumen der Aussparung 100 bis über den Aussparungsoberflächenrand 101 mit Klebematerial ausgefüllt.
  • In allen Ausführungsbeispielen kann die Aussparung 100 als rundes Loch ausgeführt sein. Dieses weist einen Durchmesser von kleiner 5 mm, insbesondere kleiner 3 mm und speziell von 0,5 mm bis 3 mm auf. Der Isolierstoffkörper 20 kann als eine Keramikschicht ausgebildet sein.
  • 6 zeigt eine weitere vierte Ausgestaltung der Erfindung im Detail. Hier ist ein Umfang der durch die Vertiefung ausgebildeten Fläche im Substrat 2 in einer Normalenrichtung N des Substrats 2 fassförmlich ausgebildet. Unter fassförmig ist auch fassförmig gewölbt zu verstehen. Dabei nimmt der Umfang bis zu einer Fassmitte zu und anschließend wieder ab. Die Substratkontaktfläche 5 wird vergrößert, wodurch eine verbesserte stoffschlüssige Verbindung erzielt wird. Durch diese Ausgestaltung bildet die Vertiefung eine Hinterschneidung aus. Durch diese Hinterschneidung wird ein versehentliches Herausziehen und/oder Ablösen des Klebstoffs 4 aus dem Substrat 2 erschwert. Dadurch ergibt sich eine weitere verbesserte Verbindung der Verbindungseinrichtung 3 mit dem Substrat 2.

Claims (16)

  1. Verfahren zur Herstellung einer Schalteinrichtung (1) mit den Schritten: - Bereitstellen eines Substrats (2) mit gegeneinander elektrisch isolierten Leiterbahnen (22), wobei auf mindestens einer der Leiterbahnen (22) ein Leistungshalbleiterbauelement (7) angeordnet ist und wobei das Leistungshalbleiterbauelement (7) eine Leistungshalbleiteroberfläche (72) und eine Leistungshalbleiterunterfläche (70) aufweist und wobei die Leistungshalbleiterunterfläche (70) mit einer Leiterbahn (22) elektrisch leitend verbunden ist, und - Bereitstellen einer Verbindungseinrichtung (3), wobei die Verbindungseinrichtung (3) als ein Folienverbund mit zumindest einer ersten elektrisch leitenden Folie (34) und einer elektrisch isolierenden Folie (32) ausgebildet ist, wobei die Verbindungseinrichtung (3) eine dem Substrat (2) zugewandte Verbindungseinrichtungsunterseite (300) und eine der Verbindungseinrichtungsunterseite (300) gegenüberliegende Verbindungseinrichtungsoberseite (340) aufweist und wobei die Verbindungseinrichtung (3) eine durchgängige Aussparung (100) aufweist, wobei sich die Aussparung (100) von der Verbindungseinrichtungsoberseite (340) bis zur Verbindungseinrichtungsunterseite (300) durchgängig erstreckt, wobei die Aussparung (100) einen Aussparungsoberflächenrand (101) auf der Verbindungseinrichtungsoberseite (340) aufweist, und - Anordnen der Verbindungseinrichtung (3) auf dem Substrat (2), und Anordnen eines Klebstoffes (4) in der durchgängigen Aussparung (100) und auf einer Substratkontaktfläche (5), wobei der Klebstoff (4) durch die Aussparung (100) hindurch in Kontakt mit einer Substratkontaktfläche (5) des Substrats (2) ist, wobei der Klebstoff (4) den Aussparungsoberflächenrand (101) zumindest teilweise überdeckt, - Verfestigen des Klebstoffes (4).
  2. Verfahren zur Herstellung nach Anspruch 1, dadurch gekennzeichnet, dass der Klebstoff (4) den Aussparungsoberflächenrand (101) vollständig überdeckt.
  3. Verfahren zur Herstellung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren den weiteren Schritt umfasst: - stoffschlüssiges Verbinden, insbesondere Sinter- oder Schweißverbindung der Verbindungseinrichtungsunterseite (300) mit der Substratoberfläche und/oder der Leistungshalbleiteroberfläche (72).
  4. Verfahren zur Herstellung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass das Verfahren den weiteren Schritt umfasst: - Druckverbinden der Verbindungseinrichtungsunterseite (300) mit der Substratoberfläche und/oder der Leistungshalbleiteroberfläche (72).
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zumindest eine Aussparung (100) mittig in der Verbindungseinrichtung (3) ausgebildet ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens zwei Aussparungen (100) ausgebildet sind.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Verbindungseinrichtung (3) mit Eckbereichen ausgebildet wird, und die mindestens zwei Aussparungen (100) in den Eckbereichen ausgebildet werden und die mindestens zwei Aussparungen (100) sich diagonal gegenüberliegend angeordnet sind.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (2) eine Vertiefung aufweist und die Substratkontaktfläche (5) als eine die Vertiefung begrenzende Fläche in dem Substrat (2) ausgebildet ist.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Substrat (2) einen elektrisch nichtleitenden Isolierstoffkörper (20), auf dem die Leiterbahnen (22) aufgebracht sind, aufweist, wobei sich die jeweilige Vertiefung durch eine jeweilige Leiterbahn (22) hindurch bis hin zum Isolierstoffkörper (20) erstreckt.
  10. Schalteinrichtung (1) mit einem Substrat (2) mit gegeneinander elektrisch isolierten Leiterbahnen (22), wobei auf mindestens einer der Leiterbahnen (22) ein Leistungshalbleiterbauelement (7) angeordnet ist und wobei das Leistungshalbleiterbauelement (7) eine Leistungshalbleiteroberfläche (72) und eine Leistungshalbleiterunterfläche (70) aufweist und wobei die Leistungshalbleiterunterfläche (70) mit einer Leiterbahn (22) elektrisch leitend verbunden ist, und mit einer Verbindungseinrichtung (3), wobei die Verbindungseinrichtung (3) als ein Folienverbund mit zumindest einer ersten elektrisch leitenden Folie (34) und einer elektrisch isolierenden Folie (32) ausgebildet ist, wobei die Verbindungseinrichtung (3) eine dem Substrat (2) zugewandte Verbindungseinrichtungsunterseite (300) und eine der Verbindungseinrichtungsunterseite (300) gegenüberliegende Verbindungseinrichtungsoberseite (340) aufweist und wobei die Verbindungseinrichtung (3) eine durchgängige Aussparung (100) aufweist, wobei sich die Aussparung (100) von der Verbindungseinrichtungsoberseite (340) bis zur Verbindungseinrichtungsunterseite (300) durchgängig erstreckt, wobei die Aussparung (100) einen Aussparungsoberflächenrand (101) auf der Verbindungseinrichtungsoberseite (340) aufweist, wobei die Verbindungseinrichtung (3) auf dem Substrat (2) angeordnet ist und wobei ein Klebstoff (4) in der durchgängigen Aussparung (100) und auf einer Substratkontaktfläche (5) angeordnet ist, wobei der Klebstoff (4) durch die Aussparung (100) hindurch in Kontakt mit der Substratkontaktfläche (5) des Substrats (2) ist, wobei der Klebstoff (4) den Aussparungsoberflächenrand (101) zumindest teilweise überdeckt, und wobei der Klebstoff (4) verfestigt ist.
  11. Schalteinrichtung (1) nach Anspruch 10, dadurch gekennzeichnet, dass das Substrat (2) eine Vertiefung aufweist und die Substratkontaktfläche (5) als eine die Vertiefung begrenzende Fläche in dem Substrat (2) ausgebildet ist.
  12. Schalteinrichtung (1) nach Anspruch 11, dadurch gekennzeichnet, dass das Substrat (2) einen elektrisch nichtleitenden Isolierstoffkörper (20) auf dem die Leiterbahnen (22) aufgebracht sind, aufweist, wobei sich die jeweilige Vertiefung durch eine jeweilige Leiterbahn (22) hindurch bis hin zum Isolierstoffkörper (20) erstreckt.
  13. Schalteinrichtung (1) nach einem der Ansprüche 11 bis 12, dadurch gekennzeichnet, dass ein Umfang der durch die Vertiefung ausgebildeten Fläche im Substrat (2) in einer Normalenrichtung (N) fassförmig ausgebildet ist oder bis zum Isolationsstoffkörper (20) in Normalenrichtung (N) des Substrats (2), in Richtung auf das Substrat (2), zunimmt.
  14. Schalteinrichtung (1) nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass der Klebstoff (4) auf der Verbindungseinrichtungsoberseite (340) einen Klebekopf (6) ausgebildet.
  15. Schalteinrichtung (1) nach einem der vorhergehenden Ansprüche 10 bis 14, dadurch gekennzeichnet, dass mindestens zwei Aussparungen (100) ausgebildet sind.
  16. Schalteinrichtung (1) nach Anspruch 15, dadurch gekennzeichnet, dass die Verbindungseinrichtung (3) mit Eckbereichen ausgebildet wird, und die mindestens zwei Aussparungen (100) in den Eckbereichen ausgebildet sind.
DE102018107853.6A 2018-04-03 2018-04-03 Schalteinrichtung und Verfahren zur Herstellung einer Schalteinrichtung Active DE102018107853B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102018107853.6A DE102018107853B3 (de) 2018-04-03 2018-04-03 Schalteinrichtung und Verfahren zur Herstellung einer Schalteinrichtung
CN201910226336.2A CN110351960A (zh) 2018-04-03 2019-03-25 开关装置和制造开关装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018107853.6A DE102018107853B3 (de) 2018-04-03 2018-04-03 Schalteinrichtung und Verfahren zur Herstellung einer Schalteinrichtung

Publications (1)

Publication Number Publication Date
DE102018107853B3 true DE102018107853B3 (de) 2019-07-04

Family

ID=66817156

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018107853.6A Active DE102018107853B3 (de) 2018-04-03 2018-04-03 Schalteinrichtung und Verfahren zur Herstellung einer Schalteinrichtung

Country Status (2)

Country Link
CN (1) CN110351960A (de)
DE (1) DE102018107853B3 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140055007A1 (en) 2012-03-23 2014-02-27 Vega Grieshaber Kg Layout System Consisting of A Piezoactuator and A Flexible Circuit Board and Method for Assembling the Same
DE102015120156A1 (de) 2015-11-20 2017-05-24 Semikron Elektronik Gmbh & Co. Kg Vorrichtung zur materialschlüssigen Verbindung von Verbindungspartnern eines Leistungselekronik-Bauteils
EP3273470A1 (de) 2016-07-22 2018-01-24 SEMIKRON Elektronik GmbH & Co. KG Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5311772B2 (ja) * 2007-06-27 2013-10-09 デクセリアルズ株式会社 接着フィルム
DE102010049961A1 (de) * 2010-10-28 2012-05-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
EP2482353B1 (de) * 2011-02-01 2014-04-02 VEGA Grieshaber KG Kleberverbindung
DE102015111204B4 (de) * 2015-07-10 2019-03-07 Semikron Elektronik Gmbh & Co. Kg Leistungselektronisches Modul mit Lastanschlusselementen
EP3273474A1 (de) * 2016-07-22 2018-01-24 SEMIKRON Elektronik GmbH & Co. KG Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140055007A1 (en) 2012-03-23 2014-02-27 Vega Grieshaber Kg Layout System Consisting of A Piezoactuator and A Flexible Circuit Board and Method for Assembling the Same
DE102015120156A1 (de) 2015-11-20 2017-05-24 Semikron Elektronik Gmbh & Co. Kg Vorrichtung zur materialschlüssigen Verbindung von Verbindungspartnern eines Leistungselekronik-Bauteils
EP3273470A1 (de) 2016-07-22 2018-01-24 SEMIKRON Elektronik GmbH & Co. KG Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung

Also Published As

Publication number Publication date
CN110351960A (zh) 2019-10-18

Similar Documents

Publication Publication Date Title
EP2566308B1 (de) Verfahren zur Bestückung einer Leiterplatte
WO2000079589A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
EP1279195A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung
EP2819492B1 (de) MID-Bauteil, Verfahren zur Herstellung
DE102018207955A1 (de) Leistungselektronisches Metall-Keramik-Modul und Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu deren Herstellung
WO2008104324A1 (de) Verfahren zum einbinden von chips in kavitäten von leiterplatten
DE102008058003B4 (de) Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
EP1105942B1 (de) Kontaktiervorrichtung, insbesondere zum ankontaktieren von elektrischen bauelementen und schaltungsträgern, sowie verfahren zu deren herstellung
DE102018107853B3 (de) Schalteinrichtung und Verfahren zur Herstellung einer Schalteinrichtung
DE10019443A1 (de) Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger
DE102015118920B4 (de) Leiterplatte und Verfahren
DE102017107763B4 (de) Leistungshalbleitereinrichtung, Leistungshalbleiteranordnung und Verfahren zur Herstellung einer Leistungshalbleiteranordnung
DE102019201404A1 (de) Elektronikmodul
WO2009019190A1 (de) Federkontaktierung von elektrischen kontaktflächen eines elektronischen bauteils
EP1202347A2 (de) Verfahren zur Herstellung eines Metallträgerrahmens, Metallträgerrahmen und seine Verwendung
DE102007035794A1 (de) Leiterplattenverbund sowie Verfahren zum Herstellen eines Leiterplattenverbundes
DE102019117476B4 (de) Leistungselektronische Schalteinrichtung mit einem Anschlusselement
DE4332927A1 (de) Piezo-Schaltelement
DE102017208628B4 (de) Verfahren zum herstellen einer elektrischen verbindung
EP2482353B1 (de) Kleberverbindung
DE102020119141B4 (de) Leistungselektronische Schalteinrichtung mit einem Anschlusselement und einer Verbindungseinrichtung
DE102016208928A1 (de) Verfahren zur elektrischen Kontaktierung eines MID-Bauteils
EP3979313B1 (de) Leistungselektronische einrichtung und leistungshalbleitermodul damit
DE4334715B4 (de) Verfahren zur Montage von mit elektrischen Anschlüssen versehenen Bauteilen
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final