DE9109295U1 - Elektronische Schaltungsanordnung - Google Patents

Elektronische Schaltungsanordnung

Info

Publication number
DE9109295U1
DE9109295U1 DE9109295U DE9109295U DE9109295U1 DE 9109295 U1 DE9109295 U1 DE 9109295U1 DE 9109295 U DE9109295 U DE 9109295U DE 9109295 U DE9109295 U DE 9109295U DE 9109295 U1 DE9109295 U1 DE 9109295U1
Authority
DE
Germany
Prior art keywords
circuit arrangement
insulating layer
connecting elements
arrangement according
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE9109295U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EXPORT-CONTOR AUSSENHANDELSGESELLSCHAFT MBH 8500 NUERNBERG DE
Original Assignee
EXPORT-CONTOR AUSSENHANDELSGESELLSCHAFT MBH 8500 NUERNBERG DE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EXPORT-CONTOR AUSSENHANDELSGESELLSCHAFT MBH 8500 NUERNBERG DE filed Critical EXPORT-CONTOR AUSSENHANDELSGESELLSCHAFT MBH 8500 NUERNBERG DE
Priority to DE9109295U priority Critical patent/DE9109295U1/de
Publication of DE9109295U1 publication Critical patent/DE9109295U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73227—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

Elektronische Schaltungsanordnung
Die Erfindung betrifft eine elektronische Schaltungsanordnung gemäss dem Oberbegriff des Anspruchs
Es sind elektronische Schaltungsanordnungen bekannt, bei welchen die elektrisch leitenden Verbindungselemente als flexible Anschlussleiter ausgebildet sind, die mit einem chipförmigen Halbleiterbauelement kontaktiert werden können, indem die Anschlussleiter auf der dem chipförmigen Halbleiterbauelement zugewandten Seite eine Leiterbahn aufweisen, die auf einer Isolationsfolie vorgesehen ist. Bei diesen elektronischen Schaltungsanordnungen ergibt sich an der Randkante des Chipbauelementes ein Isolationsproblem. Desgleichen ergibt sich bei diesen Schaltungsanordnungen auf dem das mindestens eine chipförmige Halbleiterbauelement aufweisenden Träger ein Isolationsproblem, wenn sich dort Anschlussflächen bzw. Leiterteile eines anderen elektrischen Potentials befinden.
Desweiteren .sind elektronische Schaltungsanordnungen bekannt, b-si welchen die elektrisch leitenden Verbindungselemente durch Bonddrähte gebildet sind. Dort ist es erforderlich, jede Verbindung einzeln auszuführen, so dass sich ein grosser Arbeitsaufwand ergibt, wenn eine Vielzahl derartiger Bondverbindungen herzustellen sind. Bei Schaltungsanordnungen der zuletzt genannten Art wird das löolationsproblem an der Randkante des Chipbauelementes dadurch umgangen, dass die Bonddrähte bogenförmig von den Kontaktflächen des Chipbauelementes wegstehen. Diese Bögen beeinflussen die Gesamtbauhöhe der Schaltungsanordnungen in nachteiliger Weise. Ausserdem ist es trotz der bogenförmigen Ausbildung Solcher Bondverbindungen erforderlich, bei entsprechend hohen elektrischen Spannungen e;Lne Kunststoff abdeckung vorzusehen, welche das Chipbauelement über seine Randkante bedeckt. Die Ausbildung der das Chipbauelement bedeckenden Kunststoffisolierung bedingt einen zusätzlichen Arbeitsschritt.
Der Erfindung liegt die Aufgabe zugrunde, eine elektronische Schaltungsanordnung der eingangs genannten Art zu schaffen, die einfach herstellbar ist, und bei welcher eine gute Isolierung der Randkante des mindestens einen Chipbauelementes und eine gute Isolierung der Verbindungselemente zu Leiterbahnen des elektrisch isolierenden Trägers, die sich auf anderem elektrischen Potential befinden, gegeben und die Gesamtbauhöhe der Schaltungsanordnung minimal ist.
Diese Ausbildung wird bei einer elektronischen Schaltungsanordnung der eingangs genannten Art durch die Merkmale des kennzeichnenden Teiles des Anspruchs 1 gelöst. Bevorzugte Weiterbildungen der erfindungsgemässen
Schaltungsanordnungen sind in den Unteransprüchen gekennzeichnet.
Dadurch, dass die Isolierschicht mit Aussparungen ausgebildet ist, ist es problemlos möglich, die Verbindungselemente mit den entsprechenden Kontaktflächen des mindestens einen chipförmigen Halbleiterbauelementes bzw. mit den zugehörigen Anschlussflächen des Trägers zu kontaktieren, ohne dass hierzu die Verbindungselemente mit von den genannten Flächen senkrecht wegstehenden Bögen ausgebildet sein müssen. Das bedeutet jedoch, dass es in vorteilhafter Weise möglich ist, die elektronische Schaltungsanordnung mit einer relativ geringen Gesamtbauhöhe auszubilden. Ein ganz erheblicher Vorteil der erfindungsgemässen elektronischen Schaltungsanordnung besteht darin, dass durch die Isolierschicht die bei bekannten Schaltungsanordnungen gegebenen Isolationsprobleme an der Randkante des/jedes chipförmigen Halbleiterbauelementes eliminiert sind, weil die Isolierschicht diese Randkante eng anliegend bedeckt.
Die Isolierschicht kann auf der Schaltungsanordnung bspw. in einem Schleuderverfahren, in einem Spritz- oder Streichverfahren o.dgl. aufgebracht werden. Desgleichen ist es möglich, die Isolierschicht als mit dsn Aussparungen ausgebildete Isoliermaterialfolie auf die Schaltungsanordnung aufzubringen. Eine solche Isoliermaterialfolie kann entweder auf die Schaltungsanordnung aufgeklebt oder aufgeschmolzen sein.
Von Wichtigkeit ist, dass die auf diese Weise ausgebildete Isolierschicht auf der Schaltungsanordnung flächig und eng, d.h. ohne Lufteinschlüsse vorgesehen ist, um durch solche Lufteinschlüsse bedingte Isolationsprobleme auszuschliessen.
Die Verbindungselemente können als an der Isolierschicht fest haftende strukturierte Metallschichten ausgebildet sein. Hierbei ergibt sich der Vorteil, dass in einem einzigen Arbeitsschritt alle erforderlichen Verbindungselemente ausgebildet werden können, was eine ausgezeichnete Produktivität darstellt. Bei den Verbindungselementen kann es sich um strukturierte Dickschichten handeln, die bspw. in einem Siebdruckverfahren, in einem Masken-Spritzverfahren o.dgl. auf der Isolierschicht vorgesehen werden. Selbstverständlich ist es auch möglich, die Verbindungselemente als strukturierte Dünnschichten vorzusehen, die bspw. in einem an sich bekannten Verfahren zur Herstellung von Dünnschichten realisierbar sind.
Derartice z.B. durch Kathodenzerstäubung, Vakuumbedarapfung o.dgl. hergestellte Dünnschichten können bspw. durch ein fotolithografisches Verfahren strukturiert werden. Bei Schaltungsanordnungen höherer Leistung ist es zweckmässig, derartige Dünnschichtstrukturen für die Verbindungselemente bspw. galvanisch zu verstärken. Für noch grössere Leistungen ist es zweckmässig, die Verbindungselemente als Drähte oder als gestanzte Metallstreifen vorzusehen.
Unabhängig von der speziellen Ausbildung ergibt sich erfindungsgemäss eine Schaltungsanordnung relativ geringer Gesamtbauhöhe mit einer ausgezeichneten elektrischen Isolierung insbesondere der bei chipförmigen Halbleiterbauelementen üblicherweise kritischen Randkante und mit einer guten Isolierung gegen schadhafte Umwelteinflüsse.
Weitere Einzelheiten, Merkmale und Vorteile ergeben sich aus der nachfolgenden Beschreibung eines in der Zeichnung
in einem vergrösserten Maßstab abschnittweise gezeichneten Ausführungsbeispieles der erfindungsgemässen elektronischen Schaltungsanordnung.
Die Figur zeigt in einer Schnittdarstellung einen Abschnitt der elektronischen Schaltungsanordnung 10 mit einem elektrisch isolierenden Träger 12, der mit Anschlussflächen 14 ausgebildet ist. Mit der Bezugsziffer 16 sind Chipbauelemente der elektronischen Schaltungsanordnung 10 bezeichnet, bei denen es sich insbes. um chipförmige Halbleiterbauelemente handelt. Jedes Chipbauelement 16 weist &n seiner Unterseite 18 eine Metallschicht 20 und an seiner Oberseite 22 Kontaktflächen 24 auf. Verbindungselemente 26 sind dazu vorgesehen, zwischen Kontaktflächen 24 und Anschlussflächen 14 bzw. zwischen Kontaktflächen 24 benachbarter Chipbauelemente 16 eine elektrisch leitende Verbindung herzustellen. Eine Isolierschicht 28 dient zum Schutz des/jedes Chipbauelementes 16 gegen Einflüsse von aussen bzw. zur elektrischen Isolation zwischen Vorbindungselementen 26 und entsprechenden Anschlussflächen 14 am Träger 12 bzw. zur elektrischen Isolation der Verbindungselemente 26 gegen die bei chipförmigen Halbleiterbauelementen kritische Randkante 30 des/jedes chipförmigen Halbleiterbauelementes 15.
Bei der erfindungsgemässen Schaltungsanordnung 10 ist die Isolierschicht 28 mit Aussparungen 32 ausgebildet, welche die Kontaktflächen 24 des/jedes auf dem Träger 12 angeordneten Chipbauelementes 16 und Anschluss flächen 14 des Trägers 12 freilassen. Die Isolierschicht 28 erstreckt sich vor der Oberseite 22 des/jedes Chipbauelementes 16, bei dem es sich insbes. um ein chipförmiges Halbleiterbauelement handelt, über seine Randkante 30 zum Träger 12.
Die Isolierschicht 28 wird auf der Schaltungsanordnung 10 in einem Maskierverfahren aufgebracht. Hierbei kann bspw. eine entsprechende Maske in Verbindung mit einem Streich- oder Spritzverfahren zur Anwendung gelangen. Desgleichen ist es möglich, die mit den Aussparungen 32 ausgebildete Isolierschicht 28 in Gestalt einer Isoliermaterialfolie auf der Schaltungsanordnung 10 anzuordnen und auf dieser festzukleben und/ oder aufzuschmelzen.
10
Auf der linken Seite der Schaltungsanordnung 10 ist ein Verbindungselement 26 angedeutet, bei dem es sich um eine auf der Isolierschicht 28 festhaftende, strukturierte Metallschicht 34 handelt. Derartige Verbindungselemente in Form strukturierter Metallschichten 34 sind einfach und zeitsparend realisierbar, weil in einem einzigen Produktionsvorgang eine Vielzahl solcher Verbindungselemente 26 hergestellt werden können.
Auf der rechten Seite der Schaltungsanordnung 10 ist ein Verbindungselement 26 angedeutet, bei dem es sich um einen Draht 36 handelt, der bspw. mit Kontaktflächen 24 benachbarter Chipbauelemente 16 durch Bonden kontaktiert ist.
25
Aus der Zeichnungsfigur wird deutlich, dass die erfindungsgemässe Schaltungsanordnung 10 nicht nur eine zuverlässige Isolierung der Verbindungselemente 26 und der kritischen Randkanten 30 der Chipbauelemente 16 ergibt, sondern dass es ausserdem in vorteilhafter Weise möglich ist, eine Schaltungsanordnung relativ geringer Gesamtbauhöhe zu realisieren.
Selbstverständlich ist es auch möglich, die in der Zeichnung verdeutlichte Schaltungsanordnung 10 oberseitig dann noch mit einer weiteren Isolierung vollständig zu bedecken bzw. über dieser (nicht gezeichneten) Isolierung einen z.B. plattenförmigen Körper anzuordnen, um insgesamt eine quasi kartenförmige Schaltungsanordnung 10 zu realisieren.
Der Träger 12 kann in an sich bekannter Weise an einem Kühlkörper vorgesehen sein.

Claims (8)

Ansprüche ;
1. Elektronische Schaltungsanordnung mit einem Anschlussflächen (14) aufweisenden elektrisch isolierenden Träger (12), mit mindestens einem elektronischen Chipbauelement (16), insbes.
chipförmigem Halbleiterbauelement, das auf seiner Oberseite (22) Kontaktflächen (24) aufweist, die mittels elektrisch leitender Verbindungselemente (26) mit zugehörigen Anschlussflächen (14) des Trägers
(12) und/oder mit zugehörigen Kontaktflächen (24) eines weiteren Chipbauelementes (16) elektrisch leitend verbunden sind, und mit einer Isolierschicht (28) zum Schutz des mindestens einen Chipbauelementes (16) gegen Einflüsse von aussen, dadurch gekennzeichnet, dass die Isolierschicht (28) mit Aussparungen (32), welche die entsprechenden Kontaktflächen (24) des mindestens einen Chipbauelementes (16) und die Anschlussflächen (14) des Trägers (12) freilassen,
derart ausgebildet ist, dass die Isolierschicht (28) sich von der Oberseite (22) des/jedes Chipbauelementes (16) über seine Randkante (30) zum Träger (12) erstreckt.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Isolierschicht (28) in einem Maskierverfahren auf die Schaltungsanordnung (10) aufgebracht ist.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
dass die Isolierschicht (28) als mit den Aussparungen (32) ausgebildete Isoliermaterialfolie auf die Schaltungsanordnung (10) eng anliegend aufgebracht ist.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, dass die Isoliennaterialfolie auf die Schaltungsanordnung (10) aufgeklebt oder aufgeschmolzen ist.
5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
dass die Verbindungselemente (26) zwischen den Kontaktflächen (24) des Chipbauelementes (16) und den zugehörigen Anschlussflächen (14) auf dem Träger (12) bzw. zwischen den Kontaktflächen (24) voneinander getrennter Chipbauelemente (16) als strukturierte, an
der Isolierschicht (28) festhaftende Metallschichten (34) ausgebildet sind.
6. Schaltungsanordnung nach Anspruch 5,
dadurch gekennzeichnet, dass die Verbindungselemente (26) strukturierte Dickschichten sind.
7. Schaltungsanordnung nach Anspruch 5,
dadurch gekennzeichnet, dass die Verbindungselemente (26) strukturierte verstärkte Dünnschichten sind.
8. Schaltungsanordnung nach Anspruch 5,
dadu.rch gekennzeichnet, dass die Verbindungselemente (26) Drähte (36) sind, die mit Befestigungsabschnitten flach an den entsprechenden Kontaktflächen (24) bzw. an den Anschlussflächen (14) elektrisch leitend kontaktiert sind.
DE9109295U 1991-04-11 1991-04-11 Elektronische Schaltungsanordnung Expired - Lifetime DE9109295U1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE9109295U DE9109295U1 (de) 1991-04-11 1991-04-11 Elektronische Schaltungsanordnung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE9109295U DE9109295U1 (de) 1991-04-11 1991-04-11 Elektronische Schaltungsanordnung
EP91105717 1991-04-11

Publications (1)

Publication Number Publication Date
DE9109295U1 true DE9109295U1 (de) 1991-10-10

Family

ID=25958464

Family Applications (1)

Application Number Title Priority Date Filing Date
DE9109295U Expired - Lifetime DE9109295U1 (de) 1991-04-11 1991-04-11 Elektronische Schaltungsanordnung

Country Status (1)

Country Link
DE (1) DE9109295U1 (de)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2685159A1 (fr) * 1991-12-17 1993-06-18 Matra Sep Imagerie Inf Procede de fabrication de circuits electroniques a micro-composants nus et circuit encapsule realisable par ce procede.
DE4223371A1 (de) * 1992-07-16 1994-01-20 Thomson Brandt Gmbh Verfahren und Platine zur Montage von Bauelementen
WO2002003460A2 (de) * 2000-07-03 2002-01-10 Infineon Technologies Ag Halbleiterchip-modul mit schutzfolie
WO2002050905A1 (fr) * 2000-12-21 2002-06-27 Gemplus Connexion par isolant decoupe et cordon imprime en plan
WO2004077547A2 (de) * 2003-02-28 2004-09-10 Siemens Aktiengesellschaft Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
WO2004077546A2 (de) * 2003-02-28 2004-09-10 Siemens Aktiengesellschaft Direkt auf ungehäusten bauelementen erzeugte freitragende kontaktierstrukturen
WO2004077548A2 (de) * 2003-02-28 2004-09-10 Siemens Aktiengesellschaft Verbindungstechnik für leistungshalbleiter
WO2004100259A2 (de) * 2003-05-09 2004-11-18 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
WO2005013358A2 (de) * 2003-07-31 2005-02-10 Siemens Aktiengesellschaft Anordnung eines elektrischen bauelements auf einem substrat und verfahren zur herstellung der anordnung
WO2005078793A1 (de) * 2004-02-12 2005-08-25 Siemens Aktiengesellschaft Verfahren zur herstellung eines leistungsmoduls und leistungsmodul
US7524775B2 (en) 2006-07-13 2009-04-28 Infineon Technologies Ag Method for producing a dielectric layer for an electronic component
WO2018121949A1 (de) * 2016-12-28 2018-07-05 Siemens Aktiengesellschaft Halbleitermodul mit einem ersten und einem zweiten verbindungselement zum verbinden eines halbleiterchips sowie herstellungsverfahren

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2685159A1 (fr) * 1991-12-17 1993-06-18 Matra Sep Imagerie Inf Procede de fabrication de circuits electroniques a micro-composants nus et circuit encapsule realisable par ce procede.
DE4223371A1 (de) * 1992-07-16 1994-01-20 Thomson Brandt Gmbh Verfahren und Platine zur Montage von Bauelementen
WO2002003460A2 (de) * 2000-07-03 2002-01-10 Infineon Technologies Ag Halbleiterchip-modul mit schutzfolie
WO2002003460A3 (de) * 2000-07-03 2002-07-18 Infineon Technologies Ag Halbleiterchip-modul mit schutzfolie
WO2002050905A1 (fr) * 2000-12-21 2002-06-27 Gemplus Connexion par isolant decoupe et cordon imprime en plan
FR2818802A1 (fr) * 2000-12-21 2002-06-28 Gemplus Card Int Connexion par isolant decoupe et cordon imprime en plan
WO2004077548A3 (de) * 2003-02-28 2005-05-12 Siemens Ag Verbindungstechnik für leistungshalbleiter
US7208347B2 (en) 2003-02-28 2007-04-24 Siemens Aktiengesellschaft Connection technology for power semiconductors comprising a layer of electrically insulating material that follows the surface contours
WO2004077548A2 (de) * 2003-02-28 2004-09-10 Siemens Aktiengesellschaft Verbindungstechnik für leistungshalbleiter
US7855451B2 (en) 2003-02-28 2010-12-21 Siemens Aktiengesellschaft Device having a contacting structure
US7427532B2 (en) 2003-02-28 2008-09-23 Siemens Aktiengesellschaft Method of manufacturing a device having a contacting structure
WO2004077546A2 (de) * 2003-02-28 2004-09-10 Siemens Aktiengesellschaft Direkt auf ungehäusten bauelementen erzeugte freitragende kontaktierstrukturen
WO2004077547A2 (de) * 2003-02-28 2004-09-10 Siemens Aktiengesellschaft Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
WO2004077546A3 (de) * 2003-02-28 2005-05-19 Siemens Ag Direkt auf ungehäusten bauelementen erzeugte freitragende kontaktierstrukturen
WO2004077547A3 (de) * 2003-02-28 2005-05-19 Siemens Ag Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
US7368324B2 (en) 2003-02-28 2008-05-06 Siemens Aktiengesellschaft Method of manufacturing self-supporting contacting structures
WO2004100259A3 (de) * 2003-05-09 2005-03-31 Eupec Gmbh & Co Kg Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
WO2004100259A2 (de) * 2003-05-09 2004-11-18 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
WO2005013358A3 (de) * 2003-07-31 2005-07-21 Siemens Ag Anordnung eines elektrischen bauelements auf einem substrat und verfahren zur herstellung der anordnung
WO2005013358A2 (de) * 2003-07-31 2005-02-10 Siemens Aktiengesellschaft Anordnung eines elektrischen bauelements auf einem substrat und verfahren zur herstellung der anordnung
US7649272B2 (en) 2003-07-31 2010-01-19 Siemens Aktiengesellschaft Arrangement of an electrical component placed on a substrate, and method for producing the same
WO2005078793A1 (de) * 2004-02-12 2005-08-25 Siemens Aktiengesellschaft Verfahren zur herstellung eines leistungsmoduls und leistungsmodul
US7524775B2 (en) 2006-07-13 2009-04-28 Infineon Technologies Ag Method for producing a dielectric layer for an electronic component
WO2018121949A1 (de) * 2016-12-28 2018-07-05 Siemens Aktiengesellschaft Halbleitermodul mit einem ersten und einem zweiten verbindungselement zum verbinden eines halbleiterchips sowie herstellungsverfahren
US11837571B2 (en) 2016-12-28 2023-12-05 Siemens Aktiengesellschaft Semiconductor module comprising a first and second connecting element for connecting a semiconductor chip, and also production method

Similar Documents

Publication Publication Date Title
DE69325216T2 (de) Flüssigkristallanzeigevorrichtung, Vorrichtung und Verfahren zum Montieren von Halbleiterelementen und elektronisches Druckgerät
DE2840514C2 (de)
DE102006015447B4 (de) Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
DE4021871C2 (de) Hochintegriertes elektronisches Bauteil
DE2752438A1 (de) Anordnung fuer das packen von monolithisch integrierten halbleiterschaltungen
DE19734794A1 (de) Verdrahtungsteil und Leiterrahmen mit dem Verdrahtungsteil
DE10250538A1 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE102005041174A1 (de) Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses
DE9109295U1 (de) Elektronische Schaltungsanordnung
DE102013219959B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
EP1276357A2 (de) Leiterplatte für elektrische Schaltungen
DE10393769T5 (de) Halbleitervorrichtung mit Klemmen zum Verbinden mit externen Elementen
DE19739494C2 (de) Piezoelektrisches Element und Verfahren zur Herstellung desselben
DE3930858C2 (de) Modulaufbau
DE69728648T2 (de) Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat
DE2839215A1 (de) Anordnung zum verbinden von mikroschaltungen
DE69609921T2 (de) Herstellungsverfahren einer halbleiteranordnung geeignet zur oberflächenmontage
DE9217155U1 (de) Schaltungsanordnung
DE102020214734A1 (de) Halbleitervorrichtung
DE10333840A1 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE2214163A1 (de) Elektrische schaltungsanordnung
DE102021206935B4 (de) Leistungshalbbrückenmodul, Leistungsinverter, Verfahren zur Herstellung eines Leistungshalbbrückenmoduls
DE10339762B4 (de) Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben
DE4008658C2 (de)
EP2463900A2 (de) Verfahren zur Herstellung einer Schaltungsanordnung