KR20210138385A - 다층 스페이서 및 이를 적용한 양면냉각 파워모듈 - Google Patents

다층 스페이서 및 이를 적용한 양면냉각 파워모듈 Download PDF

Info

Publication number
KR20210138385A
KR20210138385A KR1020200056649A KR20200056649A KR20210138385A KR 20210138385 A KR20210138385 A KR 20210138385A KR 1020200056649 A KR1020200056649 A KR 1020200056649A KR 20200056649 A KR20200056649 A KR 20200056649A KR 20210138385 A KR20210138385 A KR 20210138385A
Authority
KR
South Korea
Prior art keywords
metal
spacer
power module
semiconductor chip
metal layer
Prior art date
Application number
KR1020200056649A
Other languages
English (en)
Inventor
유명일
박준희
Original Assignee
현대자동차주식회사
기아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사, 기아 주식회사 filed Critical 현대자동차주식회사
Priority to KR1020200056649A priority Critical patent/KR20210138385A/ko
Priority to US17/030,672 priority patent/US11862530B2/en
Priority to CN202011083319.7A priority patent/CN113658925A/zh
Publication of KR20210138385A publication Critical patent/KR20210138385A/ko
Priority to US18/514,862 priority patent/US20240096737A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 열팽창계수 및 열전도율의 제어가 가능한 다층 스페이서 및 이를 적용한 양면냉각 파워모듈에 관한 것이다.
본 발명의 일 실시형태에 따른 다층 스페이서는 양면냉각 파워모듈의 반도체칩과 기판 사이에 설치되는 스페이서로서, 제 1 금속으로 형성되어 적어도 최외각의 층을 형성하는 제 1 금속층과; 상기 제 1 금속보다 열팽창계수가 작은 제 2 금속으로 형성되어 상기 제 1 금속층의 사이에 적층되는 제 2 금속층을 포함한다.

Description

다층 스페이서 및 이를 적용한 양면냉각 파워모듈{Multi-layer spacer and power module of dual side cooling using thereof}
본 발명은 다층 스페이서 및 이를 적용한 양면냉각 파워모듈에 관한 것으로서, 더욱 상세하게는 열팽창계수 및 열전도율의 제어가 가능한 다층 스페이서 및 이를 적용한 양면냉각 파워모듈에 관한 것이다.
하이브리드 자동차 또는 전기 자동차를 구동시키기 위해서는 전기에 의해 작동되는 모터를 적용하는 것이 필수적이다. 이러한 모터는 파워모듈에 의해 제어되어 작동 시점과 출력이 조절된다.
파워모듈에는 고출력의 전기가 지속적으로 가해지기 때문에 많은 발열이 발생되므로, 이를 냉각시키기 위해 많은 방법이 강구되고 있다. 그 중 양면냉각형 파워모듈은 핵심 부품인 반도체칩의 양면에 기판을 설치하고, 이 기판 각각에 냉각기를 설치하여 양측에서 반도체칩을 냉각시키는 구조이다.
한편, 일반적으로 반도체칩에 작동 신호를 전달하기 위해 시그널 리드와 반도체칩을 와이어로 접합시키게 된다.
이러한 와이어 본딩의 특성상 와이어의 굴곡면이 필연적으로 발생하므로, 와이어와 기판의 접촉을 방지하기 위해 기판과 반도체칩 사이에 스페이서를 설치하게 된다.
반도체칩에서 발생하는 열이나 반도체칩을 통과하는 전기는 스페이서도 통과하게 되므로, 스페이서는 전기 전도성 및 열전도율이 높고, 기판과의 열팽창계수 차이가 최소화되는 소재를 선택해야 한다.
종래에 이러한 스페이서로 사용되는 소재는 Al-SiC, Al-C 등이 있는데, 이들 소재는 비교적 고가이기 때문에 원가 상승의 원인이 되고 있다. 그러나 비교적 저가의 순수 Cu로 제작된 스페이서를 적용할 경우 Cu의 열팽창계수가 높기 때문에, 기판과의 열팽창계수 차이로 인한 응력이 발생하는 문제가 있었다.
도 1는 일반적인 파워모듈의 보여주는 단면도이고, 도 2는 일반적인 스페이서를 보여주는 단면도이다.
도 1에 도시된 바와 같이 일반적인 파워모듈은 상부기판(11)과 하부기판(12)이 구비되고, 상부기판(11)과 하부기판(12) 사이에 반도체칩(40)이 배치된다. 이때 반도체칩(40)의 양면은 상부기판(11)과 하부기판(12) 사이에 금속소재의 금속판(21 내지 25)과 절연소재의 절연층(81, 82)이 배치되고, 금속판(21, 23)과 상부기판(11) 및 하부기판(12) 사이는 열전달물질(thermal interface material, TMI)(71, 72)로 접합된다.
그리고, 반도체칩(40)은 시그널 리드(41)와 와이어(42)를 매개로 연결된다. 또한, 반도체칩(40)과 금속판(22, 25)을 매개로 연결되는 파워리드(50)가 구비되고, 금속층(22, 25) 사이의 간격을 유지하기 위하여 비아 스페이서(60)가 배치될 수 있다.
한편, 금속판(22)과 스페이서(30) 사이 및 스페이서(30)와 반도체칩(40) 사이는 솔더(S)에 의해 접합된다.
이때 도 2에 도시된 바와 같이, 스페이서(30)는 솔더(S)와 접합되는 부위의 열팽창계수 차이를 최소화하기 위하여 Cu 등의 금속소재를 직접 사용하지 못하고, Cu와 Mo의 복합소재인 CuMo, 알루미늄과 SiC의 복합소재인 Al-SiC 등을 사용한다. 도 2에서는 Cu(31)과 Mo(32)의 복합소재로 이루어진 CuMo로 형성된 스페이서를 보여주고 있다.
그리고,
또한, 스페이서(30)의 표면은 고온유지 시 금속간의 확산으로 인해 반도체칩이 손상되는 것을 방지하기 위하여 반도체칩과 솔더의 반응을 억제하기 위하여 Cu도금층(33)을 형성하고 있다.
한편, 스페이서(30)는 방열성을 저하시키기 않아야 하기 때문에 복합소재의 함량이 매우 중요하다. 하지만, 복합소재의 경우 제조공정이 복잡하고, 2종 재료의 혼합비율을 균일하게 제어하는데 상당히 어려운 문제가 있고, 혼합비율에 차이가 날 경우 재료 간 물성 차이로 인해 파워모듈의 신뢰성이 저하되는 문제가 있다.
그리고, 스페이서의 표면에 Cu도금층(33)을 형성하지만, Cu도금층(33)을 형성하는 공정은 품질문제와 작업성 때문에 상당히 비용이 증가하는 문제가 있다.
상기의 배경기술로서 설명된 내용은 본 발명에 대한 배경을 이해하기 위한 것일 뿐, 이 기술분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술에 해당함을 인정하는 것으로 받아들여져서는 안 될 것이다.
공개특허공보 제10-2018-0030298호 (2018.03.22)
본 발명은 열팽창계수 및 열전도율의 제어가 가능한 다층 스페이서 및 이를 적용한 양면냉각 파워모듈을 제공한다.
본 발명의 일 실시형태에 따른 다층 스페이서는 양면냉각 파워모듈의 반도체칩과 기판 사이에 설치되는 스페이서로서, 제 1 금속으로 형성되어 적어도 최외각의 층을 형성하는 제 1 금속층과; 상기 제 1 금속보다 열팽창계수가 작은 제 2 금속으로 형성되어 상기 제 1 금속층의 사이에 적층되는 제 2 금속층을 포함한다.
최외각에 형성되는 제 1 금속층 사이에는 다수의 제 1 금속층과 제 2 금속층이 교대로 적층되는 것을 특징으로 한다.
상기 제 2 금속은 제 1 금속보다 솔더에 대한 젖음성이 낮은 것을 특징으로 한다.
상기 제 2 금속층의 두께는 스페이서 전체 두께에 대하여 33 ~ 50%의 두께로 형성되는 것을 특징으로 한다.
상기 제 1 금속은 Cu이고, 상기 제 2 금속은 Mo 또는 CuMo인 것을 특징으로 한다.
한편, 본 발명의 일 실시형태에 따른 양면냉각 파워모듈은 상부기판 및 하부기판 사이에 반도체칩이 설치된 양면냉각 파워모듈로서, 제 1 금속으로 형성되어 적어도 최외각의 층을 형성하는 제 1 금속층과; 상기 제 1 금속보다 열팽창계수가 작은 제 2 금속으로 형성되어 상기 제 1 금속층의 사이에 적층되는 제 2 금속층을 포함하여 이루어져서, 상기 반도체칩과 상부기판 사이에 설치되는 스페이서를 포함한다.
상기 반도체칩에 신호를 송수신하는 시그널리드와; 상기 반도체칩과 시그널리드를 연결하는 와이어와; 전도성이 있는 소재로 형성되어 상기 스페이서와 상부기판 사이 및 상기 반도체칩과 하부기판 사이에 형성되는 금속판을 포함하고, 상기 금속판과 스페이서 사이 및 스페이서와 반도체칩 사이는 솔더에 의해 접합되는 것을 특징으로 한다.
상기 제 2 금속은 제 1 금속보다 상기 솔더에 대한 젖음성이 낮은 것을 특징으로 한다.
상기 스페이서는 최외각에 형성되는 제 1 금속층 사이에는 다수의 제 1 금속층과 제 2 금속층이 교대로 적층되는 것을 특징으로 한다.
상기 스페이서를 형성하는 상기 제 1 금속은 Cu이고, 상기 제 2 금속은 Mo 또는 CuMo인 것을 특징으로 한다.
상기 스페이서를 형성하는 상기 제 2 금속층의 두께는 스페이서 전체 두께에 대하여 33 ~ 50%의 두께로 형성되는 것을 특징으로 한다.
본 발명의 실시예에 따르면, 서로 다른 열팽창계수 및 열전도율을 갖는 금속소재를 다수의 층으로 적층하여 스페이서를 형성함에 따라 두께를 용이하게 조절할 수 있는 스페이서를 구현할 수 있다.
그리고, Cu도금층을 형성하지 않아도 되기 때문에 반도체칩과 스페이서간 열저항 상승을 방지하여 파워모듈의 신뢰성을 개선할 수 있다.
또한, 서로 다른 금속소재의 적층량 및 두께를 조절하여 스페이서의 열팽창계수 및 열전도율 값을 용이하게 조절할 수 있는 효과를 기대할 수 있다.
도 1는 일반적인 파워모듈의 보여주는 단면도이고,
도 2는 일반적인 스페이서를 보여주는 단면도이며,
도 3은 본 발명의 일 실시예에 따른 스페이서를 보여주는 단면도이고,
도 4는 본 발명의 다른 실시예에 따른 스페이서를 보여주는 단면도이며,
도 5a 및 도 5b는 비교예와 실시예에 따른 스페이서를 접합하는 솔더의 접합상태를 보여주는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 3은 본 발명의 일 실시예에 따른 스페이서를 보여주는 단면도이다.
본 발명의 일 실시예에 따른 스페이서는 도 1에 도시된 스페이서(30)와 마찬가지로 상부기판(11)과 반도체칩(40) 사이에 설치된다.
이때 스페이서(100)를 포함하는 파워모듈은 반도체칩(40)에 신호를 송수신하는 시그널리드(41)와; 반도체칩(40)과 시그널리드(41)를 연결하는 와이어(42)와; 전도성이 있는 소재로 형성되어 스페이서(100)와 상부기판(11) 사이 및 반도체칩(40)과 하부기판(12) 사이에 형성되는 금속판(21 내지 25)을 포함한다.
파워모듈을 구성하는 구성요소들 중 스페이서(100)를 제외한 다른 구성요소 및 스페이서(100)의 위치 및 접합 방식은 도 1에 도시된 일반적인 파워모듈에 구성되는 구성요소들과 동일하게 적용되는바 중복되는 설명은 생략하도록 한다.
다만, 본 실시예에서 스페이서(100)는 서로 다른 금속소재가 다층으로 적층되어 형성된다.
부연하자면, 스페이서(100)는 제 1 금속으로 형성되어 적어도 최외각의 층을 형하는 제 1 금속층(110)과; 상기 제 1 금속보다 열팽창계수가 작은 제 2 금속으로 형성되어 상기 제 1 금속층(110)의 사이에 적층되는 제 2 금속층(120)을 포함하여 이루어진다. 그래서 스페이서(100)는 제 1 금속층(110), 제 2 금속층(120) 및 제 1 금속층(110)이 순차적으로 적층되어 이루어진다.
이때 제 1 금속층(110)을 형성하는 제 1 금속과 제 2 금속층(120)을 형성하는 제 2 금속은 서로 다른 열팽창계수 및 열전도율을 갖는 금속으로 이루어진다. 그래서 제 1 금속층(110)과 제 2 금속층(120)의 두께를 조절하여 스페이서 전체의 열팽창계수 및 열전도율을 조정할 수 있다.
정확하게는 제 1 금속의 열팽창계수가 제 2 금속의 열팽창계수보다 작은 것이 바람직하다.
그리고, 제 2 금속은 제 1 금속보다 솔더에 대한 젖음성이 낮은 금속을 사용하는 것이 바람직하다.
예를 들어 제 1 금속은 Cu을 사용하고, 제 2 금속은 Mo 또는 CuMo를 사용할 수 있다.
이때 제 1 금속층(110)을 형성하는 Cu의 열팽창계수는 16.5 (10-6/K)이고, 열전도율은 386 (W/mK)이며, 제 2 금속층(120)을 형성하는 CuMo의 열팽창계수는 9 (10-6/K)이고, 열전도율은 200 (W/mK)이기 때문에, 제 1 금속층(110)과 제 2 금속층(120)의 두께를 조절하여 스페이서(100)의 열팽창계수를 10 (10-6/K) 이하로 조절하고, 열전도율을 195 (W/mK) 이상으로 조절할 수 있다.
그리고, 스페이서(100)의 최외각 층은 Cu로 형성되는 제 1 금속층(110)이 배치되어 솔더(S)와 접합되기 때문에 종래와 같이 스페이스(30)의 표면에 Cu도금층(33)을 형성하지 않아도 된다.
한편, 본 실시예에서는 스페이서(100)의 표면에 Cu도금층을 형성하지 않기 때문에 스페이서(100)의 측면으로 제 2 금속층(120)이 그대로 노출된다. 이때 제 2 금속층(120)을 형성하는 Mo 또는 CuMo는 솔더와 젖음성이 제 1 금속층(110)을 형성하는 Cu보다 낮기 때문에 스페이서(100)를 금속판(22) 및 반도체칩(40)에 접합하기 위하여 솔더링을 실시하는 경우에 스페이서(100)와 금속판(22)을 접합하는 솔더(S)가 스페이서(100)와 반도체칩(40)을 접합하는 솔더(S)와 스페이서(100)의 측면을 통하여 서로 연결되는 것이 방지된다.
이때 최상층의 제 1 금속층(110)에 접합되는 솔더(S)와 최하층의 제 1 금속층(110)에 접합되는 솔더(S)가 제 2 금속층(120)의 측면을 통하여 연결되는 것을 방지하기 위하여 제 2 금속층(120)은 소정의 두께 이상을 유지하는 것이 바람직하다.
예를 들어 제 2 금속층(120)의 두께는 스페이서 전체 두께에 대하여 33 ~ 50%의 두께로 형성되는 것이 바람직하다. 이때 제 2 금속층(120)의 두께가 제시된 범위보다 얇을 경우에는 최상층의 제 1 금속층(110)에 접합되는 솔더(S)와 최하층의 제 1 금속층(110)에 접합되는 솔더(S)가 제 2 금속층(120)의 측면을 통하여 연결되어 쇼트가 발생할 수 있다. 반면에, 제 2 금속층(120)의 두께가 제시된 범위보다 두꺼울 경우에는 제 1 금속층(110)의 두께가 너무 얇아져서 원하는 수준의 열팽창계수 및 열전도율을 유지할 수 없는 문제가 발생할 수 있다.
한편, 본 발명에서는 스페이서(100)가 제 1 금속층(110), 제 2 금속층(120) 및 제 1 금속층(110)이 순차적으로 적층되는 것에 한정되지 않고, 도 4에 도시된 바와 같이 최외각 층에 배치되는 제 1 금속층(110) 사이에 다수의 제 1 금속층(110)과 제 2 금속층(120)이 교대로 적층될 수 있다.
그래서, 제 1 금속층(110), 제 2 금속층(120), 제 1 금속층(110), 제 2 금속층(120) 및 제 1 금속층(110)이 순차적으로 적층될 수 있다. 이때도 마찬가지로 스페이서(100)를 구성하는 최외각 층은 제 1 금속층(110)으로 형성되는 것이 바람직하다.
다음으로, 비교예와 실시예를 통하여 본 발명에 따른 스페이서와 솔더의 접합상태를 설명한다.
도 5a 및 도 5b는 비교예와 실시예에 따른 스페이서를 접합하는 솔더의 접합상태를 보여주는 도면이다.
이때 도 5a는 종래의 Cu도금층(33)이 적용되는 스페이서(30)와 솔더(S)의 접합상태를 보여주는 도면이고, 도 5b는 본 발명의 실시예에 따른 스페이서(100)와 솔더(S)의 접합상태를 보여주는 도면이다.
도 5a에서 확인할 수 있듯이, 종래의 스페이서(30)는 표면 전체에 Cu도금층(33)이 형성되기 때문에 스페이서(30)의 상부 표면에 접합되는 솔더(S)와 하부 표면에 접합되는 솔더(S)가 스페이스(30)의 측면까지 연장되면서 스페이서(30)의 상부와 하부가 전기적으로 연결되는 쇼트 현상이 발생할 수 있다.
반면에, 도 5b에서 확인할 수 있듯이, 본 발명의 실시예에 따른 스페이서(100)는 제 2 금속층(120)을 형성하는 금속소재가 솔더(S)와의 젖음성이 낮기 때문에 최상층의 제 1 금속층(110)에 접합되는 솔더(S)와 최하층의 제 1 금속층(110)에 접합되는 솔더(S)가 제 2 금속층(120)의 측면을 통하여 연결되는 것이 방지된다.
본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.
11: 상부기판 12: 하부기판
21, 22, 23, 24, 25: 금속판 30: 스페이서
40: 반도체칩 41: 시그널리드
42: 와이어 50: 파워리드
60: 비아 스페이서 71, 72: 열전달물질
81, 82: 절연층 100: 스페이서
110: 제 1 금속층 120: 제 2 금속층
S: 솔더

Claims (11)

  1. 양면냉각 파워모듈의 반도체칩과 기판 사이에 설치되는 스페이서로서,
    제 1 금속으로 형성되어 적어도 최외각의 층을 형성하는 제 1 금속층과;
    상기 제 1 금속보다 열팽창계수가 작은 제 2 금속으로 형성되어 상기 제 1 금속층의 사이에 적층되는 제 2 금속층을 포함하는 다층 스페이서.
  2. 청구항 1에 있어서,
    최외각에 형성되는 제 1 금속층 사이에는 다수의 제 1 금속층과 제 2 금속층이 교대로 적층되는 것을 특징으로 하는 다층 스페이서.
  3. 청구항 1에 있어서,
    상기 제 2 금속은 제 1 금속보다 솔더에 대한 젖음성이 낮은 것을 특징으로 하는 다층 스페이서.
  4. 청구항 1에 있어서,
    상기 제 2 금속층의 두께는 스페이서 전체 두께에 대하여 33 ~ 50%의 두께로 형성되는 것을 특징으로 하는 다층 스페이서.
  5. 청구항 1에 있어서,
    상기 제 1 금속은 Cu이고,
    상기 제 2 금속은 Mo 또는 CuMo인 것을 특징으로 하는 다층 스페이서.
  6. 상부기판 및 하부기판 사이에 반도체칩이 설치된 양면냉각 파워모듈로서,
    제 1 금속으로 형성되어 적어도 최외각의 층을 형성하는 제 1 금속층과; 상기 제 1 금속보다 열팽창계수가 작은 제 2 금속으로 형성되어 상기 제 1 금속층의 사이에 적층되는 제 2 금속층을 포함하여 이루어져서, 상기 반도체칩과 상부기판 사이에 설치되는 스페이서를 포함하는 양면냉각 파워모듈.
  7. 청구항 6에 있어서,
    상기 반도체칩에 신호를 송수신하는 시그널리드와;
    상기 반도체칩과 시그널리드를 연결하는 와이어와;
    전도성이 있는 소재로 형성되어 상기 스페이서와 상부기판 사이 및 상기 반도체칩과 하부기판 사이에 형성되는 금속판을 포함하고,
    상기 금속판과 스페이서 사이 및 스페이서와 반도체칩 사이는 솔더에 의해 접합되는 것을 특징으로 하는 양면냉각 파워모듈.
  8. 청구항 7에 있어서,
    상기 제 2 금속은 제 1 금속보다 상기 솔더에 대한 젖음성이 낮은 것을 특징으로 하는 양면냉각 파워모듈.
  9. 청구항 6에 있어서,
    상기 스페이서는 최외각에 형성되는 제 1 금속층 사이에는 다수의 제 1 금속층과 제 2 금속층이 교대로 적층되는 것을 특징으로 하는 양면냉각 파워모듈.
  10. 청구항 6에 있어서,
    상기 스페이서를 형성하는 상기 제 1 금속은 Cu이고, 상기 제 2 금속은 Mo 또는 CuMo인 것을 특징으로 하는 양면냉각 파워모듈.
  11. 청구항 6에 있어서,
    상기 스페이서를 형성하는 상기 제 2 금속층의 두께는 스페이서 전체 두께에 대하여 33 ~ 50%의 두께로 형성되는 것을 특징으로 하는 양면냉각 파워모듈.
KR1020200056649A 2020-05-12 2020-05-12 다층 스페이서 및 이를 적용한 양면냉각 파워모듈 KR20210138385A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200056649A KR20210138385A (ko) 2020-05-12 2020-05-12 다층 스페이서 및 이를 적용한 양면냉각 파워모듈
US17/030,672 US11862530B2 (en) 2020-05-12 2020-09-24 Multi-layered spacer and double-sided cooling power module including same
CN202011083319.7A CN113658925A (zh) 2020-05-12 2020-10-12 多层间隔件及包括其的双面冷却电源模块
US18/514,862 US20240096737A1 (en) 2020-05-12 2023-11-20 Multi-layered spacer and double-sided cooling power module including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200056649A KR20210138385A (ko) 2020-05-12 2020-05-12 다층 스페이서 및 이를 적용한 양면냉각 파워모듈

Publications (1)

Publication Number Publication Date
KR20210138385A true KR20210138385A (ko) 2021-11-19

Family

ID=78476755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200056649A KR20210138385A (ko) 2020-05-12 2020-05-12 다층 스페이서 및 이를 적용한 양면냉각 파워모듈

Country Status (3)

Country Link
US (2) US11862530B2 (ko)
KR (1) KR20210138385A (ko)
CN (1) CN113658925A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4203015A1 (en) * 2021-12-22 2023-06-28 Heraeus Deutschland GmbH & Co. KG Height adaptable multilayer spacer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180030298A (ko) 2016-09-12 2018-03-22 현대자동차주식회사 복합재 스페이서 및 이를 적용한 양면냉각 파워모듈

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879589A (en) * 1988-01-25 1989-11-07 Semetex Corporation Hermetic leadless semiconductor device package
JPH0629459A (ja) * 1992-07-08 1994-02-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3862737B1 (ja) * 2005-10-18 2006-12-27 栄樹 津島 クラッド材およびその製造方法、クラッド材の成型方法、クラッド材を用いた放熱基板
TWI303872B (en) * 2006-03-13 2008-12-01 Ind Tech Res Inst High power light emitting device assembly with esd preotection ability and the method of manufacturing the same
JP2007335663A (ja) * 2006-06-15 2007-12-27 Toyota Motor Corp 半導体モジュール
JP2011253950A (ja) * 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置
US20120098090A1 (en) * 2010-10-22 2012-04-26 Intersil Americas Inc. High-efficiency power converters with integrated capacitors
JP2012253125A (ja) * 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
KR101956996B1 (ko) 2016-12-15 2019-06-24 현대자동차주식회사 양면냉각형 파워모듈
KR102564459B1 (ko) 2019-05-09 2023-08-07 현대자동차주식회사 양면 냉각 파워모듈의 스페이서 구조 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180030298A (ko) 2016-09-12 2018-03-22 현대자동차주식회사 복합재 스페이서 및 이를 적용한 양면냉각 파워모듈

Also Published As

Publication number Publication date
US20240096737A1 (en) 2024-03-21
US11862530B2 (en) 2024-01-02
CN113658925A (zh) 2021-11-16
US20210358829A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
EP2018667B1 (en) Power semiconductor module
US8637777B2 (en) Power module substrate having heatsink, method for manufacturing the same, power module having heatsink, and power module substrate
US4556899A (en) Insulated type semiconductor devices
WO2021255987A1 (ja) パワーモジュール、およびパワーモジュールの製造方法
WO2016121159A1 (ja) 半導体装置および半導体装置の製造方法
CN1961474B (zh) 变换器装置
WO2015029511A1 (ja) 半導体装置およびその製造方法
JP2014183119A (ja) パワーモジュール用基板の製造方法
JPWO2007037306A1 (ja) ヒートシンクモジュール及びその製造方法
KR20160146799A (ko) 파워 모듈용 기판 및 히트 싱크가 부착된 파워 모듈용 기판 그리고 히트 싱크가 부착된 파워 모듈
KR20180030298A (ko) 복합재 스페이서 및 이를 적용한 양면냉각 파워모듈
JP6417834B2 (ja) 冷却器付パワーモジュール用基板及び冷却器付パワーモジュール用基板の製造方法
JP2013016525A (ja) パワー半導体モジュールおよびその製造方法
US11373924B2 (en) Power module having heat dissipation structure
JP2006100640A (ja) セラミックス回路基板及びこれを用いたパワー半導体モジュール
US20240096737A1 (en) Multi-layered spacer and double-sided cooling power module including same
JP2004022973A (ja) セラミック回路基板および半導体モジュール
US20230075200A1 (en) Power module and method for manufacturing same
JP2005332874A (ja) 回路基板及びこれを用いた半導体装置
JP2016167502A (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
US20200312740A1 (en) Low thermal resistance power module packaging
CN111682002A (zh) 散热板
JP5011088B2 (ja) 放熱装置及びパワーモジュール
US20230028429A1 (en) Metal ceramic substrate and method for manufacturing such metal ceramic substrate
CN115280492A (zh) 电子模块和用于制造电子模块的方法

Legal Events

Date Code Title Description
A201 Request for examination