JPS5852835A - 高密度実装パツケ−ジ - Google Patents
高密度実装パツケ−ジInfo
- Publication number
- JPS5852835A JPS5852835A JP15092781A JP15092781A JPS5852835A JP S5852835 A JPS5852835 A JP S5852835A JP 15092781 A JP15092781 A JP 15092781A JP 15092781 A JP15092781 A JP 15092781A JP S5852835 A JPS5852835 A JP S5852835A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic multilayer
- circuit board
- multilayer circuit
- high density
- density mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明紘冷却効率を向上させることによ）半導体回路素
子の１４書直実装化ｔはかっ九高書直実装パッケージに
関するものである。
子の１４書直実装化ｔはかっ九高書直実装パッケージに
関するものである。
半導体回路素子ｔｔ冷方式によ）冷却する場合の従来の
実装構造としては、半導体回路素子は基板に水平に張ル
付けて実績されている光め、両面からの放熱が不可能で
、しかも高密度実装が困難であった。
実装構造としては、半導体回路素子は基板に水平に張ル
付けて実績されている光め、両面からの放熱が不可能で
、しかも高密度実装が困難であった。
本発明は上述の問題を解決するためのもので、冷却効率
の優れた高密度実績パッケージを提供することを目的と
している。
の優れた高密度実績パッケージを提供することを目的と
している。
以下、図面に関連して本発明の実施例ｔｍ明する。
＃１１図唸高密度実装パッケージを母基板に搭載した状
態を示す斜視図で、図中、１拡母基板、２紘高密度実装
パッケージである。
態を示す斜視図で、図中、１拡母基板、２紘高密度実装
パッケージである。
高密度実績パッケージ２は、円筒臘セラミック多層図路
基板５と、該セラミック多層回路基板５の外周に放射状
に接続された複数個のＬｌｉｌチップ（半導体回路素子
）４と、これらｔ−損う密封容器５とよりなル、該密封
容器５内には不活性なフルオロカーボ／等の冷媒が封入
されている。セラミック多層四路基板５は、ＪＩ１１２
図にｐａｔ−示すように、多数の円板状セラミック回路
基板６′に積層してなる。各セラミック回路基板６は、
その外周部に外部に露出させて所定の配置で設けられ回
路パターン７に接続される複数個の電極パッド８を備え
てお）、各セラミック基板６の電極パッド８は第３図に
示すように円板の軸線方向に並んでｈる。
基板５と、該セラミック多層回路基板５の外周に放射状
に接続された複数個のＬｌｉｌチップ（半導体回路素子
）４と、これらｔ−損う密封容器５とよりなル、該密封
容器５内には不活性なフルオロカーボ／等の冷媒が封入
されている。セラミック多層四路基板５は、ＪＩ１１２
図にｐａｔ−示すように、多数の円板状セラミック回路
基板６′に積層してなる。各セラミック回路基板６は、
その外周部に外部に露出させて所定の配置で設けられ回
路パターン７に接続される複数個の電極パッド８を備え
てお）、各セラミック基板６の電極パッド８は第３図に
示すように円板の軸線方向に並んでｈる。
セラミツク多層回路基板５０下面には複数個の端子９が
突設されておル、この端子９は、密封容器５の底板を気
密を保って貫通するとともに、各セラミック回路基板６
の電極パッド８と回路パターン７を介し接続されて−る
。 ＬＳＩチップ４は、第４図に示すように、一端にセ
ラミック多層囲路基板３の軸線方向に並ぶ電極パッド８
に対応する複数個の電極１０１備えており、峡谷電極１
０ｔ＃缶電極１０に対応する電極バッド８に半田等によ
多接続してセラミνり多層回路基板５に放射状に固定さ
れている。なお、図示を省略したが、各セラ建ツク回路
基板６の外周の所定位置にＬＳＩチップ嵌会用の複数個
の＃Ｉ【形成して皺溝内に電極パッドを形成すれば、Ｌ
ＳＩチップ４の固定ｔよｐ確実に行うことが可能である
。
突設されておル、この端子９は、密封容器５の底板を気
密を保って貫通するとともに、各セラミック回路基板６
の電極パッド８と回路パターン７を介し接続されて−る
。 ＬＳＩチップ４は、第４図に示すように、一端にセ
ラミック多層囲路基板３の軸線方向に並ぶ電極パッド８
に対応する複数個の電極１０１備えており、峡谷電極１
０ｔ＃缶電極１０に対応する電極バッド８に半田等によ
多接続してセラミνり多層回路基板５に放射状に固定さ
れている。なお、図示を省略したが、各セラ建ツク回路
基板６の外周の所定位置にＬＳＩチップ嵌会用の複数個
の＃Ｉ【形成して皺溝内に電極パッドを形成すれば、Ｌ
ＳＩチップ４の固定ｔよｐ確実に行うことが可能である
。
このような構成の高密度実装パッケージ２は、その下面
から央出する端子９を母基板１のスルーホールに挿入し
半田付けすることにより母基板１に搭載される。各ＬＳ
Ｉチップ４は、上述のようにセラミック多層回路基板５
の外周に放射状に接続されてφる九め、両面から冷媒に
より冷却されその熱は密封容＠Ｓに効率よ〈伝達され、
密封容器５は周Ｓｔ−空冷または液冷によシ冷却される
。
から央出する端子９を母基板１のスルーホールに挿入し
半田付けすることにより母基板１に搭載される。各ＬＳ
Ｉチップ４は、上述のようにセラミック多層回路基板５
の外周に放射状に接続されてφる九め、両面から冷媒に
より冷却されその熱は密封容＠Ｓに効率よ〈伝達され、
密封容器５は周Ｓｔ−空冷または液冷によシ冷却される
。
上述の説明では、各ＬＳＩチップ４ｔ−直接セラミツク
多層回路基板３の外周に接続、ｉｓ定する例について述
べ九が、各ＬＳＩチップをフレーム型チップキャリアを
介しセラミック多層回路基板６に接続、固定することも
可能でｈシ、その−例ｔ−Ｊｉ６図乃ｆ１篇７図に示す
。
多層回路基板３の外周に接続、ｉｓ定する例について述
べ九が、各ＬＳＩチップをフレーム型チップキャリアを
介しセラミック多層回路基板６に接続、固定することも
可能でｈシ、その−例ｔ−Ｊｉ６図乃ｆ１篇７図に示す
。
図中、１１はフレーム瀝チップキャリアで、セラミック
多層回路基板の技術によ多形成され九１対のフレーム歴
キャリア部材１２，１２′ｔ９＆シ合せ形成され％ＬＳ
Ｉチップ４′はその周辺部をキャリア部材１２．１２’
によｐ挟圧保持されている。ＬＳＩチッフ４′の周辺部
には複数個のボンディングバッド（電極パッド）１３が
設けられておル、皺各ポンディ／クハット１５ハワイヤ
１４［よルそれぞれフレーム屋チップキャリア１１の内
部導体層１５ Ｋｍ続されている。内部導体層１５は、
フレーム塵チップキャリア１１に設けられ喪複数個の内
部導体層１６に回路パターンを介し接続され、各内部導
体層１６の一趨１６轟はフレーム蓋チップキャリア１１
の下面図である＠７図に示すようにフレーム飄チップキ
ャリア１１の底面１１６に露出している。各内部導体層
１６の−ｊｌｌｌｌＩ６ｍは電極パッド８と同様に配置
されてｈる。
多層回路基板の技術によ多形成され九１対のフレーム歴
キャリア部材１２，１２′ｔ９＆シ合せ形成され％ＬＳ
Ｉチップ４′はその周辺部をキャリア部材１２．１２’
によｐ挟圧保持されている。ＬＳＩチッフ４′の周辺部
には複数個のボンディングバッド（電極パッド）１３が
設けられておル、皺各ポンディ／クハット１５ハワイヤ
１４［よルそれぞれフレーム屋チップキャリア１１の内
部導体層１５ Ｋｍ続されている。内部導体層１５は、
フレーム塵チップキャリア１１に設けられ喪複数個の内
部導体層１６に回路パターンを介し接続され、各内部導
体層１６の一趨１６轟はフレーム蓋チップキャリア１１
の下面図である＠７図に示すようにフレーム飄チップキ
ャリア１１の底面１１６に露出している。各内部導体層
１６の−ｊｌｌｌｌＩ６ｍは電極パッド８と同様に配置
されてｈる。
このようにＬｌｊｌチッグ４′を搭載し比フレーム瀝チ
ッグキャリア１１のセラミック多層回路基板に対する接
続は、フレーム蓋チップキャリア１１の底面１１ａをセ
ラミック多層回路基板の外周に押し尚て、各内部導体層
１６の−ｍ１６ｇ會電極パッド８に半田勢により接続す
ることＫより行われる。
ッグキャリア１１のセラミック多層回路基板に対する接
続は、フレーム蓋チップキャリア１１の底面１１ａをセ
ラミック多層回路基板の外周に押し尚て、各内部導体層
１６の−ｍ１６ｇ會電極パッド８に半田勢により接続す
ることＫより行われる。
以上述べたように、本楯−によれば、次に述べるような
各種の優れ九効釆を奏することが可能である。
各種の優れ九効釆を奏することが可能である。
（４） Ｌｌｉｌチップ等の半導体回路素子はセラミ
ック多層囲路基板の外周に垂直状態で放射状に接続され
ておシ両面から冷却される丸め、冷却効率は大幅に向上
し高密度実装が可能である。
ック多層囲路基板の外周に垂直状態で放射状に接続され
ておシ両面から冷却される丸め、冷却効率は大幅に向上
し高密度実装が可能である。
（２）多セラミック回路基板の周辺部に電−パッドが形
成されているため、基板内の回路パターンが規かくてす
み素子間の配１ｍ！！長（信号伝搬経路）が短縮され、
冷却効率の向上と関連して高速作動を実現できる。
成されているため、基板内の回路パターンが規かくてす
み素子間の配１ｍ！！長（信号伝搬経路）が短縮され、
冷却効率の向上と関連して高速作動を実現できる。
なお、上述の説明では、円筒製セラミック多層回路基板
の場合について述べたが、セラミック回路基板の形状は
立方体その他任意の形状としてもよい。この場合は、上
記（２）項の効果が円筒状の場合よル多少劣るがその他
の効果は同様である。
の場合について述べたが、セラミック回路基板の形状は
立方体その他任意の形状としてもよい。この場合は、上
記（２）項の効果が円筒状の場合よル多少劣るがその他
の効果は同様である。
図面は本発明に係る高密度実装パッケージの実施例を示
すもので、第１図は高密度実装パッケージを母基板に搭
載し喪状１Ｉｌｔ−示す斜視図、ｇ２゜は円筒状セラミ
ック多層回路基板形成要領【示す斜視園％第３図鉱セラ
ミック多層囲路基板に対する半導体回路素子＊＊簀領を
示す斜視Ｅ、第４図は半導体ＷＡＷ＆素子の電極形成要
領を示す正面図、ａｉＩｓ図はフレーム厘チップキャリ
アに半導体回路素子を搭載した状態を示す斜視図、第６
１ｉは第５悶ＯＭ ！Ｉ ＩＩＩ ｉｊｊ ｌ！ｌ
ｓ 篇７ 図Ｆｉ フレームｊｉ ｆ ツ７’ Ａ’ヤ
リアの下面図である。 図中、１は母基板、２線高密度実装ノくツケージ、５は
円筒臘セラミック多層回路基板、４．４’はＬＳＩチッ
プ（半導体回路素子）、５は密封容器、６は円板状セラ
ンツク囲賂基板、７は回路パターン、８は電極パッド、
９は電極、１０は端子、１１嬬フレーム麿チツプキヤリ
ア、１３はポンディングパッド、１４はワイヤ、１５，
１６ｔｉ内部導体層である。 特許出願人富士通株式会社 代理人弁理士玉蟲久五部 （外６名） 第１図 ジ′ 第２図 第３図 第４図
すもので、第１図は高密度実装パッケージを母基板に搭
載し喪状１Ｉｌｔ−示す斜視図、ｇ２゜は円筒状セラミ
ック多層回路基板形成要領【示す斜視園％第３図鉱セラ
ミック多層囲路基板に対する半導体回路素子＊＊簀領を
示す斜視Ｅ、第４図は半導体ＷＡＷ＆素子の電極形成要
領を示す正面図、ａｉＩｓ図はフレーム厘チップキャリ
アに半導体回路素子を搭載した状態を示す斜視図、第６
１ｉは第５悶ＯＭ ！Ｉ ＩＩＩ ｉｊｊ ｌ！ｌ
ｓ 篇７ 図Ｆｉ フレームｊｉ ｆ ツ７’ Ａ’ヤ
リアの下面図である。 図中、１は母基板、２線高密度実装ノくツケージ、５は
円筒臘セラミック多層回路基板、４．４’はＬＳＩチッ
プ（半導体回路素子）、５は密封容器、６は円板状セラ
ンツク囲賂基板、７は回路パターン、８は電極パッド、
９は電極、１０は端子、１１嬬フレーム麿チツプキヤリ
ア、１３はポンディングパッド、１４はワイヤ、１５，
１６ｔｉ内部導体層である。 特許出願人富士通株式会社 代理人弁理士玉蟲久五部 （外６名） 第１図 ジ′ 第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 外周部に外部に露出する嵩子実装用の複数個の電極パッ
ドを備えるとと４Ｋｌ１面に前記電極パッドと接続され
る回路パターンを備え大複数板の嗣路基板を積層してな
る多層−路基板、前記多層開路基板の外周に放射状に配
置され所定の前記電極パッドに［接ｔａはチップキャリ
アを介し接続。 固定された複数個の半導体回路素子、前記多層開路基板
および前記各半導体回路素子を覆って設けられ九密封容
器、前記密封Ｓｓ内に封入塙れた冷厳よル構成され大こ
と１＊＊とする高密度実装パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15092781A JPS5852835A (ja) | 1981-09-24 | 1981-09-24 | 高密度実装パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15092781A JPS5852835A (ja) | 1981-09-24 | 1981-09-24 | 高密度実装パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5852835A true JPS5852835A (ja) | 1983-03-29 |
| JPS629222B2 JPS629222B2 (ja) | 1987-02-27 |
Family
ID=15507445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15092781A Granted JPS5852835A (ja) | 1981-09-24 | 1981-09-24 | 高密度実装パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852835A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6456246U (ja) * | 1987-10-05 | 1989-04-07 | ||
| JPH01157751U (ja) * | 1988-04-22 | 1989-10-31 | ||
| JPH0422951U (ja) * | 1990-06-19 | 1992-02-25 | ||
| US5113117A (en) * | 1989-09-08 | 1992-05-12 | Massachusetts Institute Of Technology | Miniature electrical and mechanical structures useful for constructing miniature robots |
| US5463251A (en) * | 1992-07-08 | 1995-10-31 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor package having improved durability |
-
1981
- 1981-09-24 JP JP15092781A patent/JPS5852835A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6456246U (ja) * | 1987-10-05 | 1989-04-07 | ||
| JPH01157751U (ja) * | 1988-04-22 | 1989-10-31 | ||
| US5113117A (en) * | 1989-09-08 | 1992-05-12 | Massachusetts Institute Of Technology | Miniature electrical and mechanical structures useful for constructing miniature robots |
| JPH0422951U (ja) * | 1990-06-19 | 1992-02-25 | ||
| US5463251A (en) * | 1992-07-08 | 1995-10-31 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor package having improved durability |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS629222B2 (ja) | 1987-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4907067A (en) | Thermally efficient power device package | |
| US4338621A (en) | Hermetic integrated circuit package for high density high power applications | |
| KR900003828B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US5016138A (en) | Three dimensional integrated circuit package | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US6057601A (en) | Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate | |
| US4423468A (en) | Dual electronic component assembly | |
| US4868712A (en) | Three dimensional integrated circuit package | |
| US3780352A (en) | Semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films | |
| US5065281A (en) | Molded integrated circuit package incorporating heat sink | |
| JP3110922B2 (ja) | マルチチップ・モジュール | |
| US6184580B1 (en) | Ball grid array package with conductive leads | |
| US5399903A (en) | Semiconductor device having an universal die size inner lead layout | |
| US6683795B1 (en) | Shield cap and semiconductor package including shield cap | |
| US4730232A (en) | High density microelectronic packaging module for high speed chips | |
| JP2664754B2 (ja) | 高密度電子パッケージ及びその製造方法 | |
| JPS62123747A (ja) | 半導体装置チツプの装着兼電気接続装置 | |
| JPH07147466A (ja) | 電子部品ユニット及びその製造方法 | |
| JPH05283460A (ja) | 半導体装置 | |
| JPS62131553A (ja) | 多チツプチツプキヤリア及び製造方法 | |
| KR20030018642A (ko) | 스택 칩 모듈 | |
| US5168345A (en) | Semiconductor device having a universal die size inner lead layout | |
| US4964019A (en) | Multilayer bonding and cooling of integrated circuit devices | |
| JP2000068406A (ja) | 半導体装置の製造方法、半導体装置及び配線基板 | |
| US4272644A (en) | Electronic hybrid circuit package |