JPS62123747A - 半導体装置チツプの装着兼電気接続装置 - Google Patents

半導体装置チツプの装着兼電気接続装置

Info

Publication number
JPS62123747A
JPS62123747A JP61230183A JP23018386A JPS62123747A JP S62123747 A JPS62123747 A JP S62123747A JP 61230183 A JP61230183 A JP 61230183A JP 23018386 A JP23018386 A JP 23018386A JP S62123747 A JPS62123747 A JP S62123747A
Authority
JP
Japan
Prior art keywords
semiconductor device
device chip
electrical
substrate
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61230183A
Other languages
English (en)
Inventor
アーノルド・レイスマン
カールトン・エム・オスバーン
リー−ティン・ワン
ジャグディッシュ・ナラヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MAIKUROEREKUTORONIKUSU CENTER
MAIKUROEREKUTORONIKUSU CENTER OBU NORTH KARORAINA
Original Assignee
MAIKUROEREKUTORONIKUSU CENTER
MAIKUROEREKUTORONIKUSU CENTER OBU NORTH KARORAINA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MAIKUROEREKUTORONIKUSU CENTER, MAIKUROEREKUTORONIKUSU CENTER OBU NORTH KARORAINA filed Critical MAIKUROEREKUTORONIKUSU CENTER
Publication of JPS62123747A publication Critical patent/JPS62123747A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1061—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Connecting Device With Holders (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の分野） 本発明は一般に、半導体装置チップを装着し、基板との
電気接続を達成するとともに、半導体装置チップの裏面
と基板との直接接触により半導体装置チップを冷却する
ようにする装置に関するものである。
（発明の背景） 半導体装置チップ（種々の半導体装置を含む）は、従来
、その裏面すなわち基板が他の基板すなわちヒートシン
ク面に対接してこの半導体装置チップを冷却するように
且つ、ヒートシンク面側とは反対側のこの半導体装置チ
ップの電気接点パッドが電気回路への接続の為に上方に
向いているように装着されていた。これらの電気接点パ
・ノドは電気接続に便利なように半導体装置チップの周
辺部付近に位置していた。この電気接続は例えばワイヤ
ボンディングまたは金属比技術によって、或いは額縁の
ような形状をし下面に電気接点を有する装置を用い、こ
れにより半導体装置チップを基板上に物理的に挟み、半
導体装置チップ」二の電気接点パッドと基板上の電気接
点パッドとの間を電気接触させることにより行うことが
できる。これらの技術はすべて、半導体装置チップの周
辺部ですべての電気接続を行うことに特徴がある。例え
ば米国特許第４．１５０．４２０号および米国特許第３
，９８４、６２０号明細書を参照しうる。
半導体装置チップ上の素子の密度および個数が増大する
と、半導体装置チップの寸法を増大させた。しかし、半
導体装置チップとこれを囲む基板との間で望ましいすべ
ての電気接続を達成する為に、半導体装置チップの周辺
に沿って充分な個数の接点パッドを設けるのは困難であ
った。
半導体装置チップの周辺部に沿う、接点パッドに対する
充分なスペースの欠乏は゛′フリップチップ″モジュー
ルとして知られている設計にすることにより解決された
。フリップチップは半導体装置チップの表面全体に亘っ
て電気接点パ・ｌドを分布させたものであり、従ってチ
ップ表面の内方部分とチップ表面の周辺部分との双方に
電気接触を行うことができる。しかし、基板上に対応し
て位置する電気端子と電気的に且つ物理的に接触させろ
為に、チップを裏返しくフッリプし）、その裏面才なね
りその基板面を上に（基板側とは反対側に）し、電気接
点パッドを下に（基板に対向するように）する必要があ
る。例えば、米国防衛出願第Ｔ９５５．００８号明細書
、米国特許第３．８７１．０１４号明細書および米国特
許第３．８７Ｌ　０１５号明細書を参照しうる。この場
合、半導体装置チップと基板との間の電気接続数が増大
すると、半導体装置チップが熱を放散させる能力が著し
く抑圧され、これにより半導体シ・装置チップの動作を
劣化さけ、その動作条件を制限させ、最終曲にこの半導
体装置チップが高熱の為に回復できない破壊を受ける。
半導体装置チップの裏面に夕（〜放散装置を取付け、上
述した熱放散問題を解決する試みもなされた。
この熱放散装置としては、米国特許第１１２４６．５９
７号明細書に開示されているように、ばねにより半導体
装置チップの裏面に抑圧されているピストンや、米国特
許第４．０９２．６９７号明細書に開示されているよう
に、半導体装置チップの裏面に取付けた熱伝導性材料に
取付けられた電気進縁件のフィルムや、米国特許第４．
３２３．９１４号明細書に開示されているように、半導
体装置チップの裏面に接触するようにした液体金属があ
る。半導体装置チ・ンプを冷却する上述した手段の各々
はある程度の目的を達成するも、これらは極めて複雑で
あり、製造するのが困難であり、あまりにも大きなスペ
ースを必要とし、半導体装置チップに不所望な物理的歪
みを与え、所望とする程度の冷却を行わない。
本発明の目的は、半導体装置チップを装着し、これに電
気接続を行か簡単で廉価な装置を提供せんとするにある
。
本発明の他の目的は、半導体装置チップの裏面を基（反
に対接させ、半導体装置チップの接点パッド面全体に亘
って分布させた電気接点パッドに電気接続を行う半導体
装置チップの装着兼電気接続：・す置を提供せんとする
にある。
本発明の更に池の目的は、半導体装置チップの接点パッ
ド面全体に亘って分布させた電気接点パッドに電気接続
を行い、半導体装置チップの裏面を熱伝導性の基板に対
接させる半導体装置チップの装着兼電気接続装置を提供
せんとするにある。
上述した目的およびその他の目的は本発明による半導体
装置チップの装着兼電気接続装置により達成される。基
板の表面には電気端子を設ける。
半導体装置チップの裏面は基板の表面に接続し、半導体
装置チップの上側面全体に亘って電気接点パッドを設け
る。基板の電気端子と半導体装置チップの電気接点パッ
ドとを電気接続する手段には、半導体装置チップの接点
パッド面に電気的に接続される第１電気接点と、基板の
電気端子に接続される第２電気接点とを設ける。上記の
電気接続手°　役の第１および第２電気接点は所定の回
路で電気接続する。
図面につき本発明を説明する。
第１図は表面に複数個の電気端子２を有する基ｖ！、■
を示す。この基板には半導体装置チ・ツブ３の裏面が接
触する。この半導ｉ、を装置チップの上側面全体に亘っ
て複数個の電気接点パ・ソド４が分布されている。すな
わちこれら電気接点〕々・／ドは半導体装置チップの上
側面の周辺部および内方領域の双方にある。半導体装１
行チップ３の上にはトランスレータチップ５が重畳され
る。このトランスレータチップは半導体装置チップ上の
電気接点ノ々、ノド４と電気接続を行う複数個の第１電
気接点２１と、基板１上の電気端子２と電気接続を行う
複数個の第２電気接点２２とを有している。図示してい
ないが、トランスレークチップの第１電気接点および第
２電気接点は所定の回路において電気的に相互接続され
ている。追加の詳細は後に説明する。
基板１はパッケージモジュール用の基板とすることがで
き、これは珪素或いはセラミック或いはその他の材料を
以って構成でき、また単一層或いは多重層のいずれにも
できる。基板は、半導体装置チップに対するヒートシン
クとして機能するように熱伝導度が比較的大きなものと
するのが望ましい。この目的の為に、この基板に１つ以
上の貫通路１０を設け、これら貫通路１０を経て流体、
その他の冷却剤を循環させて、熱を基板から除去するよ
うにしうる。基板は２つのウェファを以って構成でき、
この場合一方のウェファの表面に条溝を腐食形成し、こ
れら条溝の上部に他方のウェファを配置してこれら条溝
を封止することにより冷却用の貫通路を形成する（第３
図参照）。基板は半導体装置チップの熱特性（例えば熱
伝導度、膨張係数等）と類似する熱特性を有するように
することも望ましい。基板の上側面は研摩したり、望ま
しい表面特性を有するようにするその他の処理をしたり
することができる。基板は比較的平坦にするか、さもな
されば半導体装置チップの裏面との良好な熱接触を保つ
ように処理するのが好ましい。
基板１は、その表面の所定の位置でこの表面に亘って分
布させた複数個の電気端子２をも有している。これら電
気端子は介在するトランスレータ装置５を経て半導体装
置チップ３の選択端子に電気接続する為に露出されてい
る。これら電気端子は代表的に、半導体装置チップ３を
載せる領域を囲むように配置し、他の電気回路に接続す
る為には他の端子パッド（図示せず）に電気的に接続す
る。各半導体装置チップ３を載せる領域を囲んで１２０
〜１５０個の電気端子を設けることができ、これら電気
端子は周知の技術を用いて形成され且つ電気的に相互接
続される。
第１および２図を参照するに、半導体装置チップ３は、
半導体装置チップ自体の基板である第１面、すなわち裏
面１２を有するフリップチップ装置として代表的に知ら
れている。この面１２とは反対側の半導体装置チップの
第２面１４は、図示のように半導体装置チップの周辺お
よびその内方部分の双方を含むこの面１４全体に亘って
分布させた複数個の電気接点パッド４を有している。こ
れら電気接点パッドは半導体装置チップ自体内に形成さ
れた装置チップに電気的に接続されている。約４〜１０
ミリメートル平方の領域内には例えば１２０〜１５０個
の接点パッドを設けうる。
半導体装置チップ３の裏面１２は基板１の表面１八と接
触する。この裏面１２は代表的には熱伝導関係で基板の
表面昆に取付は或いは接着させ、半導体装置チップを動
作させることにより生ぜしめられる熱が装置チップ自体
の半導体材料を経て基板１に消散され、最終的に貫通路
１０内を循環する冷却剤により外部に放出されるように
する。
基板上の電気端子２と半導体装置チップ３上の電気接点
パッド４とを電気的に接続する手段がトランスレークチ
ップ５である。このトランスレークチップの基材は半導
体装置チップに用いたのと同じ半導体装置チップ材料か
ら造るのが好ましいが、状況に応じては他の材料を用い
ることもでき一般にこのトランスレータチップの下側面
２６上の内方部分に、半導体装置チップ上の電気接点パ
ッド４と１対１の関係で複数個の第１電気接点２１を設
ける。同様に、前記の下側面２６の周辺を一般に囲むよ
うに、基板１の上側面上の電気端子２と１対１の関係で
複数個の第２電気接点２２を設ける。
第２図に示すように、トランスレータチップの下側面２
６に設ける第２電気接点２２は基板の上側面上の対応す
る電気端子２の個数および位置に応じて複数の列とする
ことができる。また、第１および第２電気接点の長さは
基板の上側面１Ａからの半導体装置チップ３の接点パッ
ド面１４の高さに依存して相違させることができる。導
電性の端子、接点およびパッドのすべてははんだ接合コ
ネクタに矛盾しない形のものとするも、電気接触を達成
する他の手段も適しているものである。
トランスレークチップ５の第１電気接点２１および第２
電気接点２２はいかなる所定の回路においても電気的に
接続することができる。例えば、第１電気接点の各々は
第２電気接点の１つのみに接続することができる。或い
はまた、第１電気接点２１の複数個をこれらの中で相互
接続することができ、第２電気接点２１の複数個も同髄
に相互接続できる。
更に、トランスレータチップ内にも半導体装置チップを
形成し、その下に位置する半導体装置チップ３の動作を
補足するようにすることもできる。
トランスレータチップにはその内部から外部へ、また外
部から内部へ信号を伝達する相互接続ラインを１つ以上
のレベルで設けることができる。これにより半導体装置
チップ３と、トランスレータチップ５と、パッケージ基
板１との間に電気通路を形成しうる。
本発明の池の例を第３図に示す。基板５１には、半導体
装置チップ５３を入れる為の凹所５２を例えば腐食形成
する。前述したように、半導体装置チップ５３はその上
側面全体に亘って分布させた複数個の電気接点パッド５
４を有し、この半導体装置チップ５３の裏面５５は、腐
食形成された凹所５２の底面５２Ａと接触する。この凹
所は半導体装置チップの厚さとほぼ同じ厚さとし、半導
体装置チップの上側面上の電気接点パッドが一般に、基
板５１の上側面内に形成した電気端子５６と同一平面内
にあるようにする。
トランスレータチップ６１は、半導体装置チップ５３上
の電気接点パッド５４と基板５１上の電気端子５６とが
ほぼ同一平面内にある為に第１電気接点６３と第２電気
接点６４とが同じ高さであるということを除いて、第１
および２図につき前述したトランスレータチップの特性
のすべてを有する。
第１〜３図に示すように、トランスレータチップは半導
体装置チップと基板との間の電気的な相互接続を達成す
るものであり、通常はこの相互接続は、代表的にフリッ
プチップモジュールの通常の装着においてそうであるよ
うに基板自体の上の電気的相互接続の金属化パターンと
電気端子とを経て達成されるものである。本発明によれ
ば、著しい複雑性を伴うことなく、且つピストン、液体
金属或いはその他の装置によってチップを冷却した場合
にこのチップ上に生じるようなひずみを生じることなく
、裏返した半導体装置チップを冷却しうるという追加の
利点が得られる。また、半導体装置チップ３，５３と基
板との間にいかなる空隙があっても、またこれらの空隙
が高さ方向く垂直方向）の差であろうと、半導体装置チ
ップの側面とこの半導体装置チップを入れる凹所の側面
との間の水平方向の空隙であろうと、これらの組合わせ
であろうとも、トランスレータチップを用いることによ
りこれらの空隙を橋絡しうるという他の利点が得られる
。またトランスレータチップは放射を遮蔽したり、外部
からの保護体を構成したり、半導体装置チップを基板に
物理的に固着するのを？ｉｌｉ助したりしうる。従って
本発明によれば、良好な熱的、電気的および機械的な特
性をすべて同−構成内で組合せるおともに、構造を簡単
化するということを容易に理解しうるであろう。
本発明は上述した例のみに限定されず、幾多の変更を加
えうろこと勿論である。
【図面の簡単な説明】
第１図は、トランスレータチップの一部を切欠し、その
下の半導体装置チップを見うるようにした本発明の一例
を示す斜視図、 第２図は、第１図の２−２線上を断面とし、矢の方向に
見た断面図、 第３図は、第２図に示す半導体装置チップの他の例を示
す断面図である。 ■、５１・・・基板　　　　　２，５６・・・電気端子
３．５３・・・半導体装置チップ ４．５４・・・電気接点パッド ５．６１・・・トランスレータチップ １０・・・貫通路　　　　　２１．６３・・・第１電気
接点２２、６４・・・第２電気接点 ５２・・・凹所 特許出願人　　マイクロエレクトロニクス・センター・
オブ・ノース・カロライナ

Claims (1)

  1. 【特許請求の範囲】 １、電気端子（２）が設けられている表面を有する基板
    （１）と、半導体装置チップ（３）と、前記の基板の電
    気端子を前記の半導体装置チップ（３）に電気接続する
    手段とを具える半導体装置チップの装着兼電気接続装置
    において、前記の半導体装置チップは、前記の基板の 表面（１Ａ）と接触する第１表面（１２）と、複数個の
    電気パッド（４）がほぼ全面に亘って分布されている第
    ２表面（１４）とを有しており、前記の基板の電気端子
    および前記の半導体 装置チップの電気パッドを電気接続する前記の手段は集
    積回路手段であり、この集積回路手段は、ほぼその内方
    部分に亘って配置され前記の半導体装置チップの電気パ
    ッドと電気接触される複数個の第１電気接点（２１）と
    、当該集積回路手段の表面の周辺部分にほぼ沿って配置
    した複数個の第２電気接点（２２）とを有しており、こ
    の集積回路手段の第１および第２電気接点は所定の回路
    で電気接続されていることを特徴とする半導体装置チッ
    プの装着兼電気接続装置。 ２、特許請求の範囲第１項に記載の半導体装置チップの
    装着兼電気接続装置において、前記の半導体装置チップ
    はフリップチップ構造であることを特徴とする半導体装
    置チップの装着兼電気接続装置。 ３、特許請求の範囲第１項に記載の半導体装置チップの
    装着兼電気接続装置において、前記の基板は熱伝導性材
    料を有し、前記の半導体装置チップは前記の基板と熱伝
    導関係にあることを特徴とする半導体装置チップの装着
    兼電気接続装置。 ４、特許請求の範囲第３項に記載の半導体装置チップの
    装着兼電気接続装置において、前記の基板はこの基板か
    ら熱を除去する手段（１０）を有し、従ってこの基板は
    前記の半導体装置チップから熱を除去するヒートシンク
    となっていることを特徴とする半導体装置チップの装着
    兼電気接続装置。 ５、特許請求の範囲第１項に記載の半導体装置チップの
    装着兼電気接続装置において、前記の基板の表面に、半
    導体装置チップを入れる為の凹所（５２）が形成され、
    前記の電気端子がこの凹所の周辺の周りに配置されてい
    ることを特徴とする半導体装置チップの装着兼電気接続
    装置。 ６、特許請求の範囲第５項に記載の半導体装置チップの
    装着兼電気接続装置において、前記の凹所は、この凹所
    内に配置された半導体装置チップの接点パッドが前記の
    基板の表面とほぼ同一表面となるような深さとなってい
    ることを特徴とする半導体装置チップの装着兼電気接続
    装置。 ７、特許請求の範囲第１項に記載の半導体装置チップの
    装着兼電気接続装置において、前記の基板は前記の半導
    体装置チップの周辺のすぐ外に配置された電気端子を有
    していることを特徴とする半導体装置チップの装着兼電
    気接続装置。 ８、特許請求の範囲第１項に記載の半導体装置チップの
    装着兼電気接続装置において、電気接続する前記の手段
    は前記の第１表面の周辺部の周りに配置した複数個の第
    ２電気接点列を有していることを特徴とする半導体装置
    チップの装着兼電気接続装置。 ９、特許請求の範囲第１項に記載の半導体装置チップの
    装着兼電気接続装置において、電気接続を行う前記の手
    段の第１電気接点のうちの所定の第１電気接点が互いに
    電気的に接続されていることを特徴とする半導体装置チ
    ップの装着兼電気接続装置。 １０、特許請求の範囲第１項に記載の半導体装置チップ
    の装着兼電気接続装置において、電気接続を行う前記の
    手段はこの中に形成された他の半導体装置チップを有し
    ており、これら他の半導体装置チップは前記の手段の第
    １および第２電気接点のうちの選択した電気接点に所定
    の回路で電気接続されていることを特徴とする半導体装
    置チップの装着兼電気接続装置。 １１、特許請求の範囲第１項に記載の半導体装置チップ
    の装着兼電気接続装置において、前記の第１および第２
    電気接点は、はんだ接合接続を行う手段を有しているこ
    とを特徴とする半導体装置チップの装着兼電気接続装置
    。
JP61230183A 1985-09-30 1986-09-30 半導体装置チツプの装着兼電気接続装置 Pending JPS62123747A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US781981 1985-09-30
US06/781,981 US4774630A (en) 1985-09-30 1985-09-30 Apparatus for mounting a semiconductor chip and making electrical connections thereto

Publications (1)

Publication Number Publication Date
JPS62123747A true JPS62123747A (ja) 1987-06-05

Family

ID=25124545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61230183A Pending JPS62123747A (ja) 1985-09-30 1986-09-30 半導体装置チツプの装着兼電気接続装置

Country Status (4)

Country Link
US (1) US4774630A (ja)
EP (1) EP0218438A3 (ja)
JP (1) JPS62123747A (ja)
CA (1) CA1250373A (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63249394A (ja) * 1987-04-06 1988-10-17 日本電気株式会社 多層回路基板
US5111280A (en) * 1988-11-10 1992-05-05 Iversen Arthur H Thermal management of power conditioning systems
US4873613A (en) * 1988-11-25 1989-10-10 Iversen Arthur H Compact high power modular RF semi-conductor systems packaging
US5017941A (en) * 1989-11-06 1991-05-21 Xerox Corporation Thermal ink jet printhead with recirculating cooling system
US5061989A (en) * 1990-03-22 1991-10-29 Transcomputer, Inc. Mechanical translator for semiconductor chips
US5200810A (en) * 1990-04-05 1993-04-06 General Electric Company High density interconnect structure with top mounted components
US5067047A (en) * 1990-05-11 1991-11-19 At&T Bell Laboratories Circuit pack with inboard jet cooling
US5266520A (en) * 1991-02-11 1993-11-30 International Business Machines Corporation Electronic packaging with varying height connectors
US5173763A (en) * 1991-02-11 1992-12-22 International Business Machines Corporation Electronic packaging with varying height connectors
DE69211074T2 (de) * 1991-08-26 1996-10-02 Sun Microsystems Inc Verfahren und Apparat zum Kühlen von Mehrchip-Moduln durch die vollständige Wärmerohr-Technologie
JPH0563029A (ja) * 1991-09-02 1993-03-12 Fujitsu Ltd 半導体素子
US5237434A (en) * 1991-11-05 1993-08-17 Mcnc Microelectronic module having optical and electrical interconnects
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
EP0586888B1 (en) * 1992-08-05 2001-07-18 Fujitsu Limited Three-dimensional multichip module
US5283715A (en) * 1992-09-29 1994-02-01 International Business Machines, Inc. Integrated heat pipe and circuit board structure
US5313361A (en) * 1993-03-29 1994-05-17 The Charles Stark Draper Laboratory, Inc. Ceramic substrate
FR2718571B1 (fr) * 1994-04-08 1996-05-15 Thomson Csf Composant hybride semiconducteur.
US5712192A (en) * 1994-04-26 1998-01-27 International Business Machines Corporation Process for connecting an electrical device to a circuit substrate
US6429113B1 (en) 1994-04-26 2002-08-06 International Business Machines Corporation Method for connecting an electrical device to a circuit substrate
FR2720190B1 (fr) * 1994-05-20 1996-08-02 Matra Marconi Space France Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.
US5804881A (en) * 1995-11-27 1998-09-08 Motorola, Inc. Method and assembly for providing improved underchip encapsulation
SE510049C2 (sv) * 1996-03-25 1999-04-12 Ericsson Telefon Ab L M Anordning för att ansluta minst en vågledare till en optisk sändare eller mottagare
US5869895A (en) * 1997-12-15 1999-02-09 Micron Technology, Inc. Embedded memory assembly
US6111756A (en) * 1998-09-11 2000-08-29 Fujitsu Limited Universal multichip interconnect systems
US6820966B1 (en) 1998-10-24 2004-11-23 Xaar Technology Limited Droplet deposition apparatus
FR2786656B1 (fr) * 1998-11-27 2001-01-26 Alstom Technology Composant electronique de puissance comportant des moyens de refroidissement
US6292366B1 (en) * 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
US6690184B1 (en) * 2000-08-31 2004-02-10 Micron Technology, Inc. Air socket for testing integrated circuits
US6525420B2 (en) * 2001-01-30 2003-02-25 Thermal Corp. Semiconductor package with lid heat spreader
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6529377B1 (en) * 2001-09-05 2003-03-04 Microelectronic & Computer Technology Corporation Integrated cooling system
US6767079B1 (en) * 2003-01-15 2004-07-27 Xerox Corporation Low cost high performance thermal ink jet printhead
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
KR101078621B1 (ko) 2003-07-03 2011-11-01 테쎄라 테크놀로지스 아일랜드 리미티드 집적회로 디바이스를 패키징하기 위한 방법 및 장치
US20050095835A1 (en) 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
US6992382B2 (en) * 2003-12-29 2006-01-31 Intel Corporation Integrated micro channels and manifold/plenum using separate silicon or low-cost polycrystalline silicon
US7364684B2 (en) * 2004-08-16 2008-04-29 Delphi Technologies, Inc. Method of making an encapsulated microelectronic package having fluid carrying encapsulant channels
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7298623B1 (en) * 2006-06-29 2007-11-20 International Business Machines Corporation Organic substrate with integral thermal dissipation channels, and method for producing same
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US7869714B2 (en) * 2007-08-08 2011-01-11 Hewlett-Packard Development Company, L.P. Electronic system having free space optical elements
DE102008054233A1 (de) * 2008-10-31 2010-05-06 Osram Opto Semiconductors Gmbh Leuchtmodul
DE102018218826A1 (de) * 2018-11-05 2020-05-07 Robert Bosch Gmbh Wärmetauscher
US11183449B1 (en) * 2020-05-22 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cryogenic integrated circuits
CN112908943A (zh) * 2021-01-12 2021-06-04 华为技术有限公司 一种埋入式封装结构及其制备方法、终端设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1483570A (ja) * 1965-06-23 1967-09-06
US3428866A (en) * 1965-06-23 1969-02-18 Ibm Solid state device including electrical packaging arrangement with improved electrical connections
US3436604A (en) * 1966-04-25 1969-04-01 Texas Instruments Inc Complex integrated circuit array and method for fabricating same
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
US3706010A (en) * 1971-08-20 1972-12-12 Singer Co Packaging structure having cooling means for a multiplicity of hermetic modules for integrated circuit chips
US3946428A (en) * 1973-09-19 1976-03-23 Nippon Electric Company, Limited Encapsulation package for a semiconductor element
JPS50137445A (ja) * 1974-04-18 1975-10-31
US3959579A (en) * 1974-08-19 1976-05-25 International Business Machines Corporation Apertured semi-conductor device mounted on a substrate
UST955008I4 (en) * 1974-08-19 1977-02-01 International Business Machines Corporation Flip chip structure including a silicon semiconductor element bonded to an Si3 N4 base substrate
US3984620A (en) * 1975-06-04 1976-10-05 Raytheon Company Integrated circuit chip test and assembly package
GB1539470A (en) * 1975-11-13 1979-01-31 Tektronix Inc Electrical connector
US4030001A (en) * 1975-11-19 1977-06-14 E-Systems, Inc. Co-planar lead connections to microstrip switching devices
US4092697A (en) * 1976-12-06 1978-05-30 International Business Machines Corporation Heat transfer mechanism for integrated circuit package
US4323914A (en) * 1979-02-01 1982-04-06 International Business Machines Corporation Heat transfer structure for integrated circuit package
US4246597A (en) * 1979-06-29 1981-01-20 International Business Machines Corporation Air cooled multi-chip module having a heat conductive piston spring loaded against the chips
JPS5612760A (en) * 1979-07-10 1981-02-07 Nec Corp Multi chip lsi package
US4484215A (en) * 1981-05-18 1984-11-20 Burroughs Corporation Flexible mounting support for wafer scale integrated circuits
DE3247985C2 (de) * 1982-12-24 1992-04-16 W.C. Heraeus Gmbh, 6450 Hanau Keramischer Träger

Also Published As

Publication number Publication date
EP0218438A3 (en) 1989-03-01
CA1250373A (en) 1989-02-21
EP0218438A2 (en) 1987-04-15
US4774630A (en) 1988-09-27

Similar Documents

Publication Publication Date Title
JPS62123747A (ja) 半導体装置チツプの装着兼電気接続装置
US5777847A (en) Multichip module having a cover wtih support pillar
US5646828A (en) Thin packaging of multi-chip modules with enhanced thermal/power management
US6156980A (en) Flip chip on circuit board with enhanced heat dissipation and method therefor
JP3241639B2 (ja) マルチチップモジュールの冷却構造およびその製造方法
EP0871352B1 (en) Integrated circuit device cooling structure
US5583377A (en) Pad array semiconductor device having a heat sink with die receiving cavity
US5471366A (en) Multi-chip module having an improved heat dissipation efficiency
US4338621A (en) Hermetic integrated circuit package for high density high power applications
JP3110922B2 (ja) マルチチップ・モジュール
US7473993B2 (en) Semiconductor stack package and memory module with improved heat dissipation
US5130768A (en) Compact, high-density packaging apparatus for high performance semiconductor devices
JPH05206338A (ja) ヒートシンクを備えた半導体装置アセンブリ
JPH07106477A (ja) 熱伝導板付きヒートシンクアセンブリ
JPH07147466A (ja) 電子部品ユニット及びその製造方法
EP0880175A2 (en) Thin power tape ball grid array package
EP0078684B1 (en) A semiconductor device having a leadless chip carrier
CA2075593A1 (en) Semiconductor chip module and method for manufacturing the same
JP2001168131A (ja) 薄型相互接続構造
US4964019A (en) Multilayer bonding and cooling of integrated circuit devices
JP2845227B2 (ja) マルチチップモジュールの実装構造
US5206713A (en) Mounting silicon chips
US6057594A (en) High power dissipating tape ball grid array package
JPS59219942A (ja) チツプキヤリア
JP2004087700A (ja) 半導体装置およびその製造方法