DE3243689C2 - - Google Patents

Info

Publication number
DE3243689C2
DE3243689C2 DE3243689A DE3243689A DE3243689C2 DE 3243689 C2 DE3243689 C2 DE 3243689C2 DE 3243689 A DE3243689 A DE 3243689A DE 3243689 A DE3243689 A DE 3243689A DE 3243689 C2 DE3243689 C2 DE 3243689C2
Authority
DE
Germany
Prior art keywords
semiconductor
outer container
base plate
solder
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3243689A
Other languages
English (en)
Other versions
DE3243689A1 (de
Inventor
Shinobu Itami Hyogo Jp Takahama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3243689A1 publication Critical patent/DE3243689A1/de
Application granted granted Critical
Publication of DE3243689C2 publication Critical patent/DE3243689C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

Die Erfindung betrifft eine Halbleiteranordnung gemäß dem Oberbegriff des Anspruches 1 und ein Verfahren zur Herstellung einer derartigen Halbleiter­ anordnung.
Mit dem Fortschritt der Technologie des Oberflächenschutzes und der Kunststoff- bzw. Harzversiegelung eines Halbleiter­ chips wurde es möglich, ein Halbleiterbauteil für hohe Leistung zu miniaturisieren und zu vereinfachen, die Isolationseigen­ schaften zu verbessern und eine zusammengesetzte Integration vieler Funktionen und niedrige Kosten des Halbleiterbauteiles zu erreichen. Obwohl seit dem Erscheinen eines derartigen Hochleistungs-Halbleiterbauteiles nur etwa zwei Jahre vergan­ gen sind, wird das Bauteil auf den verschiedensten Gebieten in schnell zunehmendem Maße verwendet.
Eine Halbleiteranordnung mit einem in einem becherförmigen Gehäuse eingegossenen Halbleiterchip ist in der DE-AS 12 31 811 beschrieben.
Fig. 1 stellt einen Querschnitt durch ein herkömmliches Hochleistungs-Halbleiterbauteil dar. Ein ein Seitenteil eines Außenbehälters darstellendes Rohr 2 mit rechteckigem Querschnitt ist an einer Strahlungs-Metallplatte 1 mittels eines Klebemateriales 3 befestigt und aus einem relativ gering wärmefesten Kunststoff zum Spritzgießen wie bei­ spielsweise Kunststoff der PBT-Gruppe, der PPS-Gruppe, der Phenol-Gruppe und dergleichen gebildet. Ein aus Isola­ tionsmaterial gebildetes Bett 4 für Außenanschlüsse 5 ist auf der Strahlungs-Metallplatte 1 mittels des Klebers 3 befestigt. Die Außenanschlüsse 5 sind mittels eines Löt­ materiales 6 auf dem Unterrahmen 4 befestigt. Eine Aluminium­ oxid-Keramikplatte 8, auf deren beiden Seiten metallisier­ te Schichten 9 gedruckt sind, ist mit der Strahlungs-Me­ tallplatte 1 durch das Lötmaterial 6 verbun­ den. Die Aluminiumoxid-Keramikplatte 8 isoliert einen Halb­ leiter-Leistungschip 7 und überträgt in wirksamer Weise Wärme zur Strahlungs-Metallplatte 1. Eine Wärmesenkenplatte 10 ist auf der Aluminiumoxid-Keramikplatte 8 mittels des Lötmateriales 6 befestigt, und der Halbleiter­ chip 7 ist mit einer Oberseite der Wärmesenkenplatte 10 verbunden. Aluminiumleitungen 11 verbinden den Halbleiter­ chip 7 mit den Außenanschlüssen 5. Das Rohr 2 ist mit einem Versiegelungskunststoff 12 gefüllt, so daß der Halbleiterchip 7 isoliert und ver­ siegelt ist und eine mechanische Beanspruchung der Alumi­ niumleitungen 11 verringert ist. Der Versiegelungskunst­ stoff 12 kann ein weicher Silikonkunststoff sein. Auf dem Versiegelungskunststoff 12 ist ein Kunststoff 13 zum Schutz angebracht, so daß die Außenanschlüsse 5 fixiert und vor einer mechanischen Einwirkung von außen geschützt sind. Der Schutzkunststoff 13 kann ein relativ harter Epoxy-Kunststoff bzw. -Harz sein.
Wie oben beschrieben wurde, ist eine herkömmliche Halbleiteranordnung so ausgebildet, daß das Rohr 2 und das Bett 4 für die Außenanschlüsse getrennt an die Strahlungs-Metallplatte 1 geklebt oder gelötet sind, und deshalb erfordert das In-Stellung-Bringen und Befestigen der entsprechenden Tei­ le viel Zeit, und es entstehen ferner Schwierigkeiten mit der entsprechenden Klebung oder Lötung. Insbesondere wird, da der Außenbehälter 2 aus Kunst­ stoff besteht und deshalb eine Lötverbindung zur Strah­ lungs-Metallplatte 1 unmöglich ist, der Behälter 2 an der Platte 1 mittels eines Klebers befestigt. Zudem ist der Behälter 2 relativ groß und besitzt eine komplizierte Form, und deshalb tritt leicht eine Verformung aufgrund von Wär­ meschrumpfung auf. Aus diesem Grund dringt oft Feuchtig­ keit von außen in das Innere vom angeklebten Teil ein. Bei­ spielsweise hat sich bei einem Test, bei dem eine Halblei­ teranordnung zur Beschleunigung des Eindringens von Wasser in Wasser mit einer Temperatur von 125°C, das unter einem Druck von 20 N/cm2 stand, getaucht wurde, gezeigt, daß eine Verschlechterung des Halbleiterchips 7 und eine Verringerung der Durchschlagsfestigkeit innerhalb von 50-100 Stunden verursacht wird.
Aufgabe der Erfindung ist es, eine Halbleiteranordnung und ein Verfahren zu deren Herstellung zu schaffen, bei der bzw. dem das In-Stellung-Bringen und Befestigen der Elektroden in einfacher Weise erreicht werden kann und die auf einfache Weise an einen Wärmeabstrahler gelötet werden kann, ohne daß dabei eine mechanische Beanspruchung des Halbleiters auftritt.
Diese Aufgabe wird durch eine in Patentanspruch 1 gekennzeich­ nete Halbleiteranordnung gelöst. Das Verfahren ist in Patent­ anspruch 6 gekennzeichnet. Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Da ein Rahmen aus Leiterblechen für die Außenanschlüsse ver­ wendbar ist, wird ein Ausrichten der Außenanschlüsse innerhalb des keramischen Außenbehälters vereinfacht. Da die Außenan­ schlüsse mit Silberlot an den keramischen Außenbehälter ange­ lötet werden, besteht keine Gefahr, daß das Silberlot beim Löten des Halbleiterchips im Verlauf der Montage wieder schmilzt.
Da ein stufenförmiger Bereich an der Innenwand des Außenbehäl­ ters vorgesehen ist, können die Außenanschlüsse, die an ihrem untersten Teil an der Oberfläche des stufenförmigen Bereiches mittels einer Silberlotverbindung befestigt werden, in die ein großer elektrischer Strom fließt, direkt mit den Aluminiumlei­ tungen durch Ultraschallschweißen verbunden werden. Ein mecha­ nischer Schutz der Aluminiumleitungen aus weichem Silikon bietet einen ausreichenden Schutz gegen mechanische Beanspru­ chung, die von den Seitenflächen des Außenbehälters und den Außenanschlüssen nach innen übertragen werden, wodurch das Vorsehen einer Füllung mit hartem Epoxykunststoff auf den weichen Silikonkunststoff nicht mehr notwendig ist.
Durch die Ausbildung des keramischen Außenbehälters in seiner Kastenform mit Öffnung im oberen Bereich und einer Grundplatte wird zusätzlich der Vorteil erreicht, daß Feuchtigkeit nicht eindringt.
Im weiteren erfolgt die Beschreibung eines Ausführungsbeispieles im Zusammenhang mit den Figuren. Von den Figuren zeigt
Fig. 1 einen Querschnitt durch eine herkömmliche Hoch­ leistungs-Halbleiteranordnung; und
Fig. 2 eine Draufsicht auf die Hochleistungs-Halbleiteranordnung nach der Erfindung; und
Fig. 3 einen Schnitt durch die in Fig. 2 gezeigte Hochleistungs-Halbleiter­ anordnung.
Die durch die Bezugszeichen 6, 7 und 10 bis 12 angegebenen Teile sind die gleichen wie die durch dieselben Bezugszeichen angegebenen Teile in der oben be­ schriebenen herkömmlichen Anordnung. Ein keramischer Außenbehälter 21 aus einem Aluminiumoxid-Keramikmaterial weist eine Grundplatte und eine Öffnung im oberen Bereich auf und ist mit einem stufenförmigen Bereich 21 a im Mittelbereich an einer Innenwand ausgebildet. Auf der Oberfläche des stufenförmigen Bereiches 21 a des Außen­ behälters 21 und auf den Innen- und Außenflächen der Grund­ platte des Behälters 21 sind metallisierte Schichten 22 vorgesehen. Eine Mehrzahl von Außenanschlüssen 23 bis 25, die aus nickelüberzogenem bzw. -plattiertem Kupferblech gefertigt sind und in der Art eines Rahmens geformt sind, wurden an ihrem untersten Teil an den stufenförmigen Bereich 21 a über die metallisierte Schicht 22 mittels eines Silber­ lotes 26 angelötet. Danach wurden die einzelnen Außenanschlüsse von dem Tragteil des Rahmens abgetrennt. Obwohl die oberen Bereiche der Außenanschlüsse 23 bis 25 bei dieser Ausführungsform in Horizontalrichtung abgebogen sind, können sie auch senk­ recht nach oben stehend ausgebildet sein.
Ein gemeinsames Metallsubstrat 27 aus einer nickelüberzo­ genen Kupferplatte ist mittels eines Sil­ berlotes auf die obere Fläche des Bodens des Außenbehäl­ ters 21 über die metallisierte Schicht 22 gelötet. Auf dem gemeinsamen Metallsubstrat 27 ist über ein Lötmaterial 6 eine Wärmesenkenplatte 10 angeordnet. Ein Halbleiter-Leistungschip 7 und ein Diodenchip 28 für einen Rückflußstrom sind auf der Wärmesenkenplatte 10 über ein Lötmaterial 6 angeordnet. Ein weiteres Diodenchip 29 zur Beschleunigung des Schaltverhaltens ist auf dem unte­ ren Teil des Außenanschlusses 25 über bzw. durch das Löt­ material 6 angeordnet. Jedes der oben beschriebenen Teile wird durch eine Wärmebehandlung angelötet. Jedes der Halblei­ terchips 7, 28 und 29 wird mit einem entsprechenden Anschluß durch jede der Aluminiumleitungen 11 verbunden. Eine Metallplatte 30 aus nickelüberzogenem Kupferblech ist mittels eines Silberlotes 26 auf die Außenfläche der Unter­ seite des keramischen Außenbehälters 21 über die metallisier­ te Schicht 22 gelötet, so daß die gesamte Halbleiteranordnung leicht an einen anderen Abstrahler und eine Rippe zur Abstrahlung angelötet werden kann. Die Metallplatte 30 dient auch als Anschluß der Halbleiteranordnung. Nach dem Drahtverbinden wird der Außenbehälter 21 mit einem Versiegelungskunststoff 12 gefüllt, so daß der Behälter 21 vollständig versiegelt ist.
Da die Metallplatte 30 und das gemeinsame Metallsubstrat 27 mit Hartlot auf die Außen- bzw. Innenflächen des Bodens des kastenförmigen Außenbehälters zur gleichen Zeit aufgelötet werden, wird die während des Lötens am Außenbehälter aufgrund der Wärmeausdehnung auftretende mechanische Beanspruchung verringert.
Da die Außenanschlüsse 23 bis 25 an der Oberfläche des stu­ fenförmigen Bereiches 21 a befestigt sind, wird der sich un­ terhalb des stufenförmigen Bereiches befindliche untere Teil en Isolationsbereich. Damit wird ein Isolierabstand zwischen Halbleiterchip und Außenanschlüssen in senkrechter Richtung erhöht, und es wird daher möglich, den horizontalen Abstand zu verringern, so daß die gesamte Vorrichtung klein gehalten werden kann.

Claims (7)

1. Halbleiteranordnung mit einem Keramikaußenbehälter in Ka­ stenform, der eine Öffnung in seinem oberen Teil und eine Grundplatte aufweist,
mit einer Mehrzahl von Außenanschlüssen,
mit einem auf einer Innenoberfläche der Grundplatte des Au­ ßenbehälters befestigten und mit der Mehrzahl von Außenan­ schlüssen elektrisch verbundenem Halbleiterteil und mit einem weichen Versiegelungskunststoff, mit dem der Außenbehälter gefüllt ist,
dadurch gekennzeichnet, daß der Außenbehälter (21) einen stu­ fenförmigen Bereich (21 a) an der Stelle einer Zwischenhöhe einer Innenwand aufweist, daß die Außenanschlüsse (23, 23′, 24, 25) aus einem Leiterblechrahmen abgetrennt und auf einer Oberfläche des stufenförmigen Bereiches (21 a) befestigt sind und daß die Halbleiteranordnung eine auf einer Außenober­ fläche der Grundplatte des Außenbehälters (21) befestigte Metallplatte (30) aufweist.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekenn­ zeichnet, daß das Halbleiterteil (7, 10, 27) ein auf der inneren Oberfläche der Grundplatte des Außenbehälters (21) befestigtes gemeinsames Metallsubstrat (27), eine mittels eines Weichlotes auf das gemeinsame Metallsubstrat (27) gelötete Wärmesenkenplatte (10) und ein mittels eines Weichlotes (6) auf die Wärmesenkenplatte (10) gelötetes Halbleiterchip (7) aufweist.
3. Halbleiteranordnung nach Anspruch 1 oder 2, gekenn­ zeichnet durch auf die innere und äußere Oberfläche der Grundplatte des Außenbehälters (21) und die Oberfläche des stufenförmigen Bereiches (21 a) aufgebrachte metalli­ sierte Schichten (22), wobei die Außenanschlüsse (23, 23′, 24, 25), die Metallplatte (30) und das Halbleiterteil (7, 10, 27) an den entsprechenden metallisierten Schichten (22) mittels einer Hartlotverbindung (26) befestigt sind.
4. Halbleiteranordnung nach Anspruch 3, dadurch gekenn­ zeichnet, daß die Hartlotverbindung (26) eine Silberlot­ verbindung und die Weichlotverbindung (6) eine Zinnlot­ verbindung aufweist.
5. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Außenanschlüsse (23, 23′, 24, 25) und das Halbleiterteil (7, 10, 27) durch Verwendung eines Klebematerials befestigt sind.
6. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch die Schrit­ te:
Fertigen eines keramischen Außenbehälters (21) in Kastenform mit einer Öffnung in dessen oberem Bereich und einer Grund­ platte sowie einem stufenförmigen Bereich (21 a) an der Stelle einer Zwischenhöhe einer Innenwand,
Ausbilden von metallisierten Schichten (22) auf inneren und äußeren Oberflächen der Grundplatte und der Oberfläche des stufenförmigen Bereiches,
Löten eines gemeinsamen Metallsubstrates (27) auf die metalli­ sierten Schichten auf der inneren Oberfläche der Grundplatte mittels eines Hartlotes (26) gleichzeitig mit dem Löten einer Metallplatte (30) auf die metallisierte Schicht an der Außenober­ fläche der Grundplatte mittels eines Hartlotes (26),
Löten eines Leiterblechrahmens an die metallisierte Schicht auf der Oberfläche des stufenförmigen Bereiches mittels eines Hartlotes und Bilden einer Mehrzahl von Außenanschlüssen,
Löten einer Wärmesenkenplatte (10) an das gemeinsame Metall­ substrat (27) mittels eines Weichlotes (6),
Löten eines Halbleiterchips (7) an die Wärmesenkenplatte mittels eines Weichlotes,
elektrisches Verbinden des Halbleiterchips mit den Außenanschlüssen und
Füllen eines weichen Versiegelungskunststoffes (12) in den Außen­ behälter.
7. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, daß das Hartlöten durch Löten mittels eines Silberlotes und das Weichlöten durch Löten mittels eines Zinnlotes erfolgt.
DE19823243689 1981-11-30 1982-11-25 Halbleitervorrichtung Granted DE3243689A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56194698A JPS5893358A (ja) 1981-11-30 1981-11-30 半導体装置

Publications (2)

Publication Number Publication Date
DE3243689A1 DE3243689A1 (de) 1983-06-30
DE3243689C2 true DE3243689C2 (de) 1987-12-23

Family

ID=16328778

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823243689 Granted DE3243689A1 (de) 1981-11-30 1982-11-25 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US4677741A (de)
JP (1) JPS5893358A (de)
DE (1) DE3243689A1 (de)
GB (1) GB2111746B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235658A (ja) * 1985-08-09 1987-02-16 Fuji Electric Co Ltd 半導体装置
US4931906A (en) * 1988-03-25 1990-06-05 Unitrode Corporation Hermetically sealed, surface mountable component and carrier for semiconductor devices
US5182628A (en) * 1989-06-28 1993-01-26 Hitachi, Ltd. Semiconductor device having particular solder interconnection arrangement
US5285690A (en) * 1992-01-24 1994-02-15 The Foxboro Company Pressure sensor having a laminated substrate
US5313091A (en) * 1992-09-28 1994-05-17 Sundstrand Corporation Package for a high power electrical component
US5297001A (en) * 1992-10-08 1994-03-22 Sundstrand Corporation High power semiconductor assembly
KR100322177B1 (ko) 1993-12-27 2002-05-13 이누이 도모지 내연기관용점화장치
DE10221857A1 (de) * 2002-05-16 2003-11-27 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
US7209366B2 (en) * 2004-03-19 2007-04-24 Intel Corporation Delivery regions for power, ground and I/O signal paths in an IC package
DE102006022254B4 (de) * 2006-05-11 2008-12-11 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen
US8049323B2 (en) * 2007-02-16 2011-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip holder with wafer level redistribution layer
CN103094129B (zh) * 2011-10-28 2016-04-06 无锡华润安盛科技有限公司 一种半导体器件封装工艺
CN103311133B (zh) * 2013-05-20 2015-11-04 临海市志鼎电子科技有限公司 一种功率半导体模块焊接前倒装工艺

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2921245A (en) * 1958-10-08 1960-01-12 Int Rectifier Corp Hermetically sealed junction means
US3223903A (en) * 1961-02-24 1965-12-14 Hughes Aircraft Co Point contact semiconductor device with a lead having low effective ratio of length to diameter
US3141226A (en) * 1961-09-27 1964-07-21 Hughes Aircraft Co Semiconductor electrode attachment
DE1231811B (de) * 1962-04-06 1967-01-05 Bosch Gmbh Robert Halbleiteranordnung
US3241011A (en) * 1962-12-26 1966-03-15 Hughes Aircraft Co Silicon bonding technology
GB1163785A (en) * 1965-12-22 1969-09-10 Texas Instruments Inc Composite Header for a Semiconductor Device
JPS4810904B1 (de) * 1969-03-12 1973-04-09
US3681513A (en) * 1971-01-26 1972-08-01 American Lava Corp Hermetic power package
US3793064A (en) * 1971-11-15 1974-02-19 Du Pont Product and process for cavity metallization of semiconductor packages
US3964155A (en) * 1972-02-23 1976-06-22 The United States Of America As Represented By The Secretary Of The Navy Method of planar mounting of silicon solar cells
DE2230863C2 (de) * 1972-06-23 1981-10-08 Intersil Inc., Cupertino, Calif. Gehäuse für ein Halbleiterelement
US3908185A (en) * 1974-03-06 1975-09-23 Rca Corp High frequency semiconductor device having improved metallized patterns
JPS5272170A (en) * 1975-12-12 1977-06-16 Nec Corp Package for semiconductor elements
JPS5336468A (en) * 1976-09-17 1978-04-04 Hitachi Ltd Package for integrated circuit
US4176443A (en) * 1977-03-08 1979-12-04 Sgs-Ates Componenti Elettronici S.P.A. Method of connecting semiconductor structure to external circuits
US4117508A (en) * 1977-03-21 1978-09-26 General Electric Company Pressurizable semiconductor pellet assembly
JPS5450269A (en) * 1977-09-28 1979-04-20 Nec Home Electronics Ltd Semiconductor device
US4445274A (en) * 1977-12-23 1984-05-01 Ngk Insulators, Ltd. Method of manufacturing a ceramic structural body
JPS54140468A (en) * 1978-04-24 1979-10-31 Hitachi Ltd Glass sealing package type device and its manufacture
JPS5568661A (en) * 1978-11-17 1980-05-23 Hitachi Ltd Structure for mounting power transistor
DE3030763A1 (de) * 1979-08-17 1981-03-26 Amdahl Corp., Sunnyvale, Calif. Packung fuer eine integrierte schaltung in plaettchenform
DE3028178C2 (de) * 1980-07-25 1985-05-09 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleiter-Modul

Also Published As

Publication number Publication date
DE3243689A1 (de) 1983-06-30
JPS5893358A (ja) 1983-06-03
US4677741A (en) 1987-07-07
JPS6146061B2 (de) 1986-10-11
GB2111746A (en) 1983-07-06
GB2111746B (en) 1985-09-25

Similar Documents

Publication Publication Date Title
DE69430513T2 (de) Harzvergossenes Halbleiterbauteil und dessen Herstellungsverfahren
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE19709295B4 (de) Halbleiterbaugruppe
DE3786861T2 (de) Halbleiteranordnung mit Gehäuse mit Kühlungsmitteln.
DE19720275B4 (de) Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung
DE69413602T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE19921109B4 (de) Elektronikbauteil und Elektronikkomponente mit einem Keramikbauteilelement
DE1640457C2 (de)
EP0338490B1 (de) Bauelement in Chip-Bauweise zum Befestigen auf einer Schaltplatte, mit einem elektrischen oder elektronischen Funktionskörper
EP0965103B1 (de) Chipkartenmodul und diesen umfassende chipkarte
DE4241684C2 (de) Halbleiterbauteilgehäuse
DE4133183B4 (de) Gehäusekonstruktion für Chip-TAB-Bauelemente, Verwendung derselben und Verfahren zu deren Montage
DE3243689C2 (de)
DE1952569A1 (de) Traeger fuer elektrische Bauteile und integrierte Schaltungen
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE4421077A1 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE3212442A1 (de) Gehaeuseanordnung mit paarweise miteinander ausgerichteten leitungsanschluessen, insbesondere zur kapselung von halbleiterbauteilen
DE4130899C2 (de) Halbleitervorrichtung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE19920444B4 (de) Verfahren zum Herstellen eines Halbleiterbausteins sowie Halbleiterbaustein
DE69027724T2 (de) Leistungshalbleiteranordnung mit Plastikumhüllung
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE2937051A1 (de) Flachpaket zur aufnahme von elektrischen mikroschaltkreisen und verfahren zu seiner herstellung
DE3322674A1 (de) Kondensator

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee