DE2154026A1 - Verfahren zum Herstellen von Halb leiterbauelementen - Google Patents

Verfahren zum Herstellen von Halb leiterbauelementen

Info

Publication number
DE2154026A1
DE2154026A1 DE19712154026 DE2154026A DE2154026A1 DE 2154026 A1 DE2154026 A1 DE 2154026A1 DE 19712154026 DE19712154026 DE 19712154026 DE 2154026 A DE2154026 A DE 2154026A DE 2154026 A1 DE2154026 A1 DE 2154026A1
Authority
DE
Germany
Prior art keywords
gold
layer
semiconductor
temperature
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712154026
Other languages
English (en)
Inventor
Shohei Takatsuki Osaka Fujiwara (Japan) P
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP9612870A external-priority patent/JPS4939223B1/ja
Priority claimed from JP9767370A external-priority patent/JPS4948264B1/ja
Priority claimed from JP9767270A external-priority patent/JPS4939224B1/ja
Priority claimed from JP9860570A external-priority patent/JPS4948265B1/ja
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE2154026A1 publication Critical patent/DE2154026A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

Verfahren zum Herstellen von Halbleiterbauelementen
Priorität: 30. Oktober 1970 , Japan, Nr. 96128/70
5. November 1970, Japan, Nr. 97672/70
5. November 1970, Japan, Nr. 97673/70
7. November 1970, Japan, Nr. -98605/70
Die Erfindung betrifft Verfahren zum Herstellen von Halbleiterbauelementen, bei denen ein Halbleiterplattchen mit einem Kopfstück (d.h. Halteteil) unter Hitze und Druck verbunden wird.
Bisher erfolgte beim Herstellen von Halbleiterbauelementen mit einem Plättchen aus Silicium, Germanium oder Galliumarsenid das Verbinden des Plättchens mit einer Metallschicht bzw. einem Kopfstück im allgemeinen unter Zwischenschaltung einer dünnen Schicht Gold zwischen dem Plättchen und der Metallschicht, da Gold bei niedriger Temperatur eine
209821/0894
— 2 —
BAD ORIGINAL
eutektische Legierung mit dem erwähnten Halbleiterplättchen eingeht und eine starke Verbindung bzw. Haftung erzielt wird. Bei diesem bekannten Verfahren zum Verbinden unter Hitze und Druck erfolgt das Verbinden dadurch, daß ein dünnes Stück einer Goldfolie auf das aus einem Metall mit Goldüberzug hergestellte Kopfstück aufgebracht wird, das Halbleiterplättchen auf die Goldfolie gebracht wird und dann einige Minuten lang auf eine Temperatur zur Bildung des Eutektikums, d.h. auf 40O0C bis 5000C erhitzt wird.
Um die Anzahl der'Verfahrensschritte zum Herstellen eines Halbleiterbauelements vor der Wärmebehandlung zu verringern, wurde Von der Anmelderin ein Verfahren entwickelt, bei dem zunächst eine dünne Schicht Gold an der Unterseite des Halbleiterplättchens gebildet wurde, die mit dem Kopfstück verbunden werden sollte, und zwar beispielsweise durch Aufdampfen, wobei das Halbleiterplättchen auf Zimmertemperatur gehalten wurde. Dieses Verfahren macht das Einschieben einer dünnen Goldfolie zwischen dem Kopfstück und dem Plättchen unnötig und verringert folglich die Herstellungskosten. Allerdings ist die Haftung dieser dünnen Goldschicht, die in üblicher Weise, d.h. im Dampfniederschlagsverfahren bei Zimmertemperatur, oder durch ein bekanntes Überzugsverfahren aufgebracht wird, nicht zufriedenstellend, denn es besteht die Gefahr, daß sich die Goldschicht, wenn eine große Scheibe aus Halbleitermaterial, deren eine Fläche mit der Goldschicht bedeckt ist, in einzelne Halbleiterplättchen unterteilt wird, oder beim Verbinden unter Hitze und Druck abschält oder abpellt.
Aufgabe der Erfindung ist es daher, ein Halbleiterplättchen mit einem Kopfstück bzw. einer Metallschicht in einem einfachen Verfahren fest zu verbinden und dabei Halbleiterelemente zu erzielen, die stabile elektrische Eigenschaften haben.
_ 3 _ 209821/0894
Zur Lösung der der Erfindung zugrundeliegenden Aufgabe wird in dem Verfahren der Erfindung eine dünne Schicht aus Gold und/oder einer Goldlegierung fest mit der Rückseite des Halbleiterplättchens verbunden, so daß das Plättchen mit dem Kopfstück fest und dauerhaft dadurch verbunden werden kann, daß die Schicht mit einer Verbindungsfläche des Kopfstücks in Berührung gebracht und unter Hitze und Druck mit derselben verbunden wird.
Das erfindungsgemäße Verfahren zum Herstellen von Halbleiterbauelementen, bei denen eine Scheibe, auf der Muster einer Anzahl von Einheiten von Halbleiterbauelementen gebildet worden sind, in Plättchen unterteilt und jedes Plättchen mit einem Kopfstück unter Hitze und Druck verbunden wird, ist dadurch gekennzeichnet, daß im Dampfniederschlagsverfahren eine Schicht, von der zumindest die Oberfläche aus Gold oder einer Goldlegierung berteht, die eine geringe Menge eines Zusatzes enthält, auf eine zum Verbinden dienende Fläche der Scheibe vor dem Unterteilen derselben in Plättchen aufgebracht wird.
209821/0894 ^D original
2134026
Es ist bekannt, daß Halbleiter wie Silicium, Germanium oder Galliumarsenid^mit Gold bei ziemlich niedriger Temperatur eutektische Legierungen bilden. Die Temperaturen, bei denen diese eutektischen Legierungen hergestellt werden können, sind wie folgt:
für die Si-Au-Legierung 37O0C
für die Ge-Au-Legierung 3560C
für die GaAs-Au-Legierung 3410C
Gemäß der Erfindung hat sich herausgestellt, daß bei einem Verbindungsverfahren unter Hitze und Druck, bei dem die Verbindungsfläche eines Halbleiterträgers zunächst mit einer dünnen Schicht Gold oder einer Goldlegierung überzogen und dann mit der Metallschicht wiederum unter Hitze und Druck verbunden wird, die Bindekraft, d.h. die Haftung unter Zug zwischen dem Halbleiterträger und der Schicht, bedeutend verbessert wird, wenn der Halbleiterträger beim Bilden der Schicht auf eine Temperatur oberhalb derjenigen Temperatur erhitzt wird, bei der sich das Eutektikum bildet.
Beispielsweise haben Untersuchungen ergeben, daß die Haftung zwischen einem Siliciumplättchen und einer Schicht aus Gold oder einer Goldlegierung nicht sehr stark ist, wenn die Schicht nach bekanntem Verfahren hergestellt ist, bei dem die Schicht bei Zimmertemperatur aufgedampft wird; es besteht nämlich die Gefahr, daß sich die Schicht abschält, wenn die große Scheibe in kleine Plättchen unterteilt wird. Die Haftung zwischen dem Silicium und der Metallschicht hängt nämlich hauptsächlich von der Temperatur der Scheibe beim Dampfniederschlagsverfahren ab. Nach Untersuchungen der Anmelderin ist unter den aus einer Scheibe geschnittenen Plättchen eine Anzahl von einigen Prozent, bei denen das Abschälen während des Schneidens der Plättchen oder zufällig auftritt, wenn beim Dampfniederschlagsverfahren die Scheibe auf einer Temperatur unterhalb 250 C gehalten ist. Wenn andererseits
209821/089« BAD ORIQINAL
"beim Aufdampfen die Scheibe auf einer Temperatur über 35O0C gehalten ist, nimmt die Oberfläche der Siliciumscheibe eine erheblich höhere Temperatur an, als die Temperatur, bei der sich das Eutektikum bildet, denn es sammelt sich Hitze aus der Verdampfungsquelle und auch aus der Heizvorrichtung für die Verdampfungsquelle an, und das gesamte, niedergeschlagene Gold bildet eine Legierung, ohne daß metallenes-Gold, d.h. Gold an sich, übrigbleibt. Polglich ist die Haftung zwischen der Goldschicht und dem Siliciumträger äußerst stark; aber andererseits wird es sehr schwierig, die Legierungsschicht mit der Metallschicht (dem Halteteil) zu verbinden.
Um also beim Herstellen von Halbleiterbauelementen eine gute Ausbeute zu erzielen, muß das Niederschlagsverfahren so gesteuert werden, daß metallenes Gold (d.h. Gold an sich) an der Oberfläche der Legierungsschicht zwischen Gold und Silicium erhaltenjbleibt.
Die hier eine Rolle spielenden Vorgänge werden anhand von schematischen Zeichnungen näher erläutert.
Fig. 1 ist eine Seitenansicht eines nach dem erfindungsgemäßen Verfahren hergestellten Halbleiterbauelements;
Pig. 2a und 2b sind Seitenansichten eines erfindungsgemäßen Halbleiterbauelements und zeigen verschiedene Verfahrensstufen ;
Fig. 3 ist eine graphische Darstellung, die das Ver-
und der
hältnis zwischen der Chromkonzentration der (Mdsöiicht/ Bindekraft, d.h. einer Haftung unter ZUg1 zwischen einem Goldfilm und einem Siliciumplättchen, zeigt;
Fig. 4 ist eine graphische Darstellung, die die Verteilung von Bindekräften, d.h. von Haftung unter Zug zwischen Goldlegierungsschichten und Halbleiterträgern, für verschiedene Beispiele zeigt;
209821/0894
Fig. 5 ist eine graphische Darstellung, die einen Vergleich der Verteilung von Bindekräften, d.h. Haftung unter Zug, zwischen Goldschichten und Halbleiterträgern zeigt, welche einer Behandlung zum Aufrauhen der Oberfläche unterworfen wurden.
In den Fig. 1, 2a und 2b entsprechen die Dimensionsverhältnisse nicht den tatsächlichen Gegebenheiten, sondern sind zur einfacheren Erläuterung übertrieben dargestellt.
Um einen solchen gesteuerten Niederschlag zu erzielen, wird das Dampfniederschlagsverfahren vorzugsweise in zwei Schritte unterteilt, von denen beim ersten Verfahrensschritt Gold aufgedampft wird, während die Temperatur der Scheibe oberhalb 25O°C, vorzugsweise über 35O°C, gehalten wird, so daß die Niederschlagsfläche des Plättchens 1 eine höhere Temperatur hat als die Temperatur, bei der sich das Eutektikum bildet, und das gesamte, niedergeschlagene Gold eine Schicht 21 einer Goldlegierung bildet, wie Fig. 2a zeigt. Beim zweiten Verfahrensschritt wird die Scheibe auf einer Temperatur unter 25O°C gehalten, so daß die Temperatur der Niederschlagsfläche des Plättchens 1 die Temperatur nicht übersteigt, bei der sich das Eutektikum bildet, und das aufgedampfte Gold eine Schicht 22 aus metallenem Gold bildet, wie Fig. 2b zeigt. Bei Anwendung dieses Verfahrens mit zweistufigem Dampfniederschlag kann nicht nur das Abschälen bzw. Abziehen der Goldschicht vermieden werden, sondern auch
209821 /0894
die Schwierigkeit beim Verbinden der mit der Legierung überzogenen Fläche des Plättchens mit dem Kopfstück.
Vorzugsweise v/erden der erste und der zweite Verfahrensschritt des Dampfniederschlagsverfahrens in einem nicht unterbrochenen Vakuum ausgeführt. Wenn nämlich das Vakuum zwischen dem ersten und dem zweiten Schritt unterbrochen wird, kann aufgrund des Oxydierens der Oberfläche der Legierungsschicht 21 die Haftung zwischen der Legierungsschicht und der anschließend aufgebrachten Goldschicht 22 schwach werden, so daß es möglich ist, daß sich die Goldschicht abpellt.
Bei einem praktischen Dampfniederschlagsverfahren werden vorzugsweise zwei Verdampfungsquellen verwendet, von denen die erste zur Verwendung im ersten Verfahrensschritt und die zweite zur alternativen Verwendung im zweiten Verfahrensschritt dient. Y/enn nämlich zwei Quellen vorgesehen sind, ist es leicht, die Dicke der Legierungsschicht 21 bzw. der Goldschicht 22 zu steuern, da die jeweilige Dicke durch das entsprechende Festlegen der Goldmenge in den jeweiligen Quellen und das vollständige Verdampfen der Quellen bestimmt ist.
Die Legierungsschicht 21 und die Goldschicht 22 sollten dicker sein als 1000 2., und Versuche haben ergeben, daß im Interesse einer stabilen Verbindung eine Dicke zwischen 1000 2. und 5000 X zu bevorzugen ist. Die Summe der Dicken beider Schichten 21 und 22 sollte aber 10 000 A nicht übersteigen, da bei einer größeren Dicke als 10 000 A die Gefahr besteht, daß sich die Schichten 21 und 22 von der Scheibe abschälen, wenn diese in Plättchen geschnitten wird.
Als Gold zur Verwendung in den Quellen zum Aufdampfen eignet sich ein Goldstück, welches eine kleine Menge an Ver-
- 7 -209821/0894
unreinigung oder mehreren Verunreinigungen wie Aluminium, Gallium und/oder Antimon enthält, um dem Halbleiterträger 1 gleichzeitig mit dem Anbringen des Überzugs aus den erwähnten Schichten eine gewünschte Leitfähigkeit zu vermitteln. Insbesondere ist es möglich, einem Bereich unmittelbar unterhalb der Legierungsschicht 21 dadurch eine hohe Leitfähigkeit zu geben, daß das Goldstück für die erste Aufdampfquelle eine solche Verunreinigung enthält, so daß der elektrische Kontaktwiderstand zwischen dein Halbleiterträger 1 und der metallenen Goldschicht 22 verbessert wird, d.h. sehr niedrig wird.
Anschließend wird die Scheibe, deren Verbindungsfläche mit der Legierungsschicht 21 und der metallenen Goldschicht 22 überzogen ist, in Plättchen 1 von gewünschter Größe und Gestalt unterteilt und ferner mit dem Kopfstück 3 nach einem bekannten Verfahren unter Hitze und Druck verbunden, beispielsweise unter einem Druck von ca. 200 g und bei einer Temperatur von 420°G.
Bei dem oben beschriebenen Beispiel umfaßt das Halbleiterbauelement ein Siliciumplättchen; aber das Verfahren eignet sich auch für Halbleiterbauelemente, die ein Germaniumplättchen oder ein Galliumarsenidplättchen aufweisen.
Bei weiteren Untersuchungen der Anmelderin hat sich gezeigt, daß beim Dampf niederschlagsverfahren von Gold unter Verwendung einer Quelle aus Gold, welches einen geringen Gehalt an Chrom hat, die gebildete Legierungsschicht 21 eine gewisse Menge Chrom enthält. Ein Merkmals des Chroms ist es, daß seine Haftung an Silicium groß ist. Außerdem zeichnet sich Chrom dadurch aus, daß seine relative Verdampfungsgeschwindigkeit, definiert durch P/V*M\ wobei P der Dampfdruck und M das Atomgewicht ist, der von Gold sehr angenähert ist. Wenn also das Aufdampfen unter Verwendung eines Chrom ent-
209821/0894
215A026 3
haltenden Goldstücks als Quelle erfolgt, so werden die Verhältnisse zwischen Chrom und Gold in den niedergeschlagenen Schichten im wesentlichen die gleichen wie bei der Quelle.
Untersuchungen haben ergeben, daß die Haftung der Legierungsschicht 21 am Siiiciumträger 1 mit zunehmender Chromkonzentration allmählich zunimmt, wie Fig. 3 zeigt.
Ferner hat sich gezeigt, daß die Haftung nicht ausreicht, wenn die Chromkonzentration weniger als 1 Gew.^ ausmacht, während im Fall von mehr als 10 Gew.^ Chrom die Haf-
konstant bleibt
tung praktisch/und der Kontaktwiderstand zunimmt, da das Chrom die Tendenz hat zu oxydieren. Diese Gefahr zum Oxydieren des Chroms besteht besonders dann, wenn das Dampfniederschlagsverfahren in einem Vakuum unterhalb 1 χ ΙΟ"·3 Torr erfolgt. Der bevorzugte Bereich für den Chromgehalt im Gold ist folglich von 1 bis 10 Gew.^.
Beim Aufdampfen des chromhaltigen Goldes sollte die Temperatur der Scheibe 1 vorzugsweise unter 3000C betragen, um eine übermäßig starke Legierungsumsetzung des niedergeschlagenen Metalls mit dem Siiiciumträger zu vermeiden.
Bin praktisches Beispiel sieht wie folgt aus: Eine Scheibe, auf der bereits beispielsweise in einer Reihe von Diffusionsverfahren viele Transistormuster vorgesehen sind, wird beim Dampfniederschlagsverfahren von chromhaltigem Gold auf der Verbindungsfläche der Scheibe auf ca. 1500C erhitzt, so daß eine Goldschicht in einer Dicke von ca. 4000 A, die ca. yfo Chrom enthält, auf dieser Fläche gebildet wird. Das
— 5
Aufdampfen erfolgt im Hochvakuum von ca. 1 χ 10 Torr. Anschließend wird die Scheibe durch ein bekanntes Schneidverfahren in quadratische Plättchen mit einer Seitenlänge von 0,5 mm unterteilt. Dann wird das Halbleiterplättchen mit·ei-
209821/0894
BAD ORIGINAL
nem Metallkopfstück (Halteteil) verbunden, dessen das Plättchen aufnehmende Fläche zuvor unter Druck und Hitze bei einer Temperatur von 4200C mit einem Goldüberzug versehen wurde. Ein nach diesen Verfahrensschritten hergestellter Transistor erzielt hinsichtlich der Sättigungsspannung gegenüber der Stromcharakteristik ebenso gute Ergebnisse, wie mit dem bekannten Verbindungsverfahren unter Einschub eines dünnen Films zwischen dem Plättchen und dem Kopfstück zu erzielen sind. Da bei dem hier beschriebenen Verfahren zum Aufbringen einer Schicht aus Gold oder chromhaltigem Gold auf der Verbindungsfläche des Plättchens der mühsame Verfahrensschritt zum Einsetzen eines kleinen Filmstückchens zwischen dem Plättchen und dem Kopfstück vermieden werden kann, ist die Zeitersparnis bei der Herstellung der Teile außerordentlich groß. Dieser chromhaltige Niederschlag läßt sich auf beliebige Halbleiter aus Silicium, German/oder Galliumarsenid aufbringen.
In weiteren Untersuchungen wurde von der Anmelderin festgestellt, daß bei der oben beschriebenen Aufdampfung von Gold auf die Verbindungsfläche des Halbleiterplättchens die Verwendung von siliciumhaltigern Gold (Au-Si) oder germaniumhaltigem Gold (Au-Ge) als Dampfquelle gute Ergebnisse zu erzielen sind. Die Dampfdrücke (P) und die P//m -V/erte von Silicium und Germanium unterscheiden sich nicht stark von denen für Gold, wie aus der folgenden Tabelle hervorgeht.
- 10 -
209821/0894
Temperatur P 12000C p/m1 P HOO0C P 16000C Ρ//ΪΓ P 18000C P/fiT
Element (Torr) (Torr) Ρ//5Γ (Torr) (Torr)
Au
3,9 x 10"4" 2,8 χ 10~5 1,1 χ 10~2 7,9 x 10~4 1,5 x 10*"2 1,1 χ 10""2 1,3x10° 9,3x1O"2
Ge 3,5 x 10"4 4,1 x 10~5 1,1 χ 10~2 1,3 x 10"3 1,6 χ 10"1 1,9 x 10"2 9,2x10"11,1x10"1 α Si 4,0 χ 10""6 7,5 χ 10~7 3,0 χ 10"4 5,7 x 10"5 6,5 x 10"5 1,2 χ 10""3 8,2χ10"21,
(O
ro
^ (Ge) ο
Ά'* 1·5 1>δ 1>7
(JSi)/ (Au) 2,7 χ 10~2 7,2 χ 10~2 1,1 χ 10~1 1,6 χ 10"1
cn
* NJ I CD
te
Wenn also Silicium oder Germanium enthaltendes Gold als Quelle für das Dampfniederschlagsverfahren verwendet wird, kann als Silicium- oder Germaniumgehalt gegenüber dem Gold in der niedergeschlagenen Schicht etwa der gleiche Wert erzielt v/erden, wie der entsprechende Wert in der Quelle. Im Falle eines Niederschlags aus siliciumhaltigem Gold kann, obwohl der Dampfdruck von Gold höher ist als der von Silicium, durch rasches Erhitzen der Quelle ein ähnlicher Wert erzielt werden.
In Untersuchungen hat sich erwiesen, daß bei einer Au-Si-Daropfquelle der bevorzugte Bereich des Siliciumgehalts zwischen 1 und 10 Gew.$ liegt, während ini l-'all einer Au-Ge-Dampfquelle für das oben beschriebene Aufdampfungsverfahren der bevorzugte Bereich für den Germaniumgehalt von 1 bis 15 Gew.$£ beträgt. Da Silicium und Germanium die Tendenz zu oxydieren haben, muß der Dampfniederschlag im Hochvakuum erfolgen, da sonst die Oxydation von Silicium oder Germanium eine unzureichende Verbindung und ein Ansteigen des Kontaktwiderstands zwischen dem Halbleiterplattchen und dem Kopfstück verursacht. Die Verbesserung der Haftung reicht nicht aus bei bis zu Yfo Silicium oder Germanium, während im Fall von mehr als 10$ Silicium oder 15% Germanium die Möglichkeit der Oxydation der aufgedampften Metallschicht ebenso zunimmt wie der Kontaktwiderstand. Bei dem oben beschriebenen Aufdampfen von Silicium oder Germanium enthaltendem Gold beträgt die bevorzugte Temperatur der Scheibe während des ITiederschlagsverfahrens weniger als 350 C, die Temperatur kann sogar bis auf Zimmertemperatur heruntergehen. Die Dicke der niedergeschlagenen Schicht sollte mehr als 1000 Ä betragen, um eine bessere Haftung zu erzielen. In Versuchen hat sich die optimale Dicke als zwischen 2000 A und 5000 Δ zum Erzielen einer gleichmäßigen technischen Verbesserung erwiesen.
BAD ORIGINAL
- 12
209821/0894
Vorzugsweise enthält die Quelle für das Dampfniederschlagsverfahren ferner eine kleine Menge einer Verunreinigung, "beispielsweise Antimon (Sb), Gallium (Ga), Aluminium (Al) usw.,zusätzlich zu dem oben bereits erwähnten Silicium oder Germanium, um gute elektrische Leitfähigkeit ebenso wie gute Haftung zu erzielen.
Fig. 4 gibt einen Vergleich zwischen der Haftung einer 3 Gew.^a Silicium enthaltenden und auf einem Siliciumträger gebildeten Goldschicht und der .Haftung einer auf einem ähnlichen Siliciumträger gebildeten 100$igen Goldschicht wieder. Wie Pig. 4 zeigt, ist die Haftung durch den geringen Zusatz an Silicium oder Germanium in der Goldschicht deutlich verbessert. Diese Silicium oder Germanium enthaltende Goldschicht ist auf ein beliebiges Halbleiterplättchen aus Silicium, Germanium oder Galliumarsenid aufbringbar.
Die Untersuchungen haben ferner ergeben, daß bei den oben beschriebenen Dampfniederschlagsverfahren zum Erzielen einer festen Bindung bei einer Temperatur der Scheibe, die nicht ausreicht, aus der niedergeschlagenen Schicht eine Legierung mit dem Halbleitermaterial des Trägers zu bilden, vorzugsweise diejenige Fläche des Halbleiterplättchens, an der die Verbindung erfolgen soll, vor dem Aufdampfen des Goldes aufgerauht wird.
Pig. 5 zeigt einen Vergleich zwischen der Haftung bei vorherigem Aufrauhen und ohne das Aufrauhen. Die Kurven B und C geben die jeweilige Haftung zwischen einer aufgedampften Goldschicht und einem Siliciumplättchen an, wobei das Aufdampfen des Goldes nach einem Sandstrahlverfahren mit Aluminiumoxyd (AIpO,)-Pulver mit einem Durchmesser von ca. 3/U bzw. einem Durchmesser von ca. 16/U erfolgte, während die Kurve A die Haftung wiedergibt, wenn vor dem Dampf-
- 13 209821/0894
BAD ORIGINAL
niederschlagsverfahren kein Sandstrahlverfahren durchgeführt wurde. Die Haftung wird wie folgt gemessen: Sine erste Goldschicht in einer Stärke von ca. 4000 α wird auf einer auf einer Temperatur von 250 C gehaltenen Siliciumscheibe niedergeschlagen, dann wird eine zweite Schicht aus chromhaltigem Gold auf der ersten Schicht durch ein Loch mit einem Durchmesser von 2 mm in einer Abdeckung aufgebracht.
Dann wird eine Kupferschicht auf der chromhaltigen Schicht gebildet und schließlich wird ein Kupferdraht mit einem Durchmesser von 0,5 mm senl-crecht zu dieser Schicht durch Anlöten befestigt. Die Haftung wird definiert als diejenige Kraft, die zum Abschälen des Drahtes zusammen mit den Schichten aus Gold vom Siliciumträger nötig ist, wenn der Draht senkrecht zur Fläche des Siliciumträgers gezogen wird. Diese Kurve zeigt, daß beim Sandstrahlverfahren mit dem Aluminiumoxydpulver, selbst wenn das Aufdampfen des Goldes auf die auf einer Temperatur unterhalb 35O0O gehaltene Scheibe erfolgt, die aufgedampfte Schicht eine so feste Haftung am Halbleiterträger hat, daß sie sich nicht abschält. Vermutlich beruht das darauf, daß durch das Aufrauhen der Fläche, auf die das Gold aufgedampft werden soll, die Berührungsfläche erheblich vergrößert wird, und darüberhinaus erhöht das in beim Sandstrahlverfahren erzeugte fehlerhafte Stellen und Mikrorisse infiltrierte Gold die Haftung. Ferner erleichtern beim Schneiden der Scheibe diese fehlerhaften Stellen und Mikrorisse, die durch die aufgebrachte Goldschicht überdeckt sind, das Schneiden der Goldschicht und verringern die Gefahr des Abschälens der Goldschicht auf ein Minimum.
Es sei noch einmal erwähnt, daß das erfindungsgemäße Verfahren, auch wenn hier nur ein Halbleiterbauelement mit einem Siliciumplättchen beschrieben wurde, auch für Halbleiterbauelemente mit Germaniuiaplättchen oder Galliurnarsenid-Halbleiterplättchen geeignet ist.
BAD ORIGINAL
- 14 209821/0894

Claims (1)

1.) Verfahren zum Herstellen von Halbleiterbauelementen, bei denen eine Scheibe, auf der Muster einer Anzahl von -Einheiten von Halbleiterbauelementen gebildet worden sind, in Plättchen unterteilt und jedes Plättchen mit einem Kopfstück unter Hitze und Druck verbunden wird, dadurch gekennzeichnet , daß im Dampfniederschlagsverfahren eine Schicht, von der zumindest die Oberfläche aus Gold oder einer Goldlegierung besteht, die. eine geringe Menge eines Zusatzes enthält, auf eine zum Verbinden dienende Fläche der Scheibe vor dem Unterteilen derselben in Plättchen aufgebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß das Dampfniederschlagsverfahren zwei Schritte umfaßt, von denen bei Ausführung des ersten die Temperatur der Verbindungsfläche der Halbleiterscheibe über der Temperatur gehalten wird, bei der sich eine eutektische Legierung zwischen dem Gold und dem Halbleiter bildet, während bei Ausführung des zweiten Verfahrensschrittes die Temperatur der Verbindung fläche der Halbleiterscheibe unter der erwähnten Temperatur gehalten wird, bei der sich das Sutektikum bildet.
3. Verfahren nach Anspruch 1 und 23 dadurch gekennzeichnet, daß die aufgedampfte Schicht eine Goldlegierungsschicht ist, die von 1 bis 10 Ge\i.c/o Chrom enthält.
4. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet , daß die aufgedampfte Schicht eine Goldlegierungsschicht ist, die von 1 bis 10 Gew.^o Silicium enthält.
(j>. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet , daß die aufgedampfte Schicht eine Goldle- «-ierungsschicht ist, die von 1 bis 15 Gew.# Germanium enthält.
209821/0894 - 15 -
BAD ORIGINAL
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet , .daß die VerMndungsfläche der Halbleiterscheibe vor dem Dampfniederschlagsverfahren einem Sandstrahlverfahren ausgesetzt wird.
ORfGfNAL
2Ü9821/0894
4?
Leerseite
DE19712154026 1970-10-30 1971-10-29 Verfahren zum Herstellen von Halb leiterbauelementen Pending DE2154026A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP9612870A JPS4939223B1 (de) 1970-10-30 1970-10-30
JP9767370A JPS4948264B1 (de) 1970-11-05 1970-11-05
JP9767270A JPS4939224B1 (de) 1970-11-05 1970-11-05
JP9860570A JPS4948265B1 (de) 1970-11-07 1970-11-07

Publications (1)

Publication Number Publication Date
DE2154026A1 true DE2154026A1 (de) 1972-05-18

Family

ID=27468399

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712154026 Pending DE2154026A1 (de) 1970-10-30 1971-10-29 Verfahren zum Herstellen von Halb leiterbauelementen

Country Status (6)

Country Link
US (1) US3729807A (de)
CA (1) CA920721A (de)
DE (1) DE2154026A1 (de)
FR (1) FR2111969B1 (de)
GB (1) GB1374626A (de)
NL (1) NL7114934A (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1389542A (en) * 1971-06-17 1975-04-03 Mullard Ltd Methods of securing a semiconductor body to a support
US3890455A (en) * 1972-06-23 1975-06-17 Ibm Method of electrolessly plating alloys
US3986251A (en) * 1974-10-03 1976-10-19 Motorola, Inc. Germanium doped light emitting diode bonding process
US4065588A (en) * 1975-11-20 1977-12-27 Rca Corporation Method of making gold-cobalt contact for silicon devices
JPS5439573A (en) * 1977-09-05 1979-03-27 Toshiba Corp Compound semiconductor device
US4293587A (en) * 1978-11-09 1981-10-06 Zilog, Inc. Low resistance backside preparation for semiconductor integrated circuit chips
WO1982002457A1 (en) * 1980-12-30 1982-07-22 Finn John B Die attachment exhibiting enhanced quality and reliability
US4702941A (en) * 1984-03-27 1987-10-27 Motorola Inc. Gold metallization process
US5037778A (en) * 1989-05-12 1991-08-06 Intel Corporation Die attach using gold ribbon with gold/silicon eutectic alloy cladding
US5028454A (en) * 1989-10-16 1991-07-02 Motorola Inc. Electroless plating of portions of semiconductor devices and the like
DE4107660C2 (de) * 1991-03-09 1995-05-04 Bosch Gmbh Robert Verfahren zur Montage von Silizium-Plättchen auf metallischen Montageflächen
JPH05200539A (ja) * 1992-01-24 1993-08-10 Honda Motor Co Ltd 半導体基板接合方法
US6225218B1 (en) * 1995-12-20 2001-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
DE19639438A1 (de) * 1996-09-25 1998-04-02 Siemens Ag Halbleiterkörper mit Lotmaterialschicht
US6440750B1 (en) 1997-06-10 2002-08-27 Agere Systems Guardian Corporation Method of making integrated circuit having a micromagnetic device
US6118351A (en) * 1997-06-10 2000-09-12 Lucent Technologies Inc. Micromagnetic device for power processing applications and method of manufacture therefor
US6523560B1 (en) 1998-09-03 2003-02-25 General Electric Corporation Microvalve with pressure equalization
AU5905499A (en) 1998-09-03 2000-03-27 Lucas Novasensor Proportional micromechanical device
US7011378B2 (en) 1998-09-03 2006-03-14 Ge Novasensor, Inc. Proportional micromechanical valve
US6255714B1 (en) 1999-06-22 2001-07-03 Agere Systems Guardian Corporation Integrated circuit having a micromagnetic device including a ferromagnetic core and method of manufacture therefor
US6845962B1 (en) * 2000-03-22 2005-01-25 Kelsey-Hayes Company Thermally actuated microvalve device
US6505811B1 (en) 2000-06-27 2003-01-14 Kelsey-Hayes Company High-pressure fluid control valve assembly having a microvalve device attached to fluid distributing substrate
US8011388B2 (en) * 2003-11-24 2011-09-06 Microstaq, INC Thermally actuated microvalve with multiple fluid ports
EP1694990A4 (de) * 2003-11-24 2009-12-09 Microstaq Inc Zur steuerung eines verdichters mit variabler verdrängung geeignete mikroventilvorrichtung
US20070251586A1 (en) * 2003-11-24 2007-11-01 Fuller Edward N Electro-pneumatic control valve with microvalve pilot
CN100501212C (zh) * 2004-02-27 2009-06-17 铝微有限公司 微阀装置
WO2005091820A2 (en) * 2004-03-05 2005-10-06 Alumina Micro Llc Selective bonding for forming a microvalve
US7156365B2 (en) * 2004-07-27 2007-01-02 Kelsey-Hayes Company Method of controlling microvalve actuator
KR20070092328A (ko) * 2005-01-14 2007-09-12 알루미나 마이크로 엘엘씨 가변용량형 압축기를 제어하기 위한 시스템 및 방법
DE112007003035T5 (de) 2006-12-15 2009-11-05 Microstaq, Inc., Austin Mikroventilvorrichtung
WO2008121369A1 (en) 2007-03-30 2008-10-09 Microstaq, Inc. Pilot operated micro spool valve
CN101668973B (zh) 2007-03-31 2013-03-13 盾安美斯泰克公司(美国) 先导式滑阀
CN102164846B (zh) * 2008-08-09 2016-03-30 盾安美斯泰克公司(美国) 改进的微型阀装置
US8113482B2 (en) * 2008-08-12 2012-02-14 DunAn Microstaq Microvalve device with improved fluid routing
WO2010065804A2 (en) 2008-12-06 2010-06-10 Microstaq, Inc. Fluid flow control assembly
WO2010117874A2 (en) 2009-04-05 2010-10-14 Microstaq, Inc. Method and structure for optimizing heat exchanger performance
US20120145252A1 (en) 2009-08-17 2012-06-14 Dunan Microstaq, Inc. Micromachined Device and Control Method
US8956884B2 (en) 2010-01-28 2015-02-17 Dunan Microstaq, Inc. Process for reconditioning semiconductor surface to facilitate bonding
US9006844B2 (en) 2010-01-28 2015-04-14 Dunan Microstaq, Inc. Process and structure for high temperature selective fusion bonding
US8996141B1 (en) 2010-08-26 2015-03-31 Dunan Microstaq, Inc. Adaptive predictive functional controller
US8925793B2 (en) 2012-01-05 2015-01-06 Dunan Microstaq, Inc. Method for making a solder joint
US9140613B2 (en) 2012-03-16 2015-09-22 Zhejiang Dunan Hetian Metal Co., Ltd. Superheat sensor
EP2693465A1 (de) * 2012-07-31 2014-02-05 Nxp B.V. Elektronische Vorrichtung Verfahren zur Herstellung solch einer Vorrichtung
US9188375B2 (en) 2013-12-04 2015-11-17 Zhejiang Dunan Hetian Metal Co., Ltd. Control element and check valve assembly
US20160187491A1 (en) * 2014-10-17 2016-06-30 Landauer, Inc. Mos capacitor-based, accumulating, radiation-sensitive detector for occupational, environmental and medical dosimetry

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3078559A (en) * 1959-04-13 1963-02-26 Sylvania Electric Prod Method for preparing semiconductor elements
US3207838A (en) * 1961-06-30 1965-09-21 Western Electric Co Substrates having solderable gold films formed thereon, and methods of making the same
US3273979A (en) * 1964-07-06 1966-09-20 Rca Corp Semiconductive devices
US3585711A (en) * 1968-09-06 1971-06-22 Us Navy Gold-silicon bonding process
GB1256518A (de) * 1968-11-30 1971-12-08
US3618202A (en) * 1969-05-12 1971-11-09 Mallory & Co Inc P R Ceramic chip electrical components
US3673478A (en) * 1969-10-31 1972-06-27 Hitachi Ltd A semiconductor pellet fitted on a metal body
US3680199A (en) * 1970-07-06 1972-08-01 Texas Instruments Inc Alloying method

Also Published As

Publication number Publication date
US3729807A (en) 1973-05-01
CA920721A (en) 1973-02-06
GB1374626A (en) 1974-11-20
FR2111969A1 (de) 1972-06-09
NL7114934A (de) 1972-05-03
FR2111969B1 (de) 1974-06-21

Similar Documents

Publication Publication Date Title
DE2154026A1 (de) Verfahren zum Herstellen von Halb leiterbauelementen
DE19747756C2 (de) Klemmenmaterial und Anschlußklemme
DE2930779C2 (de) Halbleitervorrichtung
DE1200439B (de) Verfahren zum Herstellen eines elektrischen Kontaktes an einem oxydueberzogenen Halbleiterplaettchen
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE1446161A1 (de) Verfahren zum Herstellen eines Supraleiters mit verbesserter Supraleitfaehigkeit und unveraenderten Abmessungen
DE1127488B (de) Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
DE3340563A1 (de) Zusammengefasste passive elektrische schaltungsbauteile und verfahren zu ihrer herstellung
AT503190B1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE1614148B2 (de) Verfahren zum herstellen einer elektrode fuer halbleiter bauelemente
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2217737A1 (de) Verfahren zum Herstellen eines elektrischen Leitungssystems
DE69015458T2 (de) Elektrodenstruktur für III-V-Verbindungshalbleiterbauelement und deren Herstellungsverfahren.
DE2823973A1 (de) Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter
DE1590768C3 (de) Verfahren zur Herstellung einer zusammenhängenden dünnen, metalleitenden Widerstandsschicht auf einem isolierenden Tragkörper
DE1927646A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69031103T2 (de) Verfahren zur Herstellung einer Ohmschen Elektrode auf einer GaAlAs Schicht
DE69022531T2 (de) Verfahren zum Herstellen einer ohmschen Elektrode für kubisches Bornitrid vom P-Typ.
DE60028275T2 (de) Lichtemittierende Halbleitervorrichtung und Herstellungsverfahren
DE69023745T2 (de) Oberflächenstruktur eines Keramiksubstrates und Verfahren zu deren Herstellung.
DE2602705B2 (de) Photokathode vom m-V-Typ für das nahe Infrarot und Verfahren zu ihrer Herstellung
DE2031831A1 (de) Halbleiterdiode und Verfahren zu ihrer Herstellung
DE1816748C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2534414A1 (de) Magneto-widerstand und verfahren zu dessen herstellung
DE2008397C3 (de) Verfahren zum Herstellen eines Kontaktes auf einem n-leitenden Galliumarsenidsubstrat