DE2930789A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE2930789A1
DE2930789A1 DE19792930789 DE2930789A DE2930789A1 DE 2930789 A1 DE2930789 A1 DE 2930789A1 DE 19792930789 DE19792930789 DE 19792930789 DE 2930789 A DE2930789 A DE 2930789A DE 2930789 A1 DE2930789 A1 DE 2930789A1
Authority
DE
Germany
Prior art keywords
gold
germanium
alloy
metal layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792930789
Other languages
English (en)
Other versions
DE2930789C2 (de
Inventor
Osamu Hattori
Mitsuo Kobayashi
Toshio Tetsuya
Osamu Usuda
Yoshio Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP9141778A external-priority patent/JPS5519807A/ja
Priority claimed from JP9141878A external-priority patent/JPS5519808A/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2930789A1 publication Critical patent/DE2930789A1/de
Application granted granted Critical
Publication of DE2930789C2 publication Critical patent/DE2930789C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Description

  • Halbleitervorrichtung
  • Beschreibung Die Erfindung betrifft eine Halbleitervorrichtung gemäß dem Oberbegriff des Patentanspruches 1. Insbesondere bezieht sie sich auf eine Halbleitervorrichtung mit einer verbesserten Möglichkeit zum Befestigen der Halbleiterelemente auf den Chipbefestigungs- bzw. Anschlußteilen (pads).
  • Fig. 1 stellt einen Teil einer bekannten Halbleitervorrichtung dar, bei dem ein Halbleiterelement 1 aus Silicium (im folgenden Siliciumchip genannt) auf einem Chipbefestigungsteil 2 wie einem Leiterrahmen und einem Stiel befestigt ist. Der Kollektorbereich des Siliciumchips 1 ist mit dem Chipbefestigungsteil 2 verbunden. Die Basis-und Emitterbereiche des Chips 1 sind mittels Befestigungsdrähten 3 mit Leitungsstücken 4 verbunden.
  • Es sind verschiedene Verfahren bekannt, um ein Siliciumchip auf einem Chipbefestigungsteil zu befestigen. Von diesen Verfahren werden die folgenden im allgemeinen angewandt: a) Es wird zwischen einem Siliciumchip und einem Chipbefestigungsteil eine Goldfolie oder eine Goldlegierungsfolie von etwa 10 ßm Dicke eingefügt. Dann wird das Chip und das Befestigungsteil mit der zwischenliegenden Folie auf eine Temperatur erhitzt, die höher als die eutektische Temperatur von Gold-Silicium ist, d. h. höher als 373 OC. Zwischen dem Chip und der Befestigungsplatte wird damit eine Gold-Silicium-Legierung gebildet und hierdurch das Siliciumchip auf dem Chipbefestigungsteil befestigt.
  • b) Zwischen einem Siliciumchip und einem Chipbefestigungsteil wird eine eutektische Gold-Silicium-Schicht gebildet, indem eine Gold- oder eine Goldlegierungsschicht auf dem Siliciumchip erhitzt wird. Zwischen die eutektische Schicht und das Chipbefestigungsteil wird eine Goldfolie oder eine Goldlegierungsfolie eingefügt. Das Chip, das Befestigungsteil, die eutektische Schicht und die Folie werden zusammengefügt und dann auf eine Temperatur oberhalb der eutektischen Temperatur von Gold-Silicium erhitzt, wodurch das Chip auf dem Befestigungsteil befestigt wird.
  • c) Auf einer Oberfläche eines Siliciumsubstrats wird eine Gold-Silicium-Legierungsschicht einer geeigneten Dicke gebildet. Das Siliciumsubstrat wird dann zu Chips geschnitten. Unter Verwendung der Legierungsschicht als Lötmittel wird das jeweilige Siliciumchip auf dem Chipbefestigungsteil befestigt.
  • d) Eine Gold-Germanium-Legierungsschicht bzw. eine Gold-Antimon-Legierungsschicht geeigneter Dicke wird auf einer Oberfläche eines Siliciumsubstrats gebildet.
  • Das Siliciumsubstrat wird dann zu Chips geschnitten.
  • Unter Verwendung der Legierungsschicht als Lötmittel wird das Siliciumchip auf dem Chipbefestigungsteil befestigt.
  • Das Verfahren a) weist Mängel in folgender Hinsicht auf: 1) Da die Folie viel größer ist als das Siliciumchip, ist die Genauigkeit der Positionierung des Chips schlecht. Dies verursacht unvermeidbar Schwierigkeiten bei den darauffolgenden Herstellungsprozessen der Halbleitervorrichtung.
  • 2) Um die Folie auf dem Chipbefestigungsteil anzubringen, ist eine Vorrichtung hoher Genauigkeit erforderlich.
  • 3) Es ist eine große Menge an Gold erforderlich, das sehr teuer ist.
  • 4) Es ist schwierig, eine ausreichend starke Bindung zwischen dem Chip und dem Befestigungsteil herzustellen.
  • Die Haftfestigkeit ist von Halbleitervorrichtung zu Halbleitervorrichtung verschieden. Die Erzeugnisse sind deshalb nicht ausreichend zuverlässig.
  • Das Verfahren (b) ist zwar gegenüber dem Verfahren a) vorteilhaft insofern, als es eine stärkere Haftung zwischen dem Siliciumchip und dem Chipbefestigungsteil ermöglicht.
  • Es haften ihm aber auch noch die unter 1) bis 3) angegebenen Mängel an.
  • Das Verfahren gemäß c) erlaubt es, die Kosten der Halbleitervorrichtung herabzusetzen, da es keine Goldfolie benutzt. Aus diesem Grund benötigt es auch keine Vorrichtung zum Positionieren einer Folie auf dem Chipbefestigungsteil. Es ist bei diesem Verfahren aber außerordentlich schwierig, ein gutes Zerteilen des Siliciumsubstrats in Würfel zu erzielen. Da die eutektische Gold-Silicium-Schicht ein ßm oder dicker ist, wird das Substrat längs Würfellinien von der Oberfläche aus geschnitten, auf der die eutektische Schicht gebildet ist, wie dies in der japanischen Patentveröffentlichung 13 27 78/77 beschrieben ist. In der Praxis ist es jedoch außerordentlich schwierig, das Substrat exakt längs der Würfellinien zu schneiden.
  • In den meisten Fällen wird das Substrat längs einer Linie geschnitten, die 100 wm oder mehr von der Würfellinie entfernt ist.
  • Das Verfahren d) weist insofern Mängel auf, als die Bindung zwischen der Legierungsschicht und dem Siliciumsubstrat nicht ausreichend stark ist. Als Folge besteht die Gefahr, daß sich die Legierungsschicht während des Würfelschneidens vom Substrat ablöst. Falls sich die Legierungsschicht nicht vom Substrat löst, ist das erhaltene Produkt infolge der schlechten Bindung zwischen der Legierungsschicht und dem Siliciumsubstrat unzuverlässig.
  • Ziel dieser Erfindung ist eine Halbleitervorrichtung, bei der das Halbleiterelement auf dem Chipbefestigungsteil exakt positioniert ist, das mit geringen Kosten hergestellt werden kann und das eine starke Bindung zwischen dem Halbleiterelement und dem Chipbefestigungsteil aufweist.
  • Die Erfindung ist durch die Merkmale des Anspruches 1 gekennzeichnet. Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
  • Die Erfindung wird durch Ausführungsbeispiele anhand von 5 Figuren näher erläutert. Es zeigen: Fig. 1 eine perspektivische Ansicht eines Teils einer bekannten Flalbleitervorrichtung, bei der ein Siliciumchip auf einem Leiterrahmen befestigt ist; Fig. 2 eine Querschnittsansicht eines Siliciumsubstrats gemäß dieser Erfindung; Fig. 3 eine Querschnittsansicht einer Halbleitervorrichtung gemäß dieser Erfindung, bei der auf einem Chipbefestigungsteil ein Siliciumchip befestigt ist; Fig. 4 ein Diagramm, das die Verteilung des thermischen Widerstandes in einer erfindungsgemäßen Halbleitervorrichtung zeigt; und Fig. 5 eine Querschnittsansicht eines weiteren Siliciumsubstrats gemäß dieser Erfindung.
  • Eine Halbleitervorrichtung gemäß dieser Erfindung enthält einen Chipbefestigungsteil und ein Halbleiterelement mit zwei Metallschichten, die zwischen dem Befestigungsteil und dem Element eingefügt sind. Die erste Metallschicht wird auf eine Oberfläche des Halbleiterelementes aufgebracht und besteht aus Nickel oder einer Legierung auf der Basis von Nickel. Die zweite Metallschicht wird auf die erste Metallschicht gebracht und ist aus einer Gold-Germaniuin-Legierung oder einer Legierung auf der Basis von Gold-Germanium hergestellt. Die zweite Metallschicht wirkt als Lötmaterial, das das Halbleiterelement an dem Chipbefestigungsteil befestigt. Die erste Metallschicht dient dazu, die Bindung zwischen dem Halbleiterelement und der zweiten Metallschicht zu verstärken.
  • Die zweite Metallschicht kann oxidiert werden, während sie gebildet wird. Falls dies auftritt, wird die Haftfestigkeit zwischen der zweiten Metall schicht und dem Chipbefestigungsteil herabgesetzt. Um eine derartige Herabsetzung der Haftfestigkeit zu verhindern, kann die zweite Metallschicht mit einer dritten Metallschicht bedeckt werden, die aus einem Metall hergestellt ist, das aus der Gruppe Gold, Silber und Platin ausgewählt ist.
  • Wird auf der Nickelschicht oder auf einer Legierungsschicht auf der Basis von Nickel eine Gold-Germanium-Antimon-Legierung abgeschieden, dann wird zunächst Antimon abgeschieden, da der Dampfdruck von Antimon höher ist als der von Gold oder Germanium. Das abgeschiedene Antimon reagiert mit Nickel und bewirkt, daß der thermische Widerstand Rth der Halbleitervorrichtung erhöht wird. Um eine derartige Reaktion zwischen Nickel und Antimon zu vermeiden, kann zwischen der Nickelschicht bzw. der Legierungsschicht auf der Basis von Nickel und der Gold-Germanium-Antimon-Schicht Gold, Germanium oder eine Gold-Germanium-Legierung gebildet werden.
  • Ferner kann auch zwischen der zweiten und der dritten Metallschicht eine Gold-Germanium-Schicht gebildet werden.
  • Als Legierung auf der Basis von Nickel, d. h. als Material der ersten Metallschicht, kann eine Nickel-Chrom-Legierung verwendet werden. Als Legierung auf der Basis von Gold-Germanium, d. h. als Material der zweiten Schicht, kann eine Gold-Germanium-Antimon-Legierung oder eine Gold-Germanium-Gallium-Legierung verwendet werden. Das Antimon in der Gold-Germanium-Antimon-Legierung dient dazu, die Kollektor-Emitter-Sättigungsspannung Vces der Halbleitervorrichtung herabzusetzen.
  • Vorzugsweise liegt der Germanium-Anteil der Gold-Germanium-Legierung im Bereich von 4 bis 20 Gew.-%. Falls der Germanium Anteil kleiner als 4 Gew.-% ist, wird die Legierung so weich, daß das Schneiden in Würfel schwierig wird. Ist der Germanium-Anteil größer als 20 Gew.-%, dann kann die zweite Metallschicht keine ausreichende Haftung mehr zwischen dem Halbleiterelement und dem Chipbefestigungsteil gewährleisten.
  • Vorzugsweise sollte der Germanium-Anteil im Bereich zwischen 6 und 12 Gew.-% liegen. Am günstigsten wird ein Anteil von 12 Gew.-% angesehen, so daß ein Gold-Germanium-Eutektikum gebildet wird.
  • Vorzugsweise liegt der Antimon-Gehalt der Gold-Germanium-Antimon-Liegerung im Bereich von 0,005 bis 1,0 Gew.-% beruhend auf der Menge an Gold-Germanium. Es ist vorteilhafter, wenn der Antimon-Anteil im Bereich zwischen 0,03 und 0,2 Gew.-% liegt. Vorzugsweise weist die erste Metallschicht eine Dicke von 300 bis 5.000 Å auf, die zweite Metallschicht eine Dicke von 0,8 bis 3,5 ßm und die dritte Metallschicht eine Dicke von 500 bis 5.000 Å.
  • Es werden im folgenden anhand der Figuren mehrere Beispiele der Erfindung erläutert.
  • Beispiel 1 Wie in Fig. 2 dargestellt, wurde eine erste Metallschicht 12 von ungefähr 1.000 Å Dicke aus Nickel aus der Gasphase auf einer Oberfläche eines Siliciumsubstrats 11 abgeschieden, in dem PNP-Transistoren 11a, 11b, 11c und lid gebildet wurden. Auf der ersten Metallschicht 12 wurde eine zweite Metallschicht 13 aus der Gasphase abgeschieden, die aus einer Gold-Germanium-Legierung (Germanium-Anteil: 12 Gew.-%) bestand und ungefähr 1,0 ßm dick war. Das Siliciumsubstrat 11 wurde dann auf der anderen Oberfläche mittels eines Diamantschneiders angerissen. Danach wurde das Substrat 11 in Chips geteilt. Jedes Chip wurde auf einem silberbeschichteten Leiterrahmen 2,wie in Fig. 3 dargestellt, befestigt, wobei die zweite Metallschicht als Lötmaterial diente. Auf diese Weise wurden Halbleitervorrichtungen hergestellt, von denen jede ein Halbleiterchip enthielt.
  • Die Ausbeute war höher als die der nach den bekannten Verfahren hergestellten Erzeugnisse. Darüberhinaus wiesen die Vorrichtungen eine niedrigere Kollektor-Emitter-Sättigungsspannung Vces und einen niedrigeren thermischen Widerstand Rth ces als die nach bekannten Verfahren hergestellten Halbleitervorrichtungen auf. Genauer gesagt lag Vces der Vorrichtungen zwischen 0,15 und 0,20 Volt, während Vces der nach bekannten Verfahren hergestellten Halbleitervorrichtungen zwischen 0,2 und 0,3 Volt lag. Fig. 4 zeigt die Verteilung des thermischen Widerstandes in Halbleitervorrichtungen A1 und A2, die nach bekannten Verfahren hergestellt wurden, sowie die Verteilung des thermischen Widerstandes in der Halbleitervorrichtung B nach Beispiel 1.
  • Wie Fig. 4 deutlich erkennen läßt, war der thermische Widerstand der Halbleitervorrichtungen nach Beispiel 1 niedrig und variierte nur gering von Vorrichtung zu Vorrichtung verglichen zu den bekannten Halbleitervorrichtungen.
  • Beispiel 2 Es wurden in der gleichen Weise wie bei Beispiel 1 Halbleitervorrichtungen hergestellt mit der Ausnahme, daß in dem Siliciumsubstrat NPN-Transistor-Chips gebildet wurden und die zweite Metallschicht aus einer Gold-Germanium-Antimon-Legierung (Antimon-Anteil: 0,1 Gew.-% beruhend auf der Menge an Gold-Germanium) hergestellt wurde.
  • Die Ausbeute war höher als die der nach bekannten Verfahren hergestellten Erzeugnisse. Ähnlich wie bei Beispiel 1 wiesen die Halbleitervorrichtungen eine niedrigere Kollektor-Emitter-Sättigungsspannung Vces und einen niedrigeren thermischen Widerstand Rth als die nach bekannten Verfahren hergestellten Halbleitervorrichtungen auf. Der thermische Widerstand Rth variierte von Halbleiteranordnung zu Halbleiteranordnung nur wenig. Zufolge des Antimon-Anteils in der Gold-Germanium-Antimon-Legierung war die Spannung Vces niedriger als die der Halbleitervorrichtungen nach Beispiel 1.
  • Beispiel 3 Es wurden in der gleichen Weise wie bei Beispiel 1 Halbleitervorrichtungen hergestellt mit der Ausnahme, daß wie in Fig. 5 dargestellt, auf der zweiten Metallschicht 13 eine dritte Metallschicht 14 aus Gold in einer Dicke von 500 Å aus der Gasphase abgeschieden wurde. Die dritte Metallschicht 14 verhinderte eine Oxidation der zweiten Metallschicht 13. Die Haftung zwischen der zweiten Metallschicht 13 und dem Leiterrahmen 2 wurde deshalb nicht ungünstig beeinflußt.
  • Die Ausbeute war höher als bei den nach bekannten Verfahren hergestellten Erzeugnissen. Ähnlich wie bei Beispiel 1 zeigten die Halbleitervorrichtunqen eine niedrigere Kollektor-Emitter-Sättigungsspannung Vces und einen niedrigeren thermischen Widerstand Rth als die nach bekannten Verfahren hergestellten Halbleitervorrichtungen. Der thermische Widerstand Rth variierte nur wenig von Vorrichtung zu Vorrichtung.
  • Beispiel 4 Es wurden in der gleichen Weise wie bei Beispiel 2 Halbleitervorrichtungen hergestellt mit der Ausnahme, daß auf der zweiten Metallschicht 13, wie in Fig. 5 dargestellt, eine dritte Metallschicht 14 aus Gold,die eine Dicke von 500 Å hatte, aus der Gasphase abgeschieden wurde.
  • Die dritte Metallschicht 14 verhinderte eine Oxidation der zweiten Metallschicht 13. Die Haftung zwischen der zweiten Metallschicht 13 und dem Leiterrahmen 2 wurde deshalb nicht nachteilig beeinflußt.
  • Die Ausbeute war höher als bei nach den bekannten Verfahren hergestellten Erzeugnissen. Wie bei Beispiel 1 wiesen die Halbleitervorrichtungen eine niedrigere Kollektor-Emitter-Sättigungsspannung Vces und einen kleineren thermischen Widerstand Rth auf, als die nach bekannten Verfahren hergestellten Halbleitervorrichtungen. Der thermische Widerstand Rth variierte nur wenig von Vorrichtung zu Vorrichtung. Zufolge des Antimons in der Gold-Germanium-Antimon- Legierung war die Spannung Vces niedriger als bei den Halbleitervorrichtungen gemäß den Beispielen 1 und 3.
  • Die Halbleitervorrichtung nach der Erfindung weist die folgenden Vorteile auf: 1) Da anstelle einer Goldfolie eine extrem kleine Menge an einer Gold-Germanium-Legierung verwendet ist, um die Siliciumchips auf den Chipbefestigungsteilen zu befestigen, werden die Chips so exakt positioniert, daß beim Anbringen der Drähte keine Schwierigkeiten entstehen.
  • 2) Da keine Goldfolie benutzt wird, ist der Verfahrensschritt eine Goldfolie auf einem Chipbefestigungsteil zu plazieren oder eine Einriclltung zur Durchführung dieses Vorgangs nicht erforderlich.
  • 3) Da die Menge an Gold, das ein sehr teures Metall ist und welches bei der Erfindung in Form einer Gold-Germanium-Legierung verwendet wird, außerordentlich gering ist, kann die Vorrichtung mit niedrigen Kosten hergestellt werden.
  • 4) Da zwischen ein Siliciumsubstrat und eine Gold-Germanium-Legierungsschicht Metallschichten eingefügt werden, die gut sowohl mit Silicium als auch mit der Gold-Germanium-Legierung verbunden werden können, wird eine ausreichend starke Bindung bzw. Haftung zwischen dem Siliciumchip und dem Chipbefestigungsteil erzielt, wodurch die Zuverlässigkeit der Vorrichtung verbessert wird.
  • 5) Da als Lötmaterial eine Gold-Germanium-Legierung anstelle einer Gold-Silicium-Legierung verwendet wird, kann das Siliciumsubstrat auf einfache Weise in Chips unterteilt werden und das Siliciumsubstrat kann auf der oberen Fläche längs Würfellinien angerissen werden, nicht auf den Legierungsschichten. Die Verwendung der Gold-Germanium-Legierung erleichtert das Brechen des Siliciumsubstrats in Chips aus dem folgenden Grund. Der Siliciumgehalt in der eutektischen Gold-Silicium-Verbindung beträgt 2,85 Gew.-%, während der Germaniumgehait in der eutektischen Gold-Germanium-Verbindung 12 Gew.-% beträgt. Die spezifischen Dichten von Gold, Silicium und Germanium sind 19,3; 2,42 bzw. 5,46. Somit nimmt volumenmäßig Silicium 19 % der eutektischen Gold-Silicium-Legierung ein, während Germanium 33 % der Gold-Germanium-Legierung einnimmt. Offensichtlich ist damit volumenmäßig der Goldgehalt in der eutektischen Gold-Germanium-Legierung viel kleiner als in der eutektischen Gold-Silicium-Legierung.
  • 6) Im allgemeinen wird das Metall aus der Gasphase unter einem Druck von 10 1 bis 10 2 Torr niedergeschlagen bzw.
  • abgeschieden. Die Temperatur, bei der Gold einen derartigen Dampf- bzw. Gasdruck aufweist, ist nahezu gleich der Temperatur, bei der Germanium einen solchen Dampfdruck hat. Mit anderen Worten sind die Dampfdrücke von Gold und Germanium bei einer für die Dampfabscheidung von Gold und Germanium geeigneten Temperatur nahezu gleich groß. Anders als bei Gold-Silicium oder Gold-Antimon kann Gold-Germanium leicht ohne fraktionelles Verdampfen aufgedampft werden.
  • Z. B. hat der Dampfdruck von Gold und Germanium bei 2000 K -1 den Wert 5,5 x 10 Torr (siehe RCA-Review, Juni 1969, S. 292 und 293). Der Dampfdruck von Silicium hat bei ~2 2000 K einen Wert von 3,0 x 10 2 Torr.

Claims (8)

  1. Halbleitervorrichtung Patentansprüche e ,Halbleitervorrichtung mit einem Chipbefestigungsteil und einem mit diesem verbundenen Haibleiterele:nent, dadurch gekennzeichnet, dass das Halbleiterelement eine erste auf eine Oberfläche des Haibleiterelementes aufgebrachte Metallschicht aus Nickel oder einer Legierung auf der Basis von Nickel und eine auf die erste Metallschicht aufgebrachte zweite Metallschicht aufweist, die aus einer Gold-Germanium-Legierung oder aus einer Legierung auf der Basis von Gold-Germanium hergestellt ist, als Lötmaterial wirkt und das Halbleiterelement auf dem Chipbefestigungsteil befestigt.
  2. 2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Germaniumanteil der Gold-Germanium-Legierung tbis 20 Gew.-% beträgt.
  3. 3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Legierung auf der Basis von Gold-Germanium eine Gold-Germanium-Antimon-tegierung ist, bei der der Germaniumanteil und der Antimonanteil 4 bis 20 Gew.-% bzw. 0,005 bis 1,0 Gew.-% bezogen auf das Gesamtgewicht von Gold und Germanium betragen.
  4. 4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Legierung auf der Basis von Gold-Germanium eine Gold-Germanium-Gallium-Legierung ist, bei der der Germaniumanteil und der Galliumanteil 4 bis 20 Gew.-% bzw. 0,005 bis 1,0 Gew.-% bezogen auf das Gesamtgewicht von Gold und Germanium betragen.
  5. 5. Halbleitervorrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß das Halbleiterelement eine weitere auf die erste Metallschicht aufgelegte Metallschicht aufweist, die aus der Gruppe Gold, Germanium und Gold-Germanium-Legierung ausgewählt ist.
  6. 6. Halbleitervorrichtung nach einem der Anspruche 1 bis 3, dadurch gekennzeichnet, daß das Halbleiterelement auf der zweiten Metallschicht eine dritte Metallschicht aufweist, die aus der Gruppe Gold, Silber und Platin ausgewählt ist.
  7. 7. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der ersten Metallschicht 300 bis 5.000 Å beträgt und die der zweiten Metallschicht 0,8 bis 3,5 ßm.
  8. 8. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Dicke der dritten Metallschicht 500 bis 5.000 A beträgt.
DE2930789A 1978-07-28 1979-07-28 Halbleitervorrichtung Expired DE2930789C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9141778A JPS5519807A (en) 1978-07-28 1978-07-28 Semiconductor device
JP9141878A JPS5519808A (en) 1978-07-28 1978-07-28 Semiconductor device

Publications (2)

Publication Number Publication Date
DE2930789A1 true DE2930789A1 (de) 1980-02-07
DE2930789C2 DE2930789C2 (de) 1983-08-04

Family

ID=26432851

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2930789A Expired DE2930789C2 (de) 1978-07-28 1979-07-28 Halbleitervorrichtung

Country Status (1)

Country Link
DE (1) DE2930789C2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0048768A1 (de) * 1980-09-29 1982-04-07 Kabushiki Kaisha Toshiba Halbleiteranordnung mit einem auf einem metallischen Substrat gelöteten Halbleiterelement
DE3413885A1 (de) * 1983-04-16 1984-10-25 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Halbleitervorrichtung
WO2009093994A1 (en) * 2008-01-25 2009-07-30 International Business Machines Corporation Metal catalyzed selective deposition of materials including germanium and antimony
US7820474B2 (en) 2007-01-09 2010-10-26 International Business Machines Corporation Metal catalyzed selective deposition of materials including germanium and antimony

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1464357B1 (de) * 1962-12-07 1970-10-29 Philco Ford Corp Verfahren zur Herstellung einer ohmschen Verbindung zwischen einem Silizium-Halbleiterkoerper und einem metallischen Traegerteil
DE2359640A1 (de) * 1973-11-30 1975-06-12 Licentia Gmbh Elektrischer anschlusskontakt an einen halbleiterkoerper
DE1639366B2 (de) * 1968-01-26 1975-10-02 Konstantin Andrejewitsch Preobraschenzey Verfahren zur Herstellung eines Kontaktes für Halbleiterbauelemente

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1464357B1 (de) * 1962-12-07 1970-10-29 Philco Ford Corp Verfahren zur Herstellung einer ohmschen Verbindung zwischen einem Silizium-Halbleiterkoerper und einem metallischen Traegerteil
DE1639366B2 (de) * 1968-01-26 1975-10-02 Konstantin Andrejewitsch Preobraschenzey Verfahren zur Herstellung eines Kontaktes für Halbleiterbauelemente
DE2359640A1 (de) * 1973-11-30 1975-06-12 Licentia Gmbh Elektrischer anschlusskontakt an einen halbleiterkoerper

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0048768A1 (de) * 1980-09-29 1982-04-07 Kabushiki Kaisha Toshiba Halbleiteranordnung mit einem auf einem metallischen Substrat gelöteten Halbleiterelement
DE3413885A1 (de) * 1983-04-16 1984-10-25 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Halbleitervorrichtung
US7820474B2 (en) 2007-01-09 2010-10-26 International Business Machines Corporation Metal catalyzed selective deposition of materials including germanium and antimony
WO2009093994A1 (en) * 2008-01-25 2009-07-30 International Business Machines Corporation Metal catalyzed selective deposition of materials including germanium and antimony
CN101910467B (zh) * 2008-01-25 2013-05-15 国际商业机器公司 对包含锗和锑的材料的金属催化选择性沉积

Also Published As

Publication number Publication date
DE2930789C2 (de) 1983-08-04

Similar Documents

Publication Publication Date Title
DE2930779A1 (de) Halbleitervorrichtung
DE69321904T2 (de) Verfahren für eine permanente metallische Verbindung
DE3789172T2 (de) Verfahren zum Montieren eines Silizium-Würfels.
DE69322755T2 (de) Halbleiteranordnung, Herstellungsverfahren und Verfahren zur Montage der Halbleiteranordnung
DE69032879T2 (de) Verbindungsverfahren für Halbleiterpackung und Verbindungsdrähte für Halbleiterpackung
DE3786861T2 (de) Halbleiteranordnung mit Gehäuse mit Kühlungsmitteln.
DE68927295T2 (de) Kunstharzversiegeltes halbleiterbauelement
DE2314731C3 (de) Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung
DE68926652T2 (de) Halbleiterpackung ohne Montierungsfläche
EP0950261B1 (de) Halbleiterkörper mit rückseitenmetallisierung
DE2229070A1 (de) Verfahren zum befestigen eines halbleiterkoerpers an einem substrat
DE3200788C2 (de)
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE2643147A1 (de) Halbleiterdiode
DE3017502A1 (de) Verfahren zur herstellung von monolithischen halbleiterbauelementen
EP0477600A1 (de) Verfahren zum Befestigen eines mit wenigstens einem Halbleiterbauelement versehenen Halbleiterkörpers auf einem Substrat
DE3413885C2 (de)
DE69031103T2 (de) Verfahren zur Herstellung einer Ohmschen Elektrode auf einer GaAlAs Schicht
DE68918972T2 (de) Montage einer Halbleiteranordnung.
DE69322994T2 (de) Verfahren zum Löten
DE2930789A1 (de) Halbleitervorrichtung
DE2040929A1 (de) Ohmsche Kontaktanordnung fuer Halbleitervorrichtungen
DE2840973A1 (de) Verfahren zur herstellung pruefbarer halbleiter-miniaturgehaeuse in bandform
WO1999004423A1 (de) Verfahren und vorrichtung zur herstellung einer chip-substrat-verbindung
DE1113519B (de) Siliziumgleichrichter fuer hohe Stromstaerken

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Free format text: BLUMBACH, P., DIPL.-ING., 6200 WIESBADEN WESER, W., DIPL.-PHYS. DR.RER.NAT. KRAMER, R., DIPL.-ING.,8000 MUENCHEN ZWIRNER, G., DIPL.-ING. DIPL.-WIRTSCH.-ING., 6200 WIESBADEN HOFFMANN, E., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN