CN1518764A - 防止多晶微米级功能部件之间桥接的方法 - Google Patents
防止多晶微米级功能部件之间桥接的方法 Download PDFInfo
- Publication number
- CN1518764A CN1518764A CNA018078710A CN01807871A CN1518764A CN 1518764 A CN1518764 A CN 1518764A CN A018078710 A CNA018078710 A CN A018078710A CN 01807871 A CN01807871 A CN 01807871A CN 1518764 A CN1518764 A CN 1518764A
- Authority
- CN
- China
- Prior art keywords
- pattern edge
- layer
- polycrystal layer
- sandwich construction
- average grain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000012010 growth Effects 0.000 claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 claims description 152
- 239000002184 metal Substances 0.000 claims description 152
- 239000013078 crystal Substances 0.000 claims description 39
- 239000007921 spray Substances 0.000 claims description 36
- 241001609030 Brosme brosme Species 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 10
- 229910018182 Al—Cu Inorganic materials 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 238000010276 construction Methods 0.000 claims 26
- 229910000679 solder Inorganic materials 0.000 claims 2
- 238000003466 welding Methods 0.000 claims 2
- 238000001465 metallisation Methods 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- -1 titanium nitrides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24777—Edge feature
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
- Y10T428/2495—Thickness [relative or absolute]
- Y10T428/24967—Absolute thicknesses specified
- Y10T428/24975—No layer or component greater than 5 mils thick
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
一种防止或者至少降低相邻微米级多晶结构之间的桥接(20)的可能性，尤其是减少微电路的相邻喷涂金属导线之间的短路的方法。该方法一般需要形成包含一层多晶层(12)和至少一层约束层(14)的多层结构，随后对多层结构加工图案，形成第一线路(16)和宽度小于第一线路的第二线路(18)。第一线路具有与第二线路的图案边缘(26)间隔一定距离的图案边缘(24)，以致第一和第二线路彼此电绝缘。然后形成一个或多个与第一线路相连的功能部件，如果后来沿第一线路的图案边缘发生过度横向晶粒生长，则所述功能部件防止第一和第二线路之间的桥接。
Description
技术领域
本发明涉及由多晶物质构成的微米级(microscale)功能部件，例如微电子应用中的喷涂金属(metallization)。更具体地说，本发明涉及形成金属导线，使得在长时间加热过程中产生的横向晶粒生长不会导致桥接和短路的方法。
背景技术
如图1中所示，线路背端(backend of the line，BEOL)互连喷涂金属10通常包括夹在一对扩散势垒层14之间的多晶铝-铜合金导电层12。扩散势垒层14降低导电层12和周围金属结构的金属之间的固态扩散速率，以便改善喷涂金属10的可靠性和表面电阻。但是，已经发现，如果喷涂金属被加热足够长的时间，例如在退火或者其它后续热处理中，由于限制导电层12的热膨胀的势垒层14的原因，在喷涂金属10内产生应力。在某些条件下，特别是在喷涂金属10足够薄(例如0.25微米或者更小)的情况下，这些应力会在导电层12中引起平行于导电层12的平面的晶粒生长(下面称为横向晶粒生长)，这会导致相邻喷涂金属结构之间的金属短接。例如，图2表示其中已发生横向晶粒生长(即金属焊盘16的平面中的晶粒生长)，从而产生从金属焊盘16伸出并接触相邻金属线18的金属桥20的金属焊盘16。对于喷涂金属10来说，图2中表示的金属短接的可能性是一个重要的涉及产量及可靠性的问题。在金属焊盘16和金属线18之间采用更大的间距可避免金属短接，但是，鉴于电子工业中进一步缩小微电路，即所谓“设计收缩”的要求，这种选择不可行或者不实际。
因此，需要提供一种在不必加大功能部件间距的情况下，抑制或防止细微喷涂金属功能部件之间的桥接的方法。
发明内容
本发明提供一种防止或者至少显著降低相邻多晶物质之间的桥接可能性，尤其是减少微电路的相邻喷涂金属之间的短路的方法。本发明还包含根据该方法形成的喷涂金属。本发明的关键方面在于很可能发生晶粒生长，即已被图案加工切断而具有小于6的晶粒边界(六晶粒边界是热力学最稳定的条件)的金属晶粒的生长机制的确定。如果受到约束，如同一对扩散势垒层之间的导电层的情况一样，则在晶粒边界小于6的晶粒中很可能发生过多的晶粒生长，并且所述晶粒生长主要是横向(二维)晶粒生长。还发现，和细金属线相比较宽的喷涂金属功能部件，例如金属焊盘(这里金属焊盘包括较宽的金属线)，有助于这种晶粒生长。通过抑制或阻止更易受这种晶粒生长影响的喷涂金属功能部件发生横向晶粒生长，可显著减少或者甚至消除功能部件之间金属桥接的发生率。
本发明的方法一般需要在衬底上形成一层金属层，随后对所述金属层加工图案，产生至少两种金属结构。第一种金属结构具有与第二种金属结构的图案边缘间隔一定距离的图案边缘，以致第一和第二金属结构彼此相互电绝缘。但是，如前所述，某些热处理会导致沿着第一金属结构的图案边缘发生横向晶粒生长。如果第一和第二金属结构足够近，并且晶粒生长过度，则这种横向晶粒生长会在第一和第二金属结构之间产生金属桥。因此，本发明还提供喷涂金属功能部件，如果随后沿第一金属结构的图案边缘发生过度的横向晶粒生长，所述喷涂金属功能部件将防止第一和第二金属结构之间的短路。本发明预期的喷涂金属功能部件包括对金属层加工图案，在第一和第二金属结构之间形成与它们间隔一定距离的虚设金属线，在第一金属结构的图案边缘形成小孔，使第一金属结构的图案边缘具有伸向第二金属结构的齿状物，使第一金属结构的图案边缘形成阶梯形，以便在图案边缘的相对端部，第一金属结构具有和图案边缘的其它部分相比更接近第二金属结构的隅角。
根据本发明，第一和第二金属结构之间虚设金属线的存在，允许第一金属结构的横向晶粒生长而不存在任何有害影响，因为，由于虚设金属线并不与微电路的任何电气组件电连接，在第一金属结构和虚设金属线之间可能产生的任何金属桥都不会导致短路。重要的是，根据本发明，和较大的第一金属结构的横向晶粒生长引起的金属桥接相比，由虚设和/或第二金属结构的横向晶粒生长引起的虚设金属线和第二金属结构之间的金属桥接并不是很重要。本发明的其它抑制金属桥的喷涂金属功能部件，包括加工出来的小孔、沿第一金属结构的图案边缘形成的齿状物和阶梯，用于容纳第一金属结构的图案边缘在与朝着相邻第二金属结构的外向晶粒生长的方向相反的内向晶粒生长。本发明预期的各种方法的效果是，即使发生横向晶粒生长，也能减少或消除紧邻的喷涂金属功能部件之间的金属桥接。
根据下述详细说明，将更好地理解本发明的其它目的和优点。
附图说明
图1和2表示现有技术中的金属焊盘和金属线，其中由于金属焊盘的横向生长而发生了金属桥接。
图3-6表示喷涂金属工艺步骤，图5表示根据现有技术发生的金属桥接，图6表示根据本发明防止金属桥接的虚设金属线的使用。
图7-10表示根据本发明抑制金属焊盘和金属线之间的金属桥接的备选方法和实施例。
具体实施方式
图3给出了图1中所示的喷涂金属10的平面图，省略了上部的扩散层14，以便显示下面的多晶导电层12。本领域中已知，诸如钛、氮化钛及它们的组合物之类的物质的扩散势垒层14用于降低导电层12和周围金属结构的金属之间的固态扩散速率。喷涂金属10的厚度可变化，对于某些应用来说厚度一般约为0.25微米或更小。下面将说明，从实现本发明的优点的角度来看，喷涂金属厚度是特别重要的参数。虽然导电层12优选Al-Cu合金，势垒层14优选钛和氮化钛，不过可预见也可使用其它材料形成喷涂金属10。另外，可省略扩散层14之一，在扩散层14之间可封闭另外的金属层。
如前参照图2所述，已经发现，利用现有技术的喷涂金属工艺形成的多晶喷涂金属会发生横向晶粒生长，在所述喷涂金属工艺中，喷涂金属10被加工图案，从而形成细金属线18和相对较大的金属结构，这里称为焊盘16。图3-6中表示了导电层12的晶粒边界，以帮助图解说明已发现的在导致从图2的金属焊盘16朝着金属线18的横向晶粒生长(即在导电层12的平面内的二维晶粒生长)方面有效的机制。图3表示沉积后的Al-Cu合金导电层12的典型晶粒结构。Al-Cu导电层12的晶粒结构和晶粒组织取决于多种因素，包括沉积条件和衬底类型及使用的势垒材料。在一个例子中，如果利用电镀、溅射、蒸镀、化学或物理气相沉积等方法进行沉积，则Al-Cu导电层12的平均晶粒尺寸约为0.005-2微米。
在图4中，喷涂金属10被表示成利用已知方法，例如平版印刷和金属活性离子蚀刻(RIE)加工图案，从而金属焊盘16和金属线18由喷涂金属10中的沟槽22界定。沟槽22分别界定金属焊盘16和最近的金属线18的对边24和26。图示的这些边缘24和26之间的间距近似等于或小于导电层12中的平均晶粒尺寸(例如约为0.9微米)。图示的金属焊盘16和金属线18的边缘24和26处的晶粒被沟槽22断开。为了便于下面的讨论，图4中挑选出沿着焊盘16的边缘24的两个晶粒28。图5中表示已被加热，例如退火的喷涂金属10的效果，在加热过程中，发生了晶粒28的横向晶粒生长，这些晶粒28之一形成与相邻金属线18的边缘26之间的金属桥20。
根据本发明，金属桥20是热循环过程中Al-Cu导电层12中的应力条件的结果。由于具有更高的热膨胀系数的缘故，Al-Cu导电层12在物理上受势垒层14约束。由于图案加工工艺的结果，沿着金属焊盘16的图案边缘24的晶粒具有多于或少于6的晶粒边界。图4所示的晶粒28的晶粒边界少于6。根据本发明，由于导电层12受到扩散势垒层14的约束，晶粒边界少于6的晶粒易于发生横向(二维)晶粒生长。诸如Mullins-Von Neumann之类的模型可用于预测这种条件下的晶粒生长。根据二维晶粒生长模型，当金属焊盘16被充分加热时，例如对于Al-Cu合金加热到200-300℃的温度时，晶粒边界为6的晶粒不太可能发生晶粒生长，晶粒边界多于6的晶粒会收缩，晶粒边界少于6的晶粒(例如图4和5中的晶粒28)可能生长。重要的是，晶粒生长不太可能开始于较窄的金属线18中，如图5中所示。虽然不希望固守于任何特殊的理论，不过还是提出两种解释。根据第一种解释，由于由金属线18中相邻晶粒之间的由金属RIE产生的较直晶粒边界的缘故(这种边界形成称为“竹节”晶粒结构的结构)，在较细的金属线18中不存在晶粒生长的有效驱动力。提出的第二种解释是二维晶粒生长模型不适用，晶粒生长必须是遵守晶粒生长的高度-面积规则的限制的立体生长。无论何种原因，对于图案边缘24处的导电层12的晶粒来说，存在更有效的驱动力，并且由于势垒层14的存在，这些晶粒28遵守二维晶粒生长模型。应力和晶粒28的晶粒边界不稳定性的组合稍后在退火或者另一高温剧增过程中导致晶粒生长。在实际硬件中观察到了图5中针对晶粒28描述的晶粒生长，如果金属焊盘和其相邻金属线之间的距离小于或等于金属焊盘的晶粒的平均晶粒尺寸，则引起金属短接。
图6中图解说明了本发明提供的解决该问题的第一种解决方案，其中在金属焊盘16中形成另一沟槽30，界定一个并不与任何电路器件电连接的“虚设”金属线32。金属焊盘16具有面对虚设金属线32的相邻边缘36的图案边缘34。图示的虚设金属线32和沟槽30的宽度小于或等于导电层12的平均晶粒尺寸。图6表示喷涂金属10退火之后导电层12的外观，在所述退火过程中，金属焊盘16的两个晶粒38横向生长到与虚设金属线32接触。根据上面提出的解释，由于在退火之前，晶粒38的晶粒边界少于6，这些晶粒是不稳定的，因此图示的晶粒38已生长。较大的晶粒38接触了虚设金属线32，但是由于虚设金属线32并不与任何电路器件相连，因此不存在任何有害影响。另一方面，由于虚设金属线32的边缘36构成第六晶粒边界的原因，所述附加沟槽30使所述较大晶粒28(在图5中它最初是不稳定的，易于发生晶粒生长)变稳定。从而，在热处理过程中，该较大晶粒2 8没有生长，于是在图6中没有产生图5中所示的金属桥20 。
图7-图10图解说明了根据本发明的教导用于防止或者至少抑制金属桥接的其它实施例。在图7中，在金属焊盘16的图案边缘24附近蚀刻或以其它方式形成一排小孔40。设置小孔40均尺寸和位置，使小孔40周围的晶粒不会伸入金属焊盘16及其相邻金属线18之间的沟槽22中，而是生长到小孔40中。为了可行，相邻小孔40之间以及小孔40和金属焊盘16的边缘24之间的距离必须约等于或小于导电层12的平均晶粒尺寸。小孔40的形状并不关键，可不同于附图中所示的形状。
在图8和9中，除了图7中所示的一排小孔40之外，还提供一排方形齿状物42。在图8中，每个小孔40直接位于齿状物42的内侧，而在图9中，每个小孔40直接位于齿状物42之间的间隙44之一的内侧。在所述每个实施例中，各个小孔40、齿状物42及间隙44的大小以及各个小孔40和其最接近的边缘24或间隙44之间的距离均近似等于或小于导电层12的平均晶粒层。根据本发明，出于上面针对图6的金属线18和虚设金属线32所述的原因，并由于齿状物42的大小/宽度使各个齿状物42内形成竹节晶粒结构，各个齿状物42内的导电层12并不横向伸入或者长入金属线18内。此外，由于在各个间隙44处沟槽22的宽度更大，在间隙44内可能发生的任何横向晶粒生长不会导致金属桥的形成。
最后，图10表示了蚀刻或者以其它方式形成，从而具有所梯形轮廓的金属焊盘16的图案边缘24，金属焊盘16的位于边缘24相对端部的隅角46比边缘24的其余内部区域48更接近相邻的金属线18。类似于图8和9的齿状物42，方形隅角46在尺寸上近似等于或者小于导电层12的平均晶粒尺寸。从而，隅角46不易于发生横向晶粒生长，金属线18和金属焊盘16的边缘24的内部区域48之间的较大距离基本上消除了由于朝着金属线18的横向晶粒生长而在内部区域48和金属线18之间形成金属桥的任何可能性。
虽然利用优选实施例说明了本发明，不过本领域的技术人员显然也可采用其它形式。例如，虽然是在用于微电路的喷涂金属方面进行说明，本发明的教导也适用于其中需要任意材料(例如导电、介电或半导体材料)的间距细微的多晶结构的其它应用。因此，本发明的范围仅由下述权利要求限定。
Claims (41)
1、一种包括下述步骤的方法：
在衬底上形成包括一层多晶层和至少一层约束层的多层结构；和
对多层结构加工图案，形成第一结构和宽度小于第一结构的第二结构，第一结构具有与第二结构的图案边缘间隔一定距离的图案边缘；
其中加工图案步骤产生防止第二结构的图案边缘和沿着第一结构的图案边缘从多晶层向第二结构横向生长的晶粒之间的接触的装置，所述装置至少选自下述之一：
对多层结构加工图案，在第一结构和第二结构之间形成与它们间隔一定距离的虚设结构；
在第一结构的图案边缘附近形成小孔；
使第一结构图案边缘形成齿状，所述齿状物伸向第二结构，并且与图案边缘的在齿状物之间的其余部分相比更接近于第二结构；
使第一结构图案边缘形成阶梯状，使第一结构在图案边缘的相对端部具有隅角区，隅角区与图案边缘的在隅角之间的其余部分相比更接近于第二结构。
2、按照权利要求1所述的方法，其中所述防止装置包括所述虚设结构，所述虚设结构与第一结构和第二结构的间距小于或等于多晶层的平均晶粒尺寸。
3、按照权利要求2所述的方法，还包括对第一结构退火，以致晶粒从第一结构的多晶层横向生长并接触所述虚设结构的步骤。
4、按照权利要求1所述的方法，其中所述防止装置包括所述小孔，小孔沿图案边缘排列成一行，其与所述图案边缘的距离及其相互之间的距离小于或等于多晶层的平均晶粒尺寸。
5、按照权利要求4所述的方法，其中第一结构和第二结构之间的距离小于或等于多晶层的平均晶粒尺寸。
6、按照权利要求4所述的方法，还包括对第一结构退火，以致晶粒从第一结构的多晶层朝着第二结构横向生长，但是并不接触第二结构的步骤。
7、按照权利要求1所述的方法，其中所述防止装置包括所述齿状物，齿状物沿着图案边缘排列成一行，并且每个齿状物的尺寸小于或等于多晶层的平均晶粒尺寸。
8、按照权利要求7所述的方法，其中齿状物与第二结构的距离小于或等于多晶层的平均晶粒尺寸。
9、按照权利要求7所述的方法，还包括对第一结构退火，以致晶粒从第一结构的多晶层朝着第二结构横向生长，但是并不接触第二结构的步骤。
10、按照权利要求1所述的方法，其中所述防止装置包括第一结构的所述阶梯形图案边缘，各个隅角区的尺寸小于或等于多晶层的平均晶粒尺寸。
11、按照权利要求10所述的方法，其中图案边缘的隅角区与第二结构的距离小于或等于多晶层的平均晶粒尺寸。
12、按照权利要求10所述的方法，还包括对第一结构退火，以致晶粒从第一结构的多晶层朝着第二结构横向生长，但是并不接触第二结构的步骤。
13、按照权利要求1所述的方法，其中所述多层结构是微电路的喷涂金属，所述第一和第二结构彼此电绝缘，并且所述方法防止第一和第二结构之间的短路。
14、按照权利要求13所述的方法，其中所述多晶层是导电层，所述约束层是扩散势垒层。
15、按照权利要求14所述的方法，还包括加热第一结构，以使第一结构的导电层朝着第二结构发生横向晶粒生长。
16、按照权利要求14所述的方法，其中导电层是铝-铜组合物。
17、按照权利要求14所述的方法，其中扩散势垒层由选自钛和氮化钛的一种或多种物质组成。
18、按照权利要求13所述的方法，其中形成的多层结构的厚度最高可达0.25微米。
19、按照权利要求13所述的方法，还包括对第一结构退火，以致晶粒从第一结构的多晶层朝着第二结构横向生长，但是并不接触第二结构的步骤。
20、按照权利要求1所述的方法，其中第一结构与第二结构间隔的距离小于或等于多晶层的平均晶粒尺寸。
21、一种多层结构，包括：
衬底上的第一结构和第二结构，第一和第二结构均包括一层多晶层和至少一层约束层，第一结构具有与第二结构的图案边缘间隔一定距离的图案边缘；和
防止第二结构的图案边缘和从第一结构的图案边缘朝着第二结构横向生长的晶粒之间的接触的装置，所述装置至少选自下述之一：
第一结构和第二结构之间与它们间隔一定距离的虚设结构；
第一结构的图案边缘附近的小孔；
沿着第一结构的图案边缘的齿状物，所述齿状物伸向第二结构，并且与齿状物之间的其余图案边缘部分相比更接近于第二结构；
沿着第一结构的图案边缘的阶梯，使第一结构在图案边缘的相对端部具有隅角区，隅角区与其间的其余图案边缘部分相比更接近于第二结构。
22、按照权利要求21所述的多层结构，其中所述防止装置包括所述虚设结构，所述虚设结构与第一结构和第二结构的间距小于或等于多晶层的平均晶粒尺寸。
23、按照权利要求22所述的多层结构，还包括从第一结构横向生长并接触所述虚设结构的晶粒。
24、按照权利要求21所述的多层结构，其中所述防止装置包括所述小孔，小孔沿图案边缘排列成一行，其与所述图案边缘的距离及其相互之间的距离小于或等于多晶层的平均晶粒尺寸。
25、按照权利要求24所述的多层结构，其中第一结构与第二结构间隔的距离小于或等于多晶层的平均晶粒尺寸。
26、按照权利要求24所述的多层结构，还包括从第一结构朝着第二结构横向生长但是并不接触第二结构的晶粒。
27、按照权利要求21所述的多层结构，其中所述防止装置包括所述齿状物，齿状物沿着图案边缘排列成一行，并且每个齿状物的尺寸约等于多晶层的平均晶粒尺寸。
28、按照权利要求27所述的多层结构，其中所述齿状物与第二结构的距离小于或等于多晶层的平均晶粒尺寸。
29、按照权利要求27所述的多层结构，还包括从第一结构朝着第二结构横向生长但是并不接触第二结构的晶粒。
30、按照权利要求21所述的多层结构，其中所述防止装置包括第一结构的阶梯形图案边缘，各个隅角区的尺寸小于或等于多晶层的平均晶粒尺寸。
31、按照权利要求30所述的多层结构，其中图案边缘的隅角区与第二结构的距离小于或等于多晶层的平均晶粒尺寸。
32、按照权利要求30所述的多层结构，还包括从第一结构朝着第二结构横向生长但是并不接触第二结构的晶粒。
33、按照权利要求1所述的多层结构，其中多层结构是微电路的喷涂金属，第一和第二结构彼此电绝缘，并且所述防止装置防止第一和第二结构之间的短路。
34、按照权利要求33所述的多层结构，其中所述多晶层是导电层，所述约束层是扩散势垒层。
35、按照权利要求34所述的多层结构，还包括从第一结构的导电层朝着第二结构横向生长的晶粒。
36、按照权利要求34所述的多层结构，其中导电层是铝-铜组合物。
37、按照权利要求34所述的多层结构，其中扩散势垒层由选自钛和氮化钛的一种或多种物质组成。
38、按照权利要求33所述的多层结构，其中第一和第二结构的厚度最高可达0.25微米。
39、按照权利要求33所述的多层结构，还包括从第一结构的多晶层朝着第二结构横向生长但是并不接触第二结构的晶粒。
40、按照权利要求33所述的多层结构，其中第一结构与第二结构间隔的距离小于或等于多晶层的平均晶粒尺寸。
41、微电路的喷涂金属，所述喷涂金属包括：
衬底上的第一结构和第二结构，第一和第二结构均包括一层导电多晶层和至少一层约束层，第一结构具有与第二结构的图案边缘间隔一定距离的图案边缘，第一和第二结构的多晶层的特征在于具有基本相同的平均晶粒尺寸的晶粒；和
防止第二结构的图案边缘和从第一结构的图案边缘朝着第二结构横向生长的晶粒之间的接触的装置，所述装置至少选自下述之一：
第一结构和第二结构之间与它们间隔一定距离的虚设结构，该虚设结构包括一层导电多晶层和至少一层约束层，虚设结构的多晶层的特征在于具有和第一和第二结构的多晶层的平均晶粒尺寸基本相等的平均晶粒尺寸的晶粒，虚设结构具有两个图案边缘，所述两个图案边缘与第一和第二结构的图案边缘间隔的距离小于或等于第一、第二和虚设结构的平均晶粒尺寸；
第一结构的图案边缘附近的小孔，所述小孔相互之间以及与第一结构的图案边缘之间间隔的距离小于或等于第一和第二结构的多晶层的平均晶粒尺寸；
沿着第一结构的图案边缘的齿状物，所述齿状物伸向第二结构，并且与齿状物之间的其余图案边缘部分相比更接近于第二结构，各个齿状物的尺寸近似等于多晶层的平均晶粒尺寸，各个齿状物与第二结构间隔的距离小于或等于多晶层的平均晶粒尺寸；
沿着第一结构的图案边缘的阶梯，使第一结构在图案边缘的相对端部具有隅角区，隅角区与其间的其余图案边缘部分相比更接近第二结构，各个隅角区的尺寸小于或等于多晶层的平均晶粒尺寸，并且各个隅角区与第二结构间隔的距离小于或等于多晶层的平均晶粒尺寸。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/525,095 US6555204B1 (en) | 2000-03-14 | 2000-03-14 | Method of preventing bridging between polycrystalline micro-scale features |
| US09/525,095 | 2000-03-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1518764A true CN1518764A (zh) | 2004-08-04 |
| CN100338755C CN100338755C (zh) | 2007-09-19 |
Family
ID=24091891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018078710A Expired - Fee Related CN100338755C (zh) | 2000-03-14 | 2001-03-13 | 防止多晶微米级功能部件之间桥接的方法 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6555204B1 (zh) |
| EP (1) | EP1264341B1 (zh) |
| JP (1) | JP4068845B2 (zh) |
| KR (1) | KR100454783B1 (zh) |
| CN (1) | CN100338755C (zh) |
| AU (1) | AU5218801A (zh) |
| DE (1) | DE60143472D1 (zh) |
| IL (2) | IL140566A (zh) |
| MY (1) | MY124911A (zh) |
| TW (1) | TW517366B (zh) |
| WO (1) | WO2001073841A2 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103443801A (zh) * | 2010-12-09 | 2013-12-11 | Ictk有限公司 | 用于生成识别密钥的装置及方法 |
| WO2023280033A1 (zh) * | 2021-07-09 | 2023-01-12 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3643116B2 (ja) * | 2002-06-28 | 2005-04-27 | 住友精密工業株式会社 | 可動電気回路用導電膜および振動式ジャイロ |
| KR101118826B1 (ko) | 2011-02-15 | 2012-04-20 | 한양대학교 산학협력단 | 물리적 공격을 방어하는 암호화 장치 및 암호화 방법 |
| DK2693370T3 (en) | 2011-03-31 | 2016-09-26 | Ictk Co Ltd | Device and method for generation of a digital value |
| ES2615750T3 (es) | 2011-08-16 | 2017-06-08 | Ictk Co., Ltd. | Dispositivo y método para autenticación de seguridad entre dispositivos basados en PUF en comunicación máquina a máquina |
| KR102186475B1 (ko) | 2013-12-31 | 2020-12-03 | 주식회사 아이씨티케이 홀딩스 | 랜덤한 디지털 값을 생성하는 장치 및 방법 |
| US9184134B2 (en) * | 2014-01-23 | 2015-11-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a semiconductor device structure |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980752A (en) * | 1986-12-29 | 1990-12-25 | Inmos Corporation | Transition metal clad interconnect for integrated circuits |
| JP2811126B2 (ja) | 1991-05-02 | 1998-10-15 | 三菱電機株式会社 | 半導体集積回路装置の配線接続構造およびその製造方法 |
| US5441915A (en) * | 1992-09-01 | 1995-08-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Process of fabrication planarized metallurgy structure for a semiconductor device |
| DE4232814A1 (de) * | 1992-09-30 | 1994-03-31 | Sel Alcatel Ag | Metallische Kontaktflächen auf einem Halbleitersubstrat |
| US5943601A (en) * | 1997-04-30 | 1999-08-24 | International Business Machines Corporation | Process for fabricating a metallization structure |
| KR100252846B1 (ko) * | 1997-12-26 | 2000-05-01 | 김영환 | 반도체소자의 배선 및 그의 제조방법 |
-
2000
- 2000-03-14 US US09/525,095 patent/US6555204B1/en not_active Expired - Fee Related
- 2000-12-26 IL IL14056600A patent/IL140566A/en not_active IP Right Cessation
-
2001
- 2001-02-15 MY MYPI20010682A patent/MY124911A/en unknown
- 2001-03-05 IL IL14183201A patent/IL141832A0/xx unknown
- 2001-03-09 TW TW090105511A patent/TW517366B/zh not_active IP Right Cessation
- 2001-03-13 EP EP01925433A patent/EP1264341B1/en not_active Expired - Lifetime
- 2001-03-13 WO PCT/EP2001/002797 patent/WO2001073841A2/en active IP Right Grant
- 2001-03-13 DE DE60143472T patent/DE60143472D1/de not_active Expired - Lifetime
- 2001-03-13 JP JP2001571468A patent/JP4068845B2/ja not_active Expired - Fee Related
- 2001-03-13 KR KR10-2002-7011656A patent/KR100454783B1/ko not_active IP Right Cessation
- 2001-03-13 AU AU52188/01A patent/AU5218801A/en not_active Abandoned
- 2001-03-13 CN CNB018078710A patent/CN100338755C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103443801A (zh) * | 2010-12-09 | 2013-12-11 | Ictk有限公司 | 用于生成识别密钥的装置及方法 |
| CN103443801B (zh) * | 2010-12-09 | 2016-08-10 | Ictk有限公司 | 用于生成识别密钥的装置及方法 |
| WO2023280033A1 (zh) * | 2021-07-09 | 2023-01-12 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
| US12008193B2 (en) | 2021-07-09 | 2024-06-11 | Beijing Boe Technology Development Co., Ltd. | Display device and display apparatus having various heights of dam structures and various width of touch wires |
Also Published As
| Publication number | Publication date |
|---|---|
| IL140566A0 (en) | 2002-02-10 |
| TW517366B (en) | 2003-01-11 |
| US6555204B1 (en) | 2003-04-29 |
| KR100454783B1 (ko) | 2004-11-06 |
| JP4068845B2 (ja) | 2008-03-26 |
| CN100338755C (zh) | 2007-09-19 |
| EP1264341A2 (en) | 2002-12-11 |
| IL141832A0 (en) | 2002-03-10 |
| JP2004511082A (ja) | 2004-04-08 |
| AU5218801A (en) | 2001-10-08 |
| WO2001073841A3 (en) | 2002-03-07 |
| DE60143472D1 (de) | 2010-12-30 |
| MY124911A (en) | 2006-07-31 |
| WO2001073841A2 (en) | 2001-10-04 |
| EP1264341B1 (en) | 2010-11-17 |
| IL140566A (en) | 2004-06-01 |
| KR20020086609A (ko) | 2002-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5439731A (en) | Interconnect structures containing blocked segments to minimize stress migration and electromigration damage | |
| CN100338755C (zh) | 防止多晶微米级功能部件之间桥接的方法 | |
| US20070144628A1 (en) | Intermediate anneal for metal deposition | |
| KR100896159B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0262035A (ja) | 半導体装置 | |
| KR100213447B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100430684B1 (ko) | 반도체소자의금속배선형성방법 | |
| US6319825B1 (en) | Metallization process of semiconductor device | |
| CN1321438C (zh) | 由多晶物质形成微米级结构 | |
| JP2014192314A (ja) | 半導体装置の製造方法 | |
| KR20090075501A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| CN1270360C (zh) | 可减少金属蚀刻残留物的形成导电结构层的方法 | |
| KR20000073343A (ko) | 반도체 장치의 배선구조 | |
| US20210384138A1 (en) | Crystallographic orientations of ruthenium films | |
| KR100212007B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0555221A (ja) | 半導体装置 | |
| KR100203303B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100217544B1 (ko) | 단계적 피복성이 우수한 배선 형성법 | |
| KR100199910B1 (ko) | 반도체 소자 제조 방법 | |
| KR100503367B1 (ko) | 반도체 소자의 다층 금속 배선 및 이의 제조 방법 | |
| JP3062514B2 (ja) | 薄膜トランジスタ | |
| CN101442034B (zh) | 焊盘及其形成方法 | |
| JPH05243229A (ja) | 半導体集積回路装置 | |
| JPH0467635A (ja) | 配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070919 Termination date: 20110313 |