JP2014192314A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014192314A JP2014192314A JP2013066194A JP2013066194A JP2014192314A JP 2014192314 A JP2014192314 A JP 2014192314A JP 2013066194 A JP2013066194 A JP 2013066194A JP 2013066194 A JP2013066194 A JP 2013066194A JP 2014192314 A JP2014192314 A JP 2014192314A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal film
- metal
- film
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】本発明の半導体装置の製造方法によれば、立体交差のためのポリシリコン配線部を金属配線によって合金化し、配線抵抗を下げることができる。これにより、回路動作の遅延がない高速な半導体装置を製造することができる。
【選択図】図1
Description
図4に示した従来技術は、金属配線86と金属配線87とを下層に設けた下層配線83で接続し、その下層配線83の上部に金属配線88を通過させている。
このような構成とすることで、金属配線86、87、88は同層に設けているが、立体交差を形成しているため、各金属配線が短絡してしまうことはない。
半導体基板上の一平面にポリシリコン膜を成膜及び加工して所定の形状の第1及び第2の配線を形成する第1及び第2の配線形成工程と、
第1及び第2の配線を覆う層間絶縁膜を形成する層間絶縁膜形成工程と、
第1及び第2の配線の所定の部分が開口するように層間絶縁膜にビアホールを形成するビアホール形成工程と、
第1の配線の所定のビアホールの底部の第1の配線上に下部金属膜を成膜する下部金属膜形成工程と、
第1及び第2の配線の所定のビアホールを埋めると共に、第1の配線上の下部金属膜を覆うように上部金属膜を成膜する上部金属膜形成工程と、
下部金属膜及び上部金属膜を加工して所定の形状の金属配線を形成する金属配線形成工程と、
を有し、
上部金属膜形成工程は、第2の配線の主成分であるシリコンと上部金属膜の主成分である金属とが反応して第2の配線の形状すべてが合金化する温度を印加することを特徴とする。
以下、半導体装置の製造方法について説明する。最初に半導体装置の構成を説明したあと、製造方法を説明する。
まず、図1を用いて構成を説明する。
図1において、1は半導体基板、2はフィールド絶縁膜、3は第2の配線の合金化配線、4は第1の配線のポリシリコン抵抗体、5は下部金属膜、6および7はビアホール、8は層間絶縁膜、9〜12は上部金属膜である。
な立体交差とすることができる。実質的には、金属配線のみを使用した立体交差と遜色ない程度の低い抵抗値の立体交差とすることができる。
次に、主に図2を用いてプロセスフローを説明する。
図2は、図1に示す構成のプロセスフローを順に説明するために模式的に表した断面図である。図2(a)は層間絶縁膜8を成膜したのち、ビアホール6,7を形成する様子を示している。図2(b)は、ビアホール6にのみ下部金属膜5を形成する様子を示している。図2(c)は、上部金属膜9〜12を形成する様子を示している。
このポリシリコンを所定の形状にエッチングして、ポリシリコン抵抗体4と、後の工程で合金化配線3になるポリシリコン配線31を形成する。ポリシリコン抵抗体4及びポリシリコン配線31の膜厚は、例えば、3500Å程度である。
下部金属膜5は、まずLTS(Long−through Sputtering)法と呼ばれる公知の蒸着法で、下部金属膜5を半導体基板1の上部全面に形成し、その後、
所定の形状にマスキングし、エッチングすることによって、ビアホール6の底部にのみ、下部金属膜5を残存させるようにする。下部金属膜5は、例えば窒化チタン膜である。
上部金属膜9〜12は、まず高温リフロースパッタリング法を用い、半導体基板1側に所定の温度を掛けながら、半導体基板1の上部より全面に金属粒子を蒸着させる。
高温リフロースパッタリングを行う温度は、ターゲットとなる金属材料によって異なるが、例えばアルミニウムを形成する場合は、460℃程度の温度でスパッタリングを行うことにより、高温リフロースパッタリングとなる。
半導体基板1の上部に層間絶縁膜8及びビアホール6,7を形成する。
その後に、公知のマスク技術を用いてビアホール7の部分をマスクし、公知の蒸着法で、下部金属膜5となる金属膜を半導体基板1上の層間絶縁膜8上部全面に形成する。そうすると、その金属膜はビアホール6の底部を覆うようにも形成される。
その後、層間絶縁膜8上部にも形成されている下地金属膜5となる金属膜の上部に、上部金属膜9〜12となる金属膜を成膜する。
このようにすれば、1度のエッチング工程で下地金属膜5と上部金属膜9〜12とを所定の形状に加工することができる。
部には下地金属膜5が存在するような金属配線となるが、いわゆるバリアメタル層を下部に持つ公知の金属配線構造と同様な構造になるから、何らの問題もない。
もちろん、この方法ではない熱の印加を与えてもよい。例えば、上部金属膜9〜12を形成するためのアルミニウムのスパッタリングを、通常の温度(例えば、300℃程度)とし、その後に、半導体基板1全体を460℃程度の温度まで加熱してもよい。
既に示した第1の実施形態との違いは、合金化配線3を上部金属膜9〜12の蒸着工程で同時に行うのではなく、半導体製造プロセスの最終工程であるシンタリング処理の際に、合金化を行うという点である。
しかし、例えばこのシンタリング処理を460℃程度で行うことによって、アルミニウムがポリシリコンの内部まで入り込んで合金化し、合金化配線を形成するに至る。
下部金属膜5を形成するまでのプロセスは、第1の実施形態で示した方法と同様であるから、その後の工程についてその要点を説明する。
表面保護膜13は、例えば化学気相成長法で形成する窒化シリコン膜を用いることができる。表面保護膜13の膜厚は、例えば4000Å程度であり、処理温度は200℃程度である。
このとき、シンタリング処理は460℃程度の温度で行う。これにより、ビアホール7の底部に形成されたアルミニウムとポリシリコン配線31との接触界面で、アルミニウムがポリシリコン抵抗体4の内部へ金属拡散して合金化し、合金化配線3となる。その様子は、図3(b)に示す。
この場合は、合金化の処理を別途行う必要があり、シンタリング工程を用いて、その処理を代用することができる。
高温リフロースパッタリングは金属粒子を溶かしながら蒸着させ、蒸着後に冷却する過程で金属粒子が冷え固まって固体化する製法であるため、固体化の段階で金属粒子が一定の大きさの金属塊を形成し、その影響で金属表面に凹凸が発生する。
2 フィールド絶縁膜
3 合金化配線
4 ポリシリコン抵抗体
5 下部金属膜
6,7 ビアホール
8 層間絶縁膜
9〜12 上部金属膜
13 表面保護膜
31 ポリシリコン配線
Claims (3)
- 半導体基板の異なる平面に、異なる抵抗率の配線を有する半導体装置の製造方法であって、
前記半導体基板上の一平面にポリシリコン膜を成膜及び加工して所定の形状の第1及び第2の配線を形成する第1及び第2の配線形成工程と、
前記第1及び第2の配線を覆う層間絶縁膜を形成する層間絶縁膜形成工程と、
前記第1及び第2の配線の所定の部分が開口するように前記層間絶縁膜にビアホールを形成するビアホール形成工程と、
前記第1の配線の所定の前記ビアホールの底部の前記第1の配線上に下部金属膜を成膜する下部金属膜形成工程と、
前記第1及び第2の配線の所定の前記ビアホールを埋めると共に、前記第1の配線上の前記下部金属膜を覆うように上部金属膜を成膜する上部金属膜形成工程と、
前記下部金属膜及び前記上部金属膜を加工して所定の形状の金属配線を形成する金属配線形成工程と、
を有し、
前記上部金属膜形成工程は、前記第2の配線の主成分であるシリコンと前記上部金属膜の主成分である金属とが反応して前記第2の配線の形状すべてが合金化する温度を印加する
ことを特徴とする半導体装置の製造方法。 - 前記上部金属膜形成工程は、前記上部金属膜を成膜するときに前記温度を印加することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記上部金属膜形成工程は、前記上部金属膜を成膜した後に前記温度を印加することを特徴とする請求項1又は2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013066194A JP2014192314A (ja) | 2013-03-27 | 2013-03-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013066194A JP2014192314A (ja) | 2013-03-27 | 2013-03-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014192314A true JP2014192314A (ja) | 2014-10-06 |
Family
ID=51838316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013066194A Pending JP2014192314A (ja) | 2013-03-27 | 2013-03-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014192314A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016169394A (ja) * | 2009-08-31 | 2016-09-23 | 住友化学株式会社 | 樹脂、レジスト組成物及びパターン形成方法 |
CN107845648A (zh) * | 2017-10-31 | 2018-03-27 | 上海天马有机发光显示技术有限公司 | 一种阵列基板、有机发光显示面板及显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62262443A (ja) * | 1986-05-09 | 1987-11-14 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JPH0319273A (ja) * | 1989-06-15 | 1991-01-28 | Nec Corp | 半導体装置 |
JP2005340350A (ja) * | 2004-05-25 | 2005-12-08 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
2013
- 2013-03-27 JP JP2013066194A patent/JP2014192314A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62262443A (ja) * | 1986-05-09 | 1987-11-14 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JPH0319273A (ja) * | 1989-06-15 | 1991-01-28 | Nec Corp | 半導体装置 |
JP2005340350A (ja) * | 2004-05-25 | 2005-12-08 | Seiko Epson Corp | 半導体装置及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016169394A (ja) * | 2009-08-31 | 2016-09-23 | 住友化学株式会社 | 樹脂、レジスト組成物及びパターン形成方法 |
CN107845648A (zh) * | 2017-10-31 | 2018-03-27 | 上海天马有机发光显示技术有限公司 | 一种阵列基板、有机发光显示面板及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9679805B2 (en) | Self-aligned back end of line cut | |
JPH0920942A (ja) | チップ及びパッケージの相互接続用銅合金ならびにその製造法 | |
JP2009147218A (ja) | 半導体装置とその製造方法 | |
CN102456667B (zh) | 接合焊盘结构以及具有该接合焊盘结构的晶片 | |
TW406313B (en) | Semiconductor device and manufacturing method of the same | |
JP2013021001A (ja) | 半導体装置及び半導体装置の製造方法 | |
US8564090B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
TW202125751A (zh) | 半導體裝置及其製造方法 | |
KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
JP2014192314A (ja) | 半導体装置の製造方法 | |
TWI509742B (zh) | 半導體裝置及其製造方法 | |
KR20070108869A (ko) | 반도체 장치 및 그 제조 방법 | |
CN104362139B (zh) | 铜互连的扩散阻挡层、半导体器件及其制造方法 | |
KR100789570B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR20100036008A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100649029B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JPH0669205A (ja) | 半導体装置の製造方法 | |
KR100871539B1 (ko) | 금속 배선 형성 방법 | |
KR20110006135A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
KR100808794B1 (ko) | 반도체 소자의 제조 방법 | |
JP3348324B2 (ja) | 半導体装置の製造方法 | |
JPH05243229A (ja) | 半導体集積回路装置 | |
CN102468266A (zh) | 半导体器件及其制造方法 | |
JP2001057366A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2000040827A5 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160915 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20161020 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170307 |