JP2002343857A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002343857A
JP2002343857A JP2001141160A JP2001141160A JP2002343857A JP 2002343857 A JP2002343857 A JP 2002343857A JP 2001141160 A JP2001141160 A JP 2001141160A JP 2001141160 A JP2001141160 A JP 2001141160A JP 2002343857 A JP2002343857 A JP 2002343857A
Authority
JP
Japan
Prior art keywords
barrier metal
metal film
wiring layer
contact
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001141160A
Other languages
English (en)
Inventor
Hisafumi Ikeda
尚史 池田
Hiromasa Fujimoto
寛正 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001141160A priority Critical patent/JP2002343857A/ja
Publication of JP2002343857A publication Critical patent/JP2002343857A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 配線側面での電流集中や側面非接触によるコ
ンタクト抵抗増大を回避した微細な半導体装置及びその
製造方法を提供する。 【解決手段】 本発明は半導体基板1と、この半導体基
板1上方に形成された第1層間絶縁膜2と、この第1層
間絶縁膜2上に形成された第1金属バリア膜3と、この
第1金属バリア膜3上に形成された第1配線層4と、こ
の第1配線層4側面に形成された側壁材6と、第1配線
層4上面を覆って形成された第2金属バリア膜5と、こ
の第2金属バリア膜5上に接続されたコンタクトプラグ
7と、このコンタクトプラグ7、第1層間絶縁膜2、側
壁材6、第2金属バリア膜5を覆って形成された第2層
間絶縁膜8と、この第2層間絶縁膜8上に形成され、コ
ンタクトプラグ7に接続された第3金属バリア膜9と、
この第3金属バリア膜9上に形成された第2配線層10
とを有する半導体装置である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の多層
配線形成技術に係り、特に上層配線と下層配線との間を
接続するコンタクトプラグを有する半導体装置及び半導
体装置の製造方法に関するものである。
【0002】
【従来の技術】年々、高集積化の進む半導体装置に於い
ては、微細化への要求として回路設計ルールの縮小化が
取り入れられている。特に大規模集積化が進むフラッシ
ュメモリなどの半導体記憶装置では、その傾向が顕著で
ある。また、微細化に伴い、配線の多層化も進展し、各
配線間の確実な接続の必要性が高まっている。
【0003】現在、半導体装置の多くは多層配線構造で
あり、それに伴い、各々の層の接合部(以下、コンタク
ト部と呼ぶ)も多くなってきている。また、配線(ライ
ン)と配線間領域(スペース)で形成される配線層は微
細化が進むものの、層間絶縁膜中に形成された開口部で
ある穴型のコンタクトは埋め込み性等の制約により、あ
まり小さくできない。結果として、配線層のコンタクト
部は合わせずれ等も考慮し、図4のように包含余裕(以
下、フリンジと呼ぶ)をつけざるを得ず、デザインを圧
迫することになる。
【0004】図4では、配線のコンタクト周辺の上面図
が示されている。第1配線層30は図4の上下方向に直
線的に形成されている。第1配線層30には他の階層に
形成され、図4の左右方向に直線的に延びている第2配
線層33とのコンタクトプラグ31がその内部に形成さ
れている。このコンタクトプラグ31の周辺に配線層フ
リンジ32が形成されている。
【0005】この図4に示された構造では、第1配線層
30の幅は約0.3μmで、コンタクトプラグ31の幅
は約0.3μmで、このコンタクトプラグ31周囲に形
成された配線層フリンジ32の幅は約0.1μmであ
る。なお、合わせずれが生じてもその影響をカバーしよ
うとしてその程度を上げた場合、配線層フリンジ32は
0.15μm程度まで設ける場合もある。
【0006】図5に図4における“X−Y”線上の断面
に相当する多層配線のコンタクト周辺の構造の一例を示
す。半導体基板35上にトランジスタ(図示せず)など
が形成されていて、その上を第1層間絶縁膜36が被覆
している。半導体基板35としては、シリコン基板など
で形成されている。さらに、第1層間絶縁膜36として
は、TEOS膜やBPSG膜などで形成されている。
【0007】この第1層間絶縁膜36上に第1バリア金
属膜37が形成されている。この第1バリア金属膜37
として、TiとTiNの積層膜が利用されている。
【0008】この第1バリア金属膜37の上には、第1
配線層30が形成されている。この第1配線層30はア
ルミニウムやアルミニウムと銅の積層構造で形成され
る。
【0009】この第1配線層30の上には、第1バリア
金属膜37と同一材料からなる第2バリア金属膜39が
形成されている。
【0010】第1配線層30はその側面には、バリア金
属膜が形成されておらず、その側面は露出している。
【0011】第2バリア金属膜39の上には、タングス
テンなどから成るコンタクトプラグ31が形成されてい
る。このコンタクトプラグ31は、第2バリア金属膜3
9に電気的に接続されている。ここで、第2バリア金属
膜39中にコンタクトプラグ31が食い込む様にその接
続部が形成されている。すなわち、第2バリア金属膜3
9の上表面に凹部が形成され、その凹部中にコンタクト
プラグ31が形成されていて、コンタクトプラグ31の
底面だけでなく、その側面の一部も第2バリア金属膜3
9と接触している。このように、第2バリア金属膜39
とコンタクトプラグ31との確実な接触が図られてい
る。
【0012】これらの第1層間絶縁膜36上の第2バリ
ア金属膜39及びコンタクトプラグ31は、TEOS膜
やBPSG膜などの第2層間絶縁膜41で被覆されてい
る。この第2層間絶縁膜41上には、第1バリア金属膜
37や第2バリア金属膜39と同一材料の第3バリア金
属膜42が形成されている。この第3バリア金属膜42
上には、第2配線層33が形成されている。この第3バ
リア金属膜42は、コンタクトプラグ31に電気的に接
続されている。
【0013】ここでは、配線層にアルミニウムが使用さ
れていて、その上部・底部にTiとTiNからなる積層
バリア金属膜が設けられて、コンタクト底部の電流集中
を防いでいる。すなわち、図5において、電子の流れる
状態が矢印にて示されていて、コンタクトプラグ31か
ら第1配線層30に対して均等に電子が流れている。
【0014】
【発明が解決しようとする課題】以上のような従来の半
導体装置では、以下の課題が生じる。
【0015】最近の回路設計ルールの縮小化に伴い、多
層配線工程では、コンタクトホール(ビアホール)と金
属配線のパターニングの段階での合わせずれによる接触
抵抗の増加が大きな問題となっている。これは半導体装
置内の素子の微細化に伴い回路設計の段階から合わせず
れを想定した設計が出来なくなって来た為であり、この
結果、所望の接触面積が得られず適切なコンタクト抵抗
を得る事は非常に困難となり、半導体装置の動作上の不
良原因となるものである。
【0016】特に、設計ルールが0.16μm程度以下
の微細な配線幅を持つ半導体装置においては、配線層フ
リンジの存在がその実現の妨げとなっている。すなわ
ち、反応性イオンエッチング技術の進歩により、配線の
最小線幅を細くすることができても、層間絶縁膜中にコ
ンタクト開口を設ける技術はそれに追いついていない。
また、合わせずれ量の改善も小さく、配線の最小線幅の
微細化の進歩に追いついていないので、配線層フリンジ
の存在が微細化の妨げとなっている。
【0017】従来は、この合わせずれ分を考慮してコン
タクトホール上の金属配線を局所的に太くする設計的な
操作が行われていた。しかし、最小寸法が0.2μm以
下となった半導体装置では、この設計的な操作を行う余
裕が無くなってしまっている。すなわち、配線が微細化
した為、配線を太くすると配線が接触し、電気的に短絡
する危険性が大きくなってしまう。そのため、合わせず
れ量が直接、コンタクトホールの埋め込み材料とその下
層に位置する金属配線との接触抵抗を左右するようにな
ってしまった。たとえば、最小寸法が0.175μm程
度の半導体装置製品では、合わせずれ許容範囲は通常、
0.08μm程度であり、フリンジがあっても、合わせ
ずれ許容範囲よりもずれ量が大きい場合、半導体装置の
不良となってしまう。
【0018】ここで、配線層フリンジ32が微細化を考
慮して、小さく形成されたため、コンタクトの合わせず
れ等が起き、コンタクトプラグが配線層フリンジ32を
超えてしまった場合が図6に示される。図5に示された
半導体装置に比べて、第1バリア金属膜43、第1配線
層44、第2バリア金属膜45の幅が小さく設定されて
いて、そのためにコンタクトプラグ46が第1配線層4
4の側面に接する状態となっている。
【0019】この半導体装置の製造工程において、第1
配線層44を形成後、第2層間絶縁膜41堆積を経て、
コンタクト開口の形成にはRIEを用いる。ここで、第
2層間絶縁膜41が選択的にエッチングされる為、配線
層フリンジ32から外れると、深くエッチングされてし
まう。その結果、第2バリア金属膜45がカバーしてい
ない第1配線層44の側面が露出され、側面での電流集
中が生じてしまう。
【0020】すなわち、配線に利用されるアルミニウム
の特性とコンタクトプラグに利用されるタングステンの
特性とが異なり、互いに接触するとその接触面におい
て、電流集中が生じてしまう。この電流集中の様子が電
子の流れる状態として、図6中で矢印にて第1配線層4
4の側面に集中する様子が示されている。このような事
態を防止するために、アルミニウムとタングステンとの
間にTi/TiNの積層バリア金属層を設けていたが、
配線層フリンジが小さくて、コンタクトの合わせずれが
生じた場合、この積層バリア金属層を介さずにアルミニ
ウムとタングステンとが直接接触する状況が生じてしま
う。
【0021】さらには、図6に電流集中が生じている部
分Zとして示されるように第2層間絶縁膜41中に設け
られたコンタクト開口の幅が第1配線層44側面で狭く
形成された場合、第2層間絶縁膜41中の第1配線層4
4側面の開口をコンタクトプラグの金属材料で埋めるこ
とができない事態も発生してしまう。この場合、配線と
コンタクトプラグとの側面非接触によるコンタクト抵抗
増大も招いてしまう。
【0022】よって、このような問題を防ぐ為には、微
細化を止めて、ある程度余裕を持ったフリンジを設けた
半導体装置とすることが必要となる。
【0023】本発明の目的は以上のような従来技術の課
題を解決することにある。
【0024】特に、本発明の目的は、配線側面での電流
集中や側面非接触によるコンタクト抵抗増大を回避した
微細な半導体装置及びその製造方法を提供することにあ
る。
【0025】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第1の特徴は、半導体基板と、この半導体
基板上方に形成された第1層間絶縁膜と、この第1層間
絶縁膜上に形成された第1バリア金属膜と、この第1バ
リア金属膜上に形成された第1配線層と、この第1配線
層側面に形成された側壁材と、前記第1配線層上面を覆
って形成された第2バリア金属膜と、この第2バリア金
属膜上に接続されたコンタクトプラグと、このコンタク
トプラグ、前記第1層間絶縁膜、前記側壁材、前記第2
バリア金属膜を覆って形成された第2層間絶縁膜と、こ
の第2層間絶縁膜上に形成され、前記コンタクトプラグ
に接続された第3バリア金属膜と、この第3バリア金属
膜上に形成された第2配線層とを有する半導体装置であ
る。
【0026】また、本発明の第2の特徴は、半導体基板
上方に第1層間絶縁膜を形成する工程と、この第1層間
絶縁膜上に第1バリア金属膜を形成する工程と、この第
1バリア金属膜上に第1の配線層を形成する工程と、前
記第1の配線層上に第2バリア金属膜を形成する工程
と、前記第1の配線層側面に側壁材を形成する工程と、
前記第1層間絶縁膜、前記第2バリア金属膜、前記側壁
材の上に第2層間絶縁膜を形成する工程と、前記第2層
間絶縁膜中にコンタクトホールを形成し,前記第2バリ
ア金属膜をコンタクトホール中に露出する工程と、前記
コンタクトホール中を導電材で埋め込んでコンタクトプ
ラグを形成する工程と、前記第2層間絶縁膜及び前記コ
ンタクトプラグ上に第3バリア金属膜を形成する工程
と、この第3バリア金属膜上に第2配線層を形成する工
程とを有する半導体装置の製造方法である。
【0027】
【発明の実施の形態】次に,図面を参照して、本発明の
実施の形態を説明する。以下の図面の記載において、同
一又は類似の部分には、同一又は類似の符号を付してい
る。ただし、図面は模式的なものであり,厚みと平面寸
法との関係、各層の厚みの比率等は、現実のものとは異
なる。従って、具体的な厚みや寸法は以下の説明を参酌
して判断すべきものである。また、図面相互間において
も互いの寸法の関係や比率が異なる部分が含まれてい
る。
【0028】(第1の実施の形態)本発明にかかる第1
の実施の形態にかかる半導体装置を、図1を用いて説明
する。
【0029】図1(A)に示されるように、半導体基板
1上にトランジスタ(図示せず)などが形成されてい
て、その上を第1層間絶縁膜2が被覆している。半導体
基板1としては、シリコン基板などが利用できる。さら
に、第1層間絶縁膜2としては、TEOS膜やBPSG
膜などが利用できる。
【0030】この第1層間絶縁膜2上に第1バリア金属
膜3が形成されている。この第1バリア金属膜3として
は、TiとTiNの積層膜が利用できる。
【0031】この第1バリア金属膜3の上には、第1配
線層4が形成されている。この第1配線層4は例えば、
アルミニウムやアルミニウムと銅の積層構造で形成され
る。
【0032】この第1配線層4の上には、第1バリア金
属膜3と同一材料からなる第2バリア金属膜5が形成さ
れている。
【0033】この第1配線層4の側面には、側壁材6が
形成されていて、第1配線層4はその表面が露出してい
ない。この側壁材6は、例えばSiNなどの絶縁材料で
形成されている。
【0034】第2バリア金属膜5の上には、例えばタン
グステンなどから成るコンタクトプラグ7が形成されて
いる。このコンタクトプラグ7は、第2バリア金属膜5
に電気的に接続されている。ここで、第2バリア金属膜
5中にコンタクトプラグ7が食い込む様にその接続部が
形成されている。すなわち、第2バリア金属膜5の上表
面に凹部が形成され、その凹部中にコンタクトプラグ7
が形成されていて、コンタクトプラグ7の底面だけでな
く、その側面の一部も第2バリア金属膜5と接触してい
る。このように、第2バリア金属膜5とコンタクトプラ
グ7との確実な接触が図られている。
【0035】これらの第1層間絶縁膜2上の第2バリア
金属膜5、側壁材6、及びコンタクトプラグ7は、TE
OS膜やBPSG膜などの第2層間絶縁膜8で被覆され
ている。ここで、側壁材6は第2層間絶縁膜8とは異な
る性質の材料が用いられる必要がある。すなわち、第2
層間絶縁膜8よりもエッチングの際に、除去されにくい
性質を持つことが望ましい。
【0036】この第2層間絶縁膜8上には、第1バリア
金属膜3や第2バリア金属膜5と同一材料の第3バリア
金属膜9が形成されている。この第3バリア金属膜9上
には、第2配線層10が形成されている。この第3バリ
ア金属膜9は、コンタクトプラグ7に電気的に接続され
ている。
【0037】ここで、第1配線層4はその厚さが例えば
約0.3μm程度、その幅が例えば約0.3μm程度、
第1配線層4の下に形成された第1バリア金属膜3はそ
の厚さが例えば約0.04μm程度である。第1配線層
4の上に形成された第2バリア金属膜5はその厚さが例
えば約0.06μm程度である。第1配線層4側面に形
成された側壁材6はその厚さが例えば約0.1μm程度
である。第2層間絶縁膜8の膜厚は例えば、0.45μ
m程度に形成される。
【0038】この例では第1配線層4と第2配線層10
との間のコンタクトプラグを説明したが、それに限られ
るものではなく、第2層目の配線層と第3層目の配線層
とのコンタクトプラグなど多層配線間のコンタクトプラ
グに対して適用できる。すなわち、L層(Lは2以上の
自然数)の多層配線を持った半導体装置において、第m
層(mは1以上の任意の自然数)と第n層(nは2以上
のmよりも大きい任意の自然数)の配線同士のコンタク
トに適用できる。
【0039】本実施の形態によれば、従来必要であった
配線層フリンジを設ける必要がなく、配線に側壁材を設
けて、コンタクト位置合わせのマージンを広げ、微細な
半導体装置を提供できる。
【0040】本実施の形態によれば、配線層の材料とコ
ンタクトプラグの材料との接合特性が良くなく、各材料
間にバリア金属を配置して特性を上げた場合において、
対策が取られていない配線の側面に絶縁材料を配置し
て、側面での接合特性の悪い材料同士が接合を起こすこ
とを防止している。
【0041】本実施の形態によれば、第1配線層側壁に
は絶縁層が配置されていることから、配線間隔を最小限
にして、隣接する第1配線層の側壁絶縁膜同士が互いに
接触しても、動作上問題がなく、微細な設計ルールに基
づいた半導体装置を形成できる。
【0042】なお、コンタクト開口の際の合わせずれは
最大でコンタクト予定位置からコンタクト開口の幅の半
分程度ずれが生じた場合でも、電流集中の問題を起こさ
ず、さらに、コンタクト抵抗の仕様値からの逸脱なく、
必要な特性を持った半導体装置が得られる。
【0043】次に、本実施の形態の製造方法を図1
(B)を用いて説明する。図1(B)は、コンタクトの
位置合わせずれが生じた場合の第1配線層とコンタクト
プラグとの接続状態を表す図である。半導体基板1上に
必要なトランジスタなどを形成する。次に、トランジス
タ上に第1層間絶縁膜2を形成する。
【0044】この第1層間絶縁膜2上に、第1バリア金
属膜3を堆積し、さらに第1配線層4、第2バリア金属
膜5を順次堆積し、RIEなどにて、所定のパターンと
なるように第2バリア金属膜5、第1配線層4、第1バ
リア金属膜3を順次エッチングして、配線層が形成され
る。この際、エッチング条件を調整して、例えば断面が
図1(B)に示されるような下側の面積が上側の面積よ
りも大きい台形状の配線が形成される。なお、配線層は
図1(B)に示されるような台形状に限られるものでは
なく、エッチング条件を調整して、側面が底面に対して
垂直であるような方形状の断面であっても構わない。
【0045】次に、側壁材として用いる絶縁膜を全面に
堆積させる。この際の絶縁膜の厚さは例えば約0.15
μm程度である。
【0046】その後、RIEなどにより全面エッチング
することにより、堆積した絶縁膜のうち平面部のみ除去
でき、必要な形状の配線層の側壁材6が形成できる。そ
の後、全面に第2層間膜堆積8を堆積させて、RIEに
て、コンタクト開口を層間絶縁膜8中に形成する。この
際、図1(B)に示されるように、コンタクト開口の位
置合わせずれによりコンタクト開口の位置が第2バリア
金属膜5とずれて、側壁材6の上部にかかる場合があ
る。ここで、第2バリア金属膜5や側壁材6には、コン
タクト開口に対応して一部が除去され、凹部が形成され
ている。
【0047】次に、開口されたコンタクト開口にタング
ステンなどを埋め込んで、コンタクトプラグ11が形成
される。すなわち、タングステンなどのコンタクトプラ
グ材料を第1バリア金属層5表面上にブランケットCV
Dで成膜する。コンタクトプラグ材料はコンタクト開口
を埋め込むことができる埋め込み特性を持った導体が利
用できる。また、コンタクトプラグ材料はブランケット
CVDに限らず、選択CVD、スパッタで形成してもよ
い。
【0048】その後、コンタクトプラグ材料に比べて第
2層間絶縁膜8の単位時間あたりのエッチング量を低く
抑えて、コンタクトプラグ材料のCMP処理を行って、
第2層間絶縁膜8表層上のコンタクトプラグ材料のみを
除去し、コンタクトホール内のみにコンタクトプラグ材
料の埋め込みを形成し、第2層間絶縁膜8表面とコンタ
クトプラグ材料の表面高さが同一面となるようにする。
この結果、第2層間絶縁膜8の厚さは、およそ0.5μ
m程度となる。なお、CMP処理に替えて、RIEによ
る全面エッチバックまたは、CDEによる全面エッチバ
ックを使用しても、同様の効果を得ることができる。
【0049】次に、第2層間絶縁膜8上及びコンタクト
プラグ11上に第3バリア金属膜9を堆積する。この第
3バリア金属膜9上に第2配線層10を堆積し、所望の
パターンとなるようにRIEなどを用いてパターニング
がなされる。第2配線層10は、アルミニウム合金など
を用いて、膜厚が例えば1.0μmで形成される。
【0050】本実施の形態の製造方法によれば、コンタ
クト開口時の位置合わせずれが生じて、コンタクトが第
2バリア金属膜5の形成領域からはずれても、コンタク
トは第1配線層4を露出することがない。そのため、コ
ンタクト内に導電材を埋め込んで、コンタクトプラグ1
1を形成しても、コンタクトプラグ11は第1配線層4
表面に直接接触することがない。すなわち、コンタクト
プラグ11は側壁材6及び第2バリア金属膜5に接触す
る。
【0051】このように、本実施の形態によれば、コン
タクト形成の際の合わせずれ等で、コンタクトが配線上
から外れてしまっても、配線層の側壁材を形成すること
により、配線層の側面が露出されることを防ぎ、配線側
面での電流集中や側面非接触によるコンタクト抵抗増大
を回避できる。
【0052】(第1の実施の形態の変形例)配線の側壁
を形成するために堆積された絶縁層は、その堆積状態の
ままで、側壁材の形状になるような加工を行わず、その
上に層間絶縁膜を堆積し、配線の上にコンタクト開口を
形成することができる。
【0053】すなわち、図2に示されるように半導体基
板1、第1層間絶縁膜2上に第1バリア金属膜3を形成
した後、その上に第1配線層4を形成し、その上に第2
バリア金属膜5を形成する。次に、全面に絶縁材12を
堆積する。ここで、堆積された絶縁材12はその形状の
加工を行わず、その上に第2層間絶縁膜8を堆積する。
この第2層間絶縁膜8は絶縁材12と異なる材料が用い
られている。絶縁材12は第1配線層4の側壁材として
の機能を有しながら、第1層間絶縁膜2上にも形成され
ている。この第2層間絶縁膜8中の第2バリア金属膜5
上にコンタクト開口を形成する。
【0054】ここで形成されたコンタクト開口はその位
置に合わせずれが生じても、絶縁材12上でエッチング
を一時停止することができる。その後、エッチング条件
を変更して、絶縁材12をエッチングして、第2バリア
金属膜5でエッチングを止めて、第1配線層4表面が露
出することを防止し、オーバーエッチングを最小限にで
きる。
【0055】次に、コンタクト開口内に導電膜を埋め込
み、コンタクトプラグ7を形成する。次に、第2層間絶
縁膜8上に第3バリア金属膜9、その上に第2配線層1
0を形成する。
【0056】本実施の形態では、第1配線層の側壁材が
絶縁体であることから、側壁材の加工工程を除いて、第
1の実施の形態よりも製造方法の容易化が図られてい
る。
【0057】本変形例においても、第1の実施の形態同
様の効果を得ることができる。
【0058】(第2の実施の形態)本実施の形態は、第
1の実施の形態における側壁材6を絶縁体から導体に変
更したものである。また、その製造方法は第1の実施の
形態同様の工程を用いて、導体を側壁として形成する工
程が適用できる。
【0059】例えば、図1(A)に示されるように第1
配線層4の下側の第1バリア金属膜3及び上側の第2バ
リア金属膜5に用いられる材料と同じ材料であるTiと
TiNとの積層膜を側壁材6として使用する。このよう
に側壁材6の材料を選択すれば、より良好な接合が得ら
れる。また、TiとTiNの積層膜に替えて、タングス
テンを側壁材6として用いることもできる。
【0060】但し、側壁材6に導体を用いる場合は、第
1の実施の形態の変形例のように堆積後の全面エッチン
グを省略することはできない。すなわち、第1の実施の
形態の製造方法において、第1配線層4の側壁に絶縁層
を形成する工程において、絶縁層の代わりに全面に導電
層を堆積する。
【0061】次に、第1配線層4の側壁のみに絶縁層が
残るようにエッチングを行う。この工程は、第1配線層
と同一面上にある他の配線層との導通を防ぐために必要
である。以降の工程は第1の実施の形態と同様である。
【0062】この実施の形態においては、第1配線層4
の側壁に導電膜を配置していて、層間絶縁膜を後から堆
積しているため、隣接する第1配線層4と同一面上の配
線同士の間隔が第2層間絶縁膜8を埋め込めるだけの十
分な広さを持っていなければならない。
【0063】さらに隣接する第1配線4と同一平面上の
配線層の側壁が互いに接触してしまうと電流が流れてし
まうため、接触しない距離を第1配線層4と同一平面上
の配線層同士で持たせる必要がある。
【0064】半導体装置の高集積化のためには、第1配
線層4と同一平面上にある配線同士は間隔をできるだけ
狭めて配置する必要がある。さらに、高集積化のために
は、第1配線層4の側壁材6である導電層は可能な限
り、その幅を狭く形成することが好ましい。
【0065】第1の実施の形態の場合、第1配線層4の
側壁材6は絶縁体である為、合わせずれ等により、コン
タクトプラグが第2バリア金属膜5から外れると、有効
な接合面が小さくなってしまう。一方、本実施の形態の
ように側壁材6が導体であれば、第2層間絶縁膜8が深
く掘られ、側壁材6を介して第1配線層4の側面での接
触が起こっても、トータルの接合面を減らすことことは
ない。
【0066】本実施の形態は、コンタクトと配線との接
続箇所における電流集中が防止できるので、コンタクト
に流れる電流の許容範囲を拡大することができ、半導体
装置としての使用条件を緩和して、利用対象を広げるこ
とが可能である。すなわち、コンタクトと配線との接触
面積をほぼ一定にできるので、半導体装置内の各コンタ
クトの電流許容範囲を等しくすることが可能となる。
【0067】本実施の形態によれば、コンタクトホール
と配線層との合わせずれがあった場合でも、コンタクト
プラグと配線層の接触抵抗を低く抑えた半導体装置の製
造方法を提供することができる。
【0068】(第3の実施の形態)本実施の形態は、図
3(A)に示されるように第1配線層の側壁材を導体と
して、選択的に導体を成長させたものである。なお、図
3(A)はコンタクトの位置合わせずれが生じていない
場合の第1配線層とコンタクトプラグとの接続状態を表
すものである。
【0069】すなわち、半導体基板1上にトランジスタ
(図示せず)などが形成されていて、その上を第1層間
絶縁膜2が被覆している。半導体基板1としては、シリ
コン基板などが利用できる。さらに、第1層間絶縁膜2
としては、TEOS膜やBPSG膜などが利用できる。
【0070】この第1層間絶縁膜2上に第1バリア金属
膜3が形成されている。この第1バリア金属膜3として
は、TiとTiNの積層膜が利用できる。
【0071】この第1バリア金属膜3の上には、第1配
線層4が形成されている。この第1配線層4は例えば、
アルミニウムやアルミニウムと銅の積層構造で形成され
る。
【0072】この第1配線層4の上には、第1バリア金
属膜3と同一材料からなる第2バリア金属膜5が形成さ
れている。
【0073】この第1配線層4の側面には、側壁材15
が形成されていて、第1配線層4はその表面が露出して
いない。この側壁材15は、導電体、例えばタングステ
ンによる自己成長で形成されている。自己成長法により
側壁から横へ順に拡がるように形成されているため、側
壁材15の幅は第1の実施の形態や第2の実施の形態で
用いられている側壁材6の幅よりは小さく形成できる。
【0074】第2バリア金属膜5の上には、例えばタン
グステンなどから成るコンタクトプラグ7が形成されて
いる。このコンタクトプラグ7は、第2バリア金属膜5
に電気的に接続されている。ここで、第2バリア金属膜
5中にコンタクトプラグ7が食い込む様にその接続部が
形成されている。すなわち、第2バリア金属膜5の上表
面に凹部が形成され、その凹部中にコンタクトプラグ7
が形成されていて、コンタクトプラグ7の底面だけでな
く、その側面の一部も第2バリア金属膜5と接触してい
る。このように、第2バリア金属膜5とコンタクトプラ
グ7との確実な接触が図られている。
【0075】この第2層間絶縁膜8上には、第1バリア
金属膜3や第2バリア金属膜5と同一材料の第3バリア
金属膜9が形成されている。この第3バリア金属膜9上
には、第2配線層10が形成されている。この第3バリ
ア金属膜9は、コンタクトプラグ7に電気的に接続され
ている。
【0076】この例では第1配線層4と第2配線層10
との間のコンタクトプラグを説明したが、それに限られ
るものではなく、第2層目の配線層と第3層目の配線層
とのコンタクトプラグなど多層配線間のコンタクトプラ
グに対して適用できる。すなわち、L層(Lは2以上の
自然数)の多層配線を持った半導体装置において、第m
層(mは1以上の任意の自然数)と第n層(nは2以上
のmよりも大きい任意の自然数)の配線同士のコンタク
トに適用できる。
【0077】本実施の形態は、コンタクトと配線との接
続箇所における電流集中が防止できるので、コンタクト
に流れる電流の許容範囲を拡大することができ、半導体
装置としての使用条件を緩和して、利用対象を広げるこ
とが可能である。すなわち、コンタクトと配線との接触
面積をほぼ一定にできるので、半導体装置内の各コンタ
クトの電流許容範囲を等しくすることが可能となる。
【0078】本実施の形態によれば、従来必要であった
配線層フリンジを設ける必要がなく、配線に側壁材を設
けて、コンタクト位置合わせのマージンを広げ、微細な
半導体装置を提供できる。
【0079】次に、本実施の形態の製造方法を図3
(B)を用いて説明する。図3(B)は、コンタクトの
位置合わせずれが生じた場合の第1配線層4とコンタク
トプラグ11との接続状態を表す図である。半導体基板
1上に必要なトランジスタなどを形成する。次に、トラ
ンジスタ上に第1層間絶縁膜2を形成する。
【0080】この第1層間絶縁膜2上に、第1バリア金
属膜3を堆積し、さらに第1配線層4、第2バリア金属
膜5を順次堆積し、RIEなどにて、所定のパターンと
なるように第2バリア金属膜5、第1配線層4、第1バ
リア金属膜3を順次エッチングして、配線層が形成され
る。この際、エッチング条件を調整して、例えば断面が
図3(B)に示されるような下側の面積が上側の面積よ
りも大きい台形状の配線が形成される。なお、配線層は
図3(B)に示されるような台形状に限られるものでは
なく、エッチング条件を調整して、側面が底面に対して
垂直であるような方形状の断面であっても構わない。
【0081】次に、側壁材15として用いるタングステ
ンをその自己成長条件を調整して、第1配線層のアルミ
ニウムに面した場所だけに側壁材15を成長させる。こ
のように、第1配線層を加工後、タングステンを選択成
長させ、ウエットエッチング処理を行い、不要な部分に
形成された薄い膜厚部分を除去する。この第1層間絶縁
膜2や第2バリア金属膜5上のタングステンはウエット
エッチングにより除去でき、必要な第1配線層4の側壁
にのみタングステンを形成できる。
【0082】その後、全面に第2層間膜堆積8を堆積さ
せて、RIEにて、コンタクト開口を層間絶縁膜8中に
形成する。この際、図3(B)に示されるように、コン
タクト開口の位置合わせずれによりコンタクト開口の位
置が第2バリア金属膜5とずれて、側壁材15の上部に
かかる場合がある。ここで、第2バリア金属膜5や側壁
材15には、コンタクト開口に対応して一部が除去さ
れ、凹部が形成されている。
【0083】次に、開口されたコンタクト開口にタング
ステンなどを埋め込んで、コンタクトプラグ11が形成
される。すなわち、タングステンなどのコンタクトプラ
グ材料を第1バリア金属膜5表面上にブランケットCV
Dで成膜する。コンタクトプラグ材料はコンタクト開口
を埋め込むことができる埋め込み特性を持った導体が利
用できる。また、コンタクトプラグ材料はブランケット
CVDに限らず、選択CVD、スパッタで形成してもよ
い。
【0084】その後、コンタクトプラグ材料に比べて第
2層間絶縁膜8の単位時間あたりのエッチング量を低く
抑えて、コンタクトプラグ材料のCMP処理を行って、
第2層間絶縁膜8表層上のコンタクトプラグ材料のみを
除去し、コンタクトホール内のみにコンタクトプラグ材
料の埋め込みを形成し、第2層間絶縁膜8表面とコンタ
クトプラグ材料の表面高さが同一面となるようにする。
この結果、第2層間絶縁膜8の厚さは、およそ0.5μ
m程度となる。なお、CMP処理に替えて、RIEによ
る全面エッチバックまたは、CDEによる全面エッチバ
ックを使用しても、同様の効果を得ることができる。
【0085】次に、第2層間絶縁膜8上及びコンタクト
プラグ11上に第3バリア金属膜9を堆積する。この第
3バリア金属膜9上に第2配線層10を堆積し、所望の
パターンとなるようにRIEなどを用いてパターニング
がなされる。第2配線層10は、アルミニウム合金など
を用いて、膜厚が例えば1.0μmで形成される。
【0086】本実施の形態の製造方法によれば、コンタ
クト開口時の位置合わせずれが生じて、コンタクトが第
2バリア金属膜5の形成領域からはずれても、コンタク
トは第1配線層4を露出することがない。そのため、コ
ンタクト内に導電材を埋め込んで、コンタクトプラグ1
1を形成しても、コンタクトプラグ11は第1配線層4
表面に直接接触することがない。すなわち、コンタクト
プラグ11は側壁材15及び第2バリア金属膜5に接触
する。
【0087】このように、コンタクト形成の際の合わせ
ずれ等で、コンタクトが配線上から外れてしまっても、
配線層の側壁材を形成することにより、配線層の側面が
露出される現象を防ぐことができ、配線側面での電流集
中や側面非接触によるコンタクト抵抗増大を回避でき
る。
【0088】このように本実施の形態によれば、コンタ
クトホールと配線層との合わせずれがあった場合でも、
コンタクトプラグと配線層の接触抵抗を低く抑えた半導
体装置の製造方法を提供することができる。
【0089】さらに、配線層の側面にだけ導体を成長さ
せることにより、配線層の側壁材の厚さを最小限に抑え
ることができる為、フリンジを小さくできる等、配線デ
ザインへの圧迫が少ない上、側壁材は導体であることか
ら、コンタクトとの接合面の減少も防げ、コンタクト抵
抗を最小限に抑制できる。
【0090】ここで、第1の実施の形態及び第2の実施
の形態においては、配線層の側壁材を堆積した後で、全
面にRIEエッチングでの側壁材の加工形成を行うもの
で、この場合、配線層の側面に堆積した側壁材の上部も
エッチングされてしまう為、配線層上部角のカバーレッ
ジが問題となる。
【0091】この問題は堆積層を厚くし、エッチング時
間も長くすることにより、幾分改善されるが、その分、
側面部も厚くなってしまう。このような側壁材が厚くな
ることを本実施の形態は防止することができる。
【0092】
【発明の効果】本発明によれば、配線側面での電流集中
や側面非接触によるコンタクト抵抗増大を回避した微細
な半導体装置及びその製造方法を提供することができ
る。
【図面の簡単な説明】
【図1】 (A)は、本発明の第1の実施の形態又は第
2の形態に係る位置合わせずれがない場合の半導体装置
を説明する断面図であり、(B)は、本発明の第1の実
施の形態又は第2の形態に係る位置あわせずれがある場
合の半導体装置を説明する断面図である。
【図2】 本発明の第1の実施の形態の変形例に係る半
導体装置を説明する断面図である。
【図3】 (A)は、本発明の第3の実施の形態に係る
位置合わせずれがない場合の半導体装置を説明する断面
図であり、(B)は、本発明の第3の実施の形態に係る
位置合わせずれがある場合の半導体装置を説明する断面
図である。
【図4】 従来の半導体装置のコンタクト周辺の構造を
表す上面図。
【図5】 従来の半導体装置の構造を表す図4の“X−
Y”線上の断面図。
【図6】 従来の位置合わせずれがある場合の半導体装
置の断面図。
【符号の説明】
1 半導体基板 2 第1層間絶縁膜 3 第1バリア金属膜 4 第1配線層 5 第2バリア金属膜 6,15 側壁材 7,11 コンタクトプラグ 8 第2層間絶縁膜 9 第3バリア金属膜 10 第2配線層 12 絶縁材
フロントページの続き Fターム(参考) 5F033 HH08 HH11 HH18 HH33 JJ19 KK08 KK11 KK18 KK19 KK33 MM05 MM08 MM10 MM13 MM19 NN13 NN32 PP06 PP07 PP15 QQ08 QQ09 QQ10 QQ13 QQ19 QQ21 QQ25 QQ31 QQ37 QQ48 RR04 RR06 RR15 SS04 TT08 VV16 XX01 XX03 XX09 XX15

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】半導体基板と、 この半導体基板上方に形成された第1層間絶縁膜と、 この第1層間絶縁膜上に形成された第1バリア金属膜
    と、 この第1バリア金属膜上に形成された第1配線層と、 この第1配線層側面に形成された側壁材と、 前記第1配線層上面を覆って形成された第2バリア金属
    膜と、 この第2バリア金属膜上に接続されたコンタクトプラグ
    と、 このコンタクトプラグ、前記第1層間絶縁膜、前記側壁
    材、前記第2バリア金属膜を覆って形成された第2層間
    絶縁膜と、 この第2層間絶縁膜上に形成され、前記コンタクトプラ
    グに接続された第3バリア金属膜と、 この第3バリア金属膜上に形成された第2配線層とを有
    することを特徴とする半導体装置。
  2. 【請求項2】前記側壁材は絶縁膜又は、第2バリア金属
    膜と同じ材料の導電膜であることを特徴とする請求項1
    記載の半導体装置。
  3. 【請求項3】前記第1及び第2の配線層は、Al,C
    u、AlCuのいずれかから選ばれたものであることを
    特徴とする請求項1記載の半導体装置。
  4. 【請求項4】前記コンタクトプラグはWであり、前記第
    1バリア金属膜、前記第2バリア金属膜、及び前記第3
    バリア金属膜はTi,TiNの積層膜であることを特徴
    とする請求項1記載の半導体装置。
  5. 【請求項5】前記側壁材は、SiN層,又はTi及びT
    iNの積層のいずれかから選ばれたものであることを特
    徴とする請求項1乃至4いずれか1項記載の半導体装
    置。
  6. 【請求項6】前記コンタクトプラグはその底面の一部が
    前記側壁材上に形成されていることを特徴とする請求項
    1乃至5いずれか1項記載の半導体装置。
  7. 【請求項7】半導体基板上方に第1層間絶縁膜を形成す
    る工程と、 この第1層間絶縁膜上に第1バリア金属膜を形成する工
    程と、 この第1バリア金属膜上に第1の配線層を形成する工程
    と、 前記第1の配線層上に第2バリア金属膜を形成する工程
    と、 前記第1の配線層側面に側壁材を形成する工程と、 前記第1層間絶縁膜、前記第2バリア金属膜、前記側壁
    材の上に第2層間絶縁膜を形成する工程と、 前記第2層間絶縁膜中にコンタクトホールを形成し,前
    記第2バリア金属膜をコンタクトホール中に露出する工
    程と、 前記コンタクトホール中を導電材で埋め込んでコンタク
    トプラグを形成する工程と、 前記第2層間絶縁膜及び前記コンタクトプラグ上に第3
    バリア金属膜を形成する工程と、 この第3バリア金属膜上に第2配線層を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  8. 【請求項8】前記第1の配線層側面に側壁材を形成する
    工程において、導体層を前記第1の配線層側面に選択的
    に成長させることにより形成することを特徴とする請求
    項7記載の半導体装置の製造方法。
JP2001141160A 2001-05-11 2001-05-11 半導体装置及びその製造方法 Pending JP2002343857A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001141160A JP2002343857A (ja) 2001-05-11 2001-05-11 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001141160A JP2002343857A (ja) 2001-05-11 2001-05-11 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002343857A true JP2002343857A (ja) 2002-11-29

Family

ID=18987651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001141160A Pending JP2002343857A (ja) 2001-05-11 2001-05-11 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002343857A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343830B2 (en) 2005-09-30 2013-01-01 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343830B2 (en) 2005-09-30 2013-01-01 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
US8680596B2 (en) 2005-09-30 2014-03-25 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR100699865B1 (ko) 화학기계적 연마를 이용한 자기 정렬 콘택 패드 형성 방법
JP3116360B2 (ja) 自己整合型コンタクトホールの形成方法及び半導体装置
US5543360A (en) Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure
KR100215847B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
US6365504B1 (en) Self aligned dual damascene method
KR920004541B1 (ko) 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법
JP4338614B2 (ja) 半導体装置およびその製造方法
JPH08306774A (ja) 半導体装置及びその製造方法
US6359329B1 (en) Embedded wiring structure and method for forming the same
JP3109478B2 (ja) 半導体装置
JPH09321138A (ja) 半導体装置の製造方法
US6734561B2 (en) Semiconductor device and a method of producing the same
US6873047B2 (en) Semiconductor device and manufacturing method thereof
JP2002343857A (ja) 半導体装置及びその製造方法
KR100590205B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
JPH0637190A (ja) 半導体装置およびその製造方法
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
KR101173478B1 (ko) 반도체 소자 제조방법
KR100360152B1 (ko) 배선 형성 방법
JP3107005B2 (ja) 半導体集積回路装置
JP2988943B2 (ja) 配線接続孔の形成方法
KR100632041B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100363844B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR960011250B1 (ko) 반도체 접속장치 제조방법
KR0169761B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050401

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080205