JP3962259B2 - 電気、機械、光学または流体処理装置のコンポーネントおよびその製造方法 - Google Patents
電気、機械、光学または流体処理装置のコンポーネントおよびその製造方法 Download PDFInfo
- Publication number
- JP3962259B2 JP3962259B2 JP2001567028A JP2001567028A JP3962259B2 JP 3962259 B2 JP3962259 B2 JP 3962259B2 JP 2001567028 A JP2001567028 A JP 2001567028A JP 2001567028 A JP2001567028 A JP 2001567028A JP 3962259 B2 JP3962259 B2 JP 3962259B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- structures
- constraining
- polycrystalline
- polycrystalline layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 230000003287 optical effect Effects 0.000 title claims abstract description 16
- 239000012530 fluid Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000013078 crystal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 238000001914 filtration Methods 0.000 claims 2
- 239000002086 nanomaterial Substances 0.000 abstract description 6
- 238000001465 metallisation Methods 0.000 description 27
- 230000004888 barrier function Effects 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 10
- 238000001125 extrusion Methods 0.000 description 10
- 229910018182 Al—Cu Inorganic materials 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/701—Integrated with dissimilar structures on a common substrate
- Y10S977/715—On an organic substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/724—Devices having flexible or movable element
- Y10S977/727—Devices having flexible or movable element formed from biological material
- Y10S977/73—Devices having flexible or movable element formed from biological material for electrical purposes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/832—Nanostructure having specified property, e.g. lattice-constant, thermal expansion coefficient
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Micromachines (AREA)
- Electrodes Of Semiconductors (AREA)
- Glass Compositions (AREA)
- Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般に、多結晶材料を使用した、マイクロエレクトロニクス応用向けのメタライゼーションなどのマイクロスケールまたはナノスケール構造の製造に関する。
【０００２】
【従来の技術】
図１に示すように、バック・エンド・オブ・ザ・ライン（ＢＥＯＬ）相互接続メタライゼーション１０はしばしば、一対の拡散障壁層１４の間にはさまれたアルミニウム銅合金の導電層１２を含む。拡散障壁層１４は、導電層１２と周囲の金属構造からの金属との間の固体拡散速度を低減して、メタライゼーション１０の信頼性およびシート抵抗を高める。これまでは、このタイプのメタライゼーション１０を従来のリソグラフィ技法によってパターニングして、金属パッド、金属線などのさまざまな構造特徴（フィーチャ）を作り出していた。リソグラフィ技法は当技術分野で幅広く使用され、成功をおさめているが、従来のリソグラフィによってナノスケール・フィーチャ（すなわち１０ナノメートル未満の制御された寸法を必要とする動作構造およびコンポーネント）を形成するのは難しい。マイクロ回路およびそのコンポーネントのさらなる小型化が求められていることを考慮すれば、メタライゼーションをパターニングすることによってナノスケール・フィーチャを形成することができる方法が使用可能であることが望ましい。
【０００３】
【発明が解決しようとする課題】
したがって本発明は、多結晶構造を有するマイクロスケールまたはナノスケール・フィーチャを形成する、添付の請求項に定義された方法を提供する。
【０００４】
【課題を解決するための手段】
多結晶層および加熱したときに拘束層の役目を果たす第２の層を有する多層構造中で横方向の結晶粒成長を引き起こし、これを制御することができる機構が判明した。この機構には、パターニングによって６未満の結晶粒界を有するように切断された結晶粒の成長が関与すると考えられる。６つの結晶粒界を有する構造は熱力学的に最も安定した結晶粒構造である。十分に加熱した場合、パターニングされた多結晶層の縁に位置し６未満の結晶粒界を有する結晶粒は成長する。多結晶層が拘束されている場合、例えば多結晶層が自体よりも熱膨張率が低い第２の層と接触している場合には、第２の層によって引き起こされる応力によって、この結晶粒成長は主として横方向に（すなわち多結晶層の平面内の２次元方向に）生じ、多結晶層のパターニングされた縁から外側に進行する。
【０００５】
以上のことを考慮して、本発明の好ましい実施形態は一般に、多結晶層および少なくとも１層の拘束層を含む多層構造を形成することを含む。この多層構造をパターニングして、それぞれが多結晶層および拘束層を含む第１の構造および第２の構造の構造を形成する。次いで、少なくとも第１の構造を局所的に加熱する。加熱の間、拘束層が、第１の構造の多結晶層の熱膨張を制限する。その結果、第１の構造の多結晶層に応力が誘導され、第１の構造の縁からの実質的に２次元の結晶粒成長が起こる。十分な結晶粒成長が起こると第３の構造が生み出される。この構造は、例えば４μｍ以下である平均結晶粒径に基づくナノスケール構造（一般に、少なくとも１つの寸法が１０ナノメートル未満である構造）である。適当に構成すれば、このような方法によって形成されたナノスケール構造を、電気、機械、光学または流体処理装置のコンポーネントとして使用されることができる。
【０００６】
したがって後に詳細に説明するとおり、本明細書に開示する方法の重要な利点は、多種多様な応用で使用することができる装置に対して、ある範囲のナノスケール・フィーチャを選択的に形成することができることである。重要な例は、導電層１２が、拘束層の役目を果たす一対の拡散障壁層１４の間にはさまれた多結晶層である、図１に示すような従来の回路メタライゼーションからのナノスケール・フィーチャの形成である。特に本明細書に開示する方法は、ナノスケール・フィーチャが隣接した相互接続メタライゼーション間の電気的な短絡を生み出す場合のように、通常なら欠陥として見られる可能性がある現象を利用する。
【０００７】
次に、本発明の例示的な好ましいさまざまな実施形態を図面を参照して詳細に説明する。
【０００８】
【発明の実施の形態】
好ましい実施形態ではナノスケール構造またはコンポーネントが、一対の拘束層の間にはさまれた多結晶層を含む多層構造から、横方向への結晶粒成長を開始させることによって形成される。メタライゼーションをパターニングして金属線、金属パッドなどの従来の回路相互接続を形成する従来技術のメタライゼーション・プロセスによって形成されたメタライゼーションで、横方向の結晶粒成長が起こることが分かっている。
【０００９】
図２および３では、横方向（２次元）の結晶粒成長、すなわち実質的に多結晶層１２の平面内での結晶粒成長を引き起こすのに能動的な役割を果たすことが分かっている機構を説明しやすくするために、図１のメタライゼーション１０の上の拡散障壁層１４を省略して、多結晶層１２の結晶粒界が図式的に示されるようにしてある。
【００１０】
図２および３には、電気めっき、スパッタリング、蒸着、化学蒸着、物理蒸着などの方法で付着させた後のＡｌ−Ｃｕ合金多結晶層１２の一般的な結晶粒構造が示されている。多結晶層１２の結晶粒構造およびテクスチャは、付着条件、基板のタイプおよび使用される障壁材料を含む多くの因子によって決定される。一例では、電気めっき、スパッタリング、蒸着、化学蒸着または物理蒸着によって付着させた場合、Ａｌ−Ｃｕ多結晶層１２の平均結晶粒径が約０．００５から約２０μｍ程度である。図２のメタライゼーション１０は、リソグラフィ、金属反応性イオンエッチング（ＲＩＥ）などの周知の方法によってパターニングされ、それによって２つのフィーチャ１６および１８がメタライゼーション１０中のトレンチ２２によって画定されている。トレンチ２２は、フィーチャ１６および１８の対向する縁２４および２６を画定する。これらの縁２４と２６の間隔は、多結晶層１２の平均結晶粒径（例えば約２から３μｍ）にほぼ等しく示されているが、これよりも大きな線間隔を使用することも、これよりも小さな線間隔を使用することもできる。金属パッド１６および金属線１８の縁２４および２６の結晶粒は、パターニング・プロセスの結果、トレンチ２２によって切断されている。図３に、レーザ、電気プローブ電流などを用いてフィーチャ１６を選択的かつ局所的に加熱して、このフィーチャ１６の縁２４の１つまたは複数の結晶粒の横方向の結晶粒成長を起こさせる効果を示す。図３では、十分な横方向の結晶粒成長が起こっており、そのため、第３のフィーチャ２０が障壁層１４間の多結晶層１２から押し出され、トレンチ２２を横断して突き出し、第２のフィーチャ１８に接している。
【００１１】
本発明によれば、第３のフィーチャ２０は、局所熱処理中の多結晶層１２の応力条件の結果である。この例では、Ａｌ−Ｃｕ多結晶層１２が、チタンまたは窒化チタン、あるいはその両方の障壁層１４よりも高い熱膨張率を有するが、障壁層１４によって物理的に拘束されている。パターニング・プロセスの結果、フィーチャ１６のパターニングされた縁２４に沿って、結晶粒界が６よりも多く、または少ない結晶粒が残る。本明細書の教示のとおり、６よりも少ない結晶粒界を有する結晶粒は不安定であり、十分に加熱した場合には、メタライゼーション１０の厚さ方向の多結晶層１２の結晶粒成長および熱膨張を拡散障壁層１４が抑制する結果、横方向（２次元）の結晶粒成長が起こる。
【００１２】
Mullins-Von Neumannモデルなどのモデルを使用して、このような条件下での結晶粒成長を予測することができる。２次元結晶粒成長モデルによれば、第３のフィーチャ２０がそこから成長するフィーチャ１６の縁２４を十分に、一般に多結晶層１２の融解温度よりも低い温度（例えばＡｌ−Ｃｕ合金で約２００℃から約３００℃）まで加熱すると、加熱された縁のところの、結晶粒界が６よりも少ない結晶粒は成長して、拡散障壁層１４の間からトレンチ２２の中へ突き出たナノスケールの押出し（extrusion）を効果的に形成する。
【００１３】
図２および３では、多結晶層１２とその下にある基板の間から下側の障壁層１４をエッチングまたはその他の方法で除去することによって、あるいは多結晶層１２の下から基板を選択的にエッチングすることによって、カンチレバー構造のフィーチャ１８が形成されている。本明細書に記載の方法を使用して、第３のフィーチャ２０を、カンチレバー・フィーチャ１８の一端を安定化するアバットメント（abutment）として形成する。
【００１４】
図４から１１に、本発明に基づく代替構造およびコンポーネントを示す。図４および５では、メタライゼーション１０がパターニングされて、パターニングされた対向する平行した縁３４と３６がトレンチ２８によって分離された２つのフィーチャ３０および３２が形成されている。図５には、それぞれの縁３４および３６に沿った２つの領域を局所的に加熱して２対の「押出し」３８を形成した結果が示されている。押出し３８は対をなし、そのためトレンチ２８には２つの絞り（restriction）４０が形成されている。このような実施形態では、メタライゼーション１０の表面にフィルム（図示せず）を積層してトレンチ２８を囲った後に、絞り４０が、トレンチ２８を通過する流体流れを制限する働きをする。図６および７に、メタライゼーション１０からパターニングされた一対のフィーチャ４６および４８を分離するトレンチ４４中へ突き出た押出し４２が１つだけが形成された類似の実施形態を示す。この実施形態は、ナノスケールの押出し４２の結果、光学スイッチまたは光フィルタとして有用である。
【００１５】
本明細書に記載の方法は、メタライゼーション１０から形成されたマイクロ回路のナノスケール電気コンポーネントを形成するのにも有用である。図８に、第３のフィーチャ５６によって相互接続され、それ以外はトレンチ５４によって分離された一対のフィーチャ５０および５２を示す。図示のトレンチ５４は、フィーチャ５０および５２が対向する平行した縁５８および６０を有し、第３のフィーチャ５６が、フィーチャ５０および５２の縁５８および６０に対して垂直な２つの縁６２を有するように画定されている。フィーチャ５０の縁５８とおよびフィーチャ５２の縁６０は、多結晶層１２の平均結晶粒径に等しいか、またはそれよりも狭い間隔を置いて配置されることが好ましい。
【００１６】
図９に、第３のフィーチャ５６の２つの縁６２がフィーチャ５０および５２の縁５８および６０と交わる第３のフィーチャ５６の４つの領域を局所的に加熱した結果を示す。この加熱プロセスの結果、加熱された縁５８、６０および６２の隣接部分に位置する多結晶層１２の結晶粒の成長のため、４つの押出し６４が形成されている。押出し６４は、第１および第２のフィーチャ５０および５２と交わる部分の第３のフィーチャ５６の幅が、局所的に加熱された領域間の中間部６６の幅よりも大きい、砂時計形の第３のフィーチャ５６を提供する。この電気構造は、フィーチャ５０および５２が電流伝導体である場合のヒューズまたは「オフ」スイッチとして有用である。ヒューズとしては、フィーチャ５０および５２に十分に高い過電流条件が生じた場合に中間部６６が過熱して、回路を開く。所望ならば、適当な過電流条件によって過熱された場合に、中間部６６が膨張するように構成することができる。オフスイッチとしては、レーザまたは他の適当な装置を使用して、適当な条件下で中間部６６を切断することができる。
【００１７】
最後に、図１０および１１に、本明細書に記載の方法の他の電気応用を示す。図１０には、平行した縁７４および７６を有するようにメタライゼーション１０からトレンチ７２によって画定された一対のフィーチャ６８および７０が示されている。図１１に、フィーチャ７０の縁７６または縁７６に近い領域を局所的に加熱した結果を示す。この加熱によって、加熱された多結晶層１２の結晶粒の成長により押出し７８が形成されている。トレンチ７２の幅は十分に狭く、加熱プロセスは、押出し７８がトレンチ７２を横切って突き出し、他方のフィーチャ６８と接触するような方法で実行される。この電気構造は、フィーチャ５０および５２が電流伝導体である場合の「オン」スイッチとして有用である。オンスイッチとしての使用では、レーザまたは他の局所的エネルギー入力を使用して、適当な条件下でフィーチャ７０の縁７６を加熱し、押出し７８を形成し、それによってフィーチャ６８と７０を電気的に接続する。
【００１８】
図２から１１に、一対の拡散障壁層１４の間にはさまれた導電性多結晶層１２を有する図１に示した多層メタライゼーション１０から、ナノスケールの電気、機械、光学および流体処理構造またはコンポーネントを形成するプロセス段階を示した。多層構造の多結晶層および拘束層に対して、誘電体、導体および半導体材料を含む多種多様な材料および材料の組合せを使用することができることを当業者は理解しよう。ただしこの場合には、第１の層が多結晶性の結晶粒構造を有し、第１の層と接触した少なくとも１つの他の層が第１の層よりも十分に低い熱膨張率を有し、そのため、多層構造が十分に加熱されたときに、多結晶層内に応力が誘導されて多結晶層から横方向への結晶粒成長が開始されることが条件である。メタライゼーションの文脈で説明してきたが、本明細書に記載の教示は、実質上任意のタイプの材料（例えば導体、誘電体または半導体材料）から成る、狭い間隔で配置された微細な多結晶線を使用する他の応用にも適用可能であることに留意されたい。
【００１９】
さらに、本発明を好ましい実施形態に関して説明してきたが、当業者が他の形態を採用することができることは明白である。例えば、当技術分野では周知のとおり、アルミニウム銅合金は、ＢＥＯＬ相互接続メタライゼーションなどの回路相互接続メタライゼーションの導電性多結晶層に対して広く使用されており、チタン、窒化チタン、チタンと窒化チタンの組合せなどの材料から形成された拡散障壁層１４は一般に、多結晶層１２と周囲の金属構造からの金属との間の固体拡散速度を低減するのに使用される。とは言え、障壁層１４（または他の任意の形態の拘束層）を非晶質、多結晶または単結晶マイクロ構造とすることもできる。したがって、多結晶層に対してはＡｌ−Ｃｕ合金が好ましく、障壁層１４に対してはチタンおよび窒化チタンが好ましい材料だが、予測可能なとおり、他の材料を使用してメタライゼーション１０を形成することもできる。さらに、一方の障壁層１４を省略することができ、多結晶層１２の内部、または導電層１２と障壁層１４の間に追加の金属層を封入することもできる。さらに、メタライゼーション１０の厚さは変更することができ、ある相互接続応用に対しては一般に約０．２５μｍ以下である。多結晶層１２に所望の横方向の結晶粒成長を生じさせるのに十分な応力が誘導される限りにおいて、メタライゼーション１０ならびにその層１２および１４の厚さはそれほど重要な制限条件ではない。
【図面の簡単な説明】
【図１】 本発明で使用するベースとして適当な、従来技術で知られている多層メタライゼーションの透視図である。
【図２】 マイクロスケール・フィーチャによって一端が安定化された、機械応用で使用されるカンチレバーを形成する一プロセス段階を示す図である。
【図３】 マイクロスケール・フィーチャによって一端が安定化された、機械応用で使用されるカンチレバーを形成する図２に続くプロセス段階を示す図である。
【図４】 流体処理応用で使用される流体絞りを形成するナノスケール・フィーチャを形成する一プロセス段階を示す図である。
【図５】 流体処理応用で使用される流体絞りを形成するナノスケール・フィーチャを形成する図４に続くプロセス段階を示す図である。
【図６】 光学応用で使用される光学スイッチまたは光フィルタを形成するナノスケール・フィーチャを形成する一プロセス段階を示す図である。
【図７】 光学応用で使用される光学スイッチまたは光フィルタを形成するナノスケール・フィーチャを形成する図６に続くプロセス段階を示す図である。
【図８】 電気応用で使用されるナノスケール・ヒューズを形成する一プロセス段階を示す図である。
【図９】 電気応用で使用されるナノスケール・ヒューズを形成する図８に続くプロセス段階を示す図である。
【図１０】 電気応用で使用されるナノスケール・オンスイッチを形成する一プロセス段階を示す図である。
【図１１】 電気応用で使用されるナノスケール・オンスイッチを形成する図１０に続くプロセス段階を示す図である。
【発明の属する技術分野】
本発明は一般に、多結晶材料を使用した、マイクロエレクトロニクス応用向けのメタライゼーションなどのマイクロスケールまたはナノスケール構造の製造に関する。
【０００２】
【従来の技術】
図１に示すように、バック・エンド・オブ・ザ・ライン（ＢＥＯＬ）相互接続メタライゼーション１０はしばしば、一対の拡散障壁層１４の間にはさまれたアルミニウム銅合金の導電層１２を含む。拡散障壁層１４は、導電層１２と周囲の金属構造からの金属との間の固体拡散速度を低減して、メタライゼーション１０の信頼性およびシート抵抗を高める。これまでは、このタイプのメタライゼーション１０を従来のリソグラフィ技法によってパターニングして、金属パッド、金属線などのさまざまな構造特徴（フィーチャ）を作り出していた。リソグラフィ技法は当技術分野で幅広く使用され、成功をおさめているが、従来のリソグラフィによってナノスケール・フィーチャ（すなわち１０ナノメートル未満の制御された寸法を必要とする動作構造およびコンポーネント）を形成するのは難しい。マイクロ回路およびそのコンポーネントのさらなる小型化が求められていることを考慮すれば、メタライゼーションをパターニングすることによってナノスケール・フィーチャを形成することができる方法が使用可能であることが望ましい。
【０００３】
【発明が解決しようとする課題】
したがって本発明は、多結晶構造を有するマイクロスケールまたはナノスケール・フィーチャを形成する、添付の請求項に定義された方法を提供する。
【０００４】
【課題を解決するための手段】
多結晶層および加熱したときに拘束層の役目を果たす第２の層を有する多層構造中で横方向の結晶粒成長を引き起こし、これを制御することができる機構が判明した。この機構には、パターニングによって６未満の結晶粒界を有するように切断された結晶粒の成長が関与すると考えられる。６つの結晶粒界を有する構造は熱力学的に最も安定した結晶粒構造である。十分に加熱した場合、パターニングされた多結晶層の縁に位置し６未満の結晶粒界を有する結晶粒は成長する。多結晶層が拘束されている場合、例えば多結晶層が自体よりも熱膨張率が低い第２の層と接触している場合には、第２の層によって引き起こされる応力によって、この結晶粒成長は主として横方向に（すなわち多結晶層の平面内の２次元方向に）生じ、多結晶層のパターニングされた縁から外側に進行する。
【０００５】
以上のことを考慮して、本発明の好ましい実施形態は一般に、多結晶層および少なくとも１層の拘束層を含む多層構造を形成することを含む。この多層構造をパターニングして、それぞれが多結晶層および拘束層を含む第１の構造および第２の構造の構造を形成する。次いで、少なくとも第１の構造を局所的に加熱する。加熱の間、拘束層が、第１の構造の多結晶層の熱膨張を制限する。その結果、第１の構造の多結晶層に応力が誘導され、第１の構造の縁からの実質的に２次元の結晶粒成長が起こる。十分な結晶粒成長が起こると第３の構造が生み出される。この構造は、例えば４μｍ以下である平均結晶粒径に基づくナノスケール構造（一般に、少なくとも１つの寸法が１０ナノメートル未満である構造）である。適当に構成すれば、このような方法によって形成されたナノスケール構造を、電気、機械、光学または流体処理装置のコンポーネントとして使用されることができる。
【０００６】
したがって後に詳細に説明するとおり、本明細書に開示する方法の重要な利点は、多種多様な応用で使用することができる装置に対して、ある範囲のナノスケール・フィーチャを選択的に形成することができることである。重要な例は、導電層１２が、拘束層の役目を果たす一対の拡散障壁層１４の間にはさまれた多結晶層である、図１に示すような従来の回路メタライゼーションからのナノスケール・フィーチャの形成である。特に本明細書に開示する方法は、ナノスケール・フィーチャが隣接した相互接続メタライゼーション間の電気的な短絡を生み出す場合のように、通常なら欠陥として見られる可能性がある現象を利用する。
【０００７】
次に、本発明の例示的な好ましいさまざまな実施形態を図面を参照して詳細に説明する。
【０００８】
【発明の実施の形態】
好ましい実施形態ではナノスケール構造またはコンポーネントが、一対の拘束層の間にはさまれた多結晶層を含む多層構造から、横方向への結晶粒成長を開始させることによって形成される。メタライゼーションをパターニングして金属線、金属パッドなどの従来の回路相互接続を形成する従来技術のメタライゼーション・プロセスによって形成されたメタライゼーションで、横方向の結晶粒成長が起こることが分かっている。
【０００９】
図２および３では、横方向（２次元）の結晶粒成長、すなわち実質的に多結晶層１２の平面内での結晶粒成長を引き起こすのに能動的な役割を果たすことが分かっている機構を説明しやすくするために、図１のメタライゼーション１０の上の拡散障壁層１４を省略して、多結晶層１２の結晶粒界が図式的に示されるようにしてある。
【００１０】
図２および３には、電気めっき、スパッタリング、蒸着、化学蒸着、物理蒸着などの方法で付着させた後のＡｌ−Ｃｕ合金多結晶層１２の一般的な結晶粒構造が示されている。多結晶層１２の結晶粒構造およびテクスチャは、付着条件、基板のタイプおよび使用される障壁材料を含む多くの因子によって決定される。一例では、電気めっき、スパッタリング、蒸着、化学蒸着または物理蒸着によって付着させた場合、Ａｌ−Ｃｕ多結晶層１２の平均結晶粒径が約０．００５から約２０μｍ程度である。図２のメタライゼーション１０は、リソグラフィ、金属反応性イオンエッチング（ＲＩＥ）などの周知の方法によってパターニングされ、それによって２つのフィーチャ１６および１８がメタライゼーション１０中のトレンチ２２によって画定されている。トレンチ２２は、フィーチャ１６および１８の対向する縁２４および２６を画定する。これらの縁２４と２６の間隔は、多結晶層１２の平均結晶粒径（例えば約２から３μｍ）にほぼ等しく示されているが、これよりも大きな線間隔を使用することも、これよりも小さな線間隔を使用することもできる。金属パッド１６および金属線１８の縁２４および２６の結晶粒は、パターニング・プロセスの結果、トレンチ２２によって切断されている。図３に、レーザ、電気プローブ電流などを用いてフィーチャ１６を選択的かつ局所的に加熱して、このフィーチャ１６の縁２４の１つまたは複数の結晶粒の横方向の結晶粒成長を起こさせる効果を示す。図３では、十分な横方向の結晶粒成長が起こっており、そのため、第３のフィーチャ２０が障壁層１４間の多結晶層１２から押し出され、トレンチ２２を横断して突き出し、第２のフィーチャ１８に接している。
【００１１】
本発明によれば、第３のフィーチャ２０は、局所熱処理中の多結晶層１２の応力条件の結果である。この例では、Ａｌ−Ｃｕ多結晶層１２が、チタンまたは窒化チタン、あるいはその両方の障壁層１４よりも高い熱膨張率を有するが、障壁層１４によって物理的に拘束されている。パターニング・プロセスの結果、フィーチャ１６のパターニングされた縁２４に沿って、結晶粒界が６よりも多く、または少ない結晶粒が残る。本明細書の教示のとおり、６よりも少ない結晶粒界を有する結晶粒は不安定であり、十分に加熱した場合には、メタライゼーション１０の厚さ方向の多結晶層１２の結晶粒成長および熱膨張を拡散障壁層１４が抑制する結果、横方向（２次元）の結晶粒成長が起こる。
【００１２】
Mullins-Von Neumannモデルなどのモデルを使用して、このような条件下での結晶粒成長を予測することができる。２次元結晶粒成長モデルによれば、第３のフィーチャ２０がそこから成長するフィーチャ１６の縁２４を十分に、一般に多結晶層１２の融解温度よりも低い温度（例えばＡｌ−Ｃｕ合金で約２００℃から約３００℃）まで加熱すると、加熱された縁のところの、結晶粒界が６よりも少ない結晶粒は成長して、拡散障壁層１４の間からトレンチ２２の中へ突き出たナノスケールの押出し（extrusion）を効果的に形成する。
【００１３】
図２および３では、多結晶層１２とその下にある基板の間から下側の障壁層１４をエッチングまたはその他の方法で除去することによって、あるいは多結晶層１２の下から基板を選択的にエッチングすることによって、カンチレバー構造のフィーチャ１８が形成されている。本明細書に記載の方法を使用して、第３のフィーチャ２０を、カンチレバー・フィーチャ１８の一端を安定化するアバットメント（abutment）として形成する。
【００１４】
図４から１１に、本発明に基づく代替構造およびコンポーネントを示す。図４および５では、メタライゼーション１０がパターニングされて、パターニングされた対向する平行した縁３４と３６がトレンチ２８によって分離された２つのフィーチャ３０および３２が形成されている。図５には、それぞれの縁３４および３６に沿った２つの領域を局所的に加熱して２対の「押出し」３８を形成した結果が示されている。押出し３８は対をなし、そのためトレンチ２８には２つの絞り（restriction）４０が形成されている。このような実施形態では、メタライゼーション１０の表面にフィルム（図示せず）を積層してトレンチ２８を囲った後に、絞り４０が、トレンチ２８を通過する流体流れを制限する働きをする。図６および７に、メタライゼーション１０からパターニングされた一対のフィーチャ４６および４８を分離するトレンチ４４中へ突き出た押出し４２が１つだけが形成された類似の実施形態を示す。この実施形態は、ナノスケールの押出し４２の結果、光学スイッチまたは光フィルタとして有用である。
【００１５】
本明細書に記載の方法は、メタライゼーション１０から形成されたマイクロ回路のナノスケール電気コンポーネントを形成するのにも有用である。図８に、第３のフィーチャ５６によって相互接続され、それ以外はトレンチ５４によって分離された一対のフィーチャ５０および５２を示す。図示のトレンチ５４は、フィーチャ５０および５２が対向する平行した縁５８および６０を有し、第３のフィーチャ５６が、フィーチャ５０および５２の縁５８および６０に対して垂直な２つの縁６２を有するように画定されている。フィーチャ５０の縁５８とおよびフィーチャ５２の縁６０は、多結晶層１２の平均結晶粒径に等しいか、またはそれよりも狭い間隔を置いて配置されることが好ましい。
【００１６】
図９に、第３のフィーチャ５６の２つの縁６２がフィーチャ５０および５２の縁５８および６０と交わる第３のフィーチャ５６の４つの領域を局所的に加熱した結果を示す。この加熱プロセスの結果、加熱された縁５８、６０および６２の隣接部分に位置する多結晶層１２の結晶粒の成長のため、４つの押出し６４が形成されている。押出し６４は、第１および第２のフィーチャ５０および５２と交わる部分の第３のフィーチャ５６の幅が、局所的に加熱された領域間の中間部６６の幅よりも大きい、砂時計形の第３のフィーチャ５６を提供する。この電気構造は、フィーチャ５０および５２が電流伝導体である場合のヒューズまたは「オフ」スイッチとして有用である。ヒューズとしては、フィーチャ５０および５２に十分に高い過電流条件が生じた場合に中間部６６が過熱して、回路を開く。所望ならば、適当な過電流条件によって過熱された場合に、中間部６６が膨張するように構成することができる。オフスイッチとしては、レーザまたは他の適当な装置を使用して、適当な条件下で中間部６６を切断することができる。
【００１７】
最後に、図１０および１１に、本明細書に記載の方法の他の電気応用を示す。図１０には、平行した縁７４および７６を有するようにメタライゼーション１０からトレンチ７２によって画定された一対のフィーチャ６８および７０が示されている。図１１に、フィーチャ７０の縁７６または縁７６に近い領域を局所的に加熱した結果を示す。この加熱によって、加熱された多結晶層１２の結晶粒の成長により押出し７８が形成されている。トレンチ７２の幅は十分に狭く、加熱プロセスは、押出し７８がトレンチ７２を横切って突き出し、他方のフィーチャ６８と接触するような方法で実行される。この電気構造は、フィーチャ５０および５２が電流伝導体である場合の「オン」スイッチとして有用である。オンスイッチとしての使用では、レーザまたは他の局所的エネルギー入力を使用して、適当な条件下でフィーチャ７０の縁７６を加熱し、押出し７８を形成し、それによってフィーチャ６８と７０を電気的に接続する。
【００１８】
図２から１１に、一対の拡散障壁層１４の間にはさまれた導電性多結晶層１２を有する図１に示した多層メタライゼーション１０から、ナノスケールの電気、機械、光学および流体処理構造またはコンポーネントを形成するプロセス段階を示した。多層構造の多結晶層および拘束層に対して、誘電体、導体および半導体材料を含む多種多様な材料および材料の組合せを使用することができることを当業者は理解しよう。ただしこの場合には、第１の層が多結晶性の結晶粒構造を有し、第１の層と接触した少なくとも１つの他の層が第１の層よりも十分に低い熱膨張率を有し、そのため、多層構造が十分に加熱されたときに、多結晶層内に応力が誘導されて多結晶層から横方向への結晶粒成長が開始されることが条件である。メタライゼーションの文脈で説明してきたが、本明細書に記載の教示は、実質上任意のタイプの材料（例えば導体、誘電体または半導体材料）から成る、狭い間隔で配置された微細な多結晶線を使用する他の応用にも適用可能であることに留意されたい。
【００１９】
さらに、本発明を好ましい実施形態に関して説明してきたが、当業者が他の形態を採用することができることは明白である。例えば、当技術分野では周知のとおり、アルミニウム銅合金は、ＢＥＯＬ相互接続メタライゼーションなどの回路相互接続メタライゼーションの導電性多結晶層に対して広く使用されており、チタン、窒化チタン、チタンと窒化チタンの組合せなどの材料から形成された拡散障壁層１４は一般に、多結晶層１２と周囲の金属構造からの金属との間の固体拡散速度を低減するのに使用される。とは言え、障壁層１４（または他の任意の形態の拘束層）を非晶質、多結晶または単結晶マイクロ構造とすることもできる。したがって、多結晶層に対してはＡｌ−Ｃｕ合金が好ましく、障壁層１４に対してはチタンおよび窒化チタンが好ましい材料だが、予測可能なとおり、他の材料を使用してメタライゼーション１０を形成することもできる。さらに、一方の障壁層１４を省略することができ、多結晶層１２の内部、または導電層１２と障壁層１４の間に追加の金属層を封入することもできる。さらに、メタライゼーション１０の厚さは変更することができ、ある相互接続応用に対しては一般に約０．２５μｍ以下である。多結晶層１２に所望の横方向の結晶粒成長を生じさせるのに十分な応力が誘導される限りにおいて、メタライゼーション１０ならびにその層１２および１４の厚さはそれほど重要な制限条件ではない。
【図面の簡単な説明】
【図１】 本発明で使用するベースとして適当な、従来技術で知られている多層メタライゼーションの透視図である。
【図２】 マイクロスケール・フィーチャによって一端が安定化された、機械応用で使用されるカンチレバーを形成する一プロセス段階を示す図である。
【図３】 マイクロスケール・フィーチャによって一端が安定化された、機械応用で使用されるカンチレバーを形成する図２に続くプロセス段階を示す図である。
【図４】 流体処理応用で使用される流体絞りを形成するナノスケール・フィーチャを形成する一プロセス段階を示す図である。
【図５】 流体処理応用で使用される流体絞りを形成するナノスケール・フィーチャを形成する図４に続くプロセス段階を示す図である。
【図６】 光学応用で使用される光学スイッチまたは光フィルタを形成するナノスケール・フィーチャを形成する一プロセス段階を示す図である。
【図７】 光学応用で使用される光学スイッチまたは光フィルタを形成するナノスケール・フィーチャを形成する図６に続くプロセス段階を示す図である。
【図８】 電気応用で使用されるナノスケール・ヒューズを形成する一プロセス段階を示す図である。
【図９】 電気応用で使用されるナノスケール・ヒューズを形成する図８に続くプロセス段階を示す図である。
【図１０】 電気応用で使用されるナノスケール・オンスイッチを形成する一プロセス段階を示す図である。
【図１１】 電気応用で使用されるナノスケール・オンスイッチを形成する図１０に続くプロセス段階を示す図である。
Claims (29)
- 電気、機械、光学または流体処理装置のコンポーネントを形成する方法であって、
基板上に多層構造を形成する段階であって、前記多層構造が、多結晶層および少なくとも１層の拘束層を備える、前記段階と、
前記多層構造をパターニングして、少なくとも第１の構造および第２の構造を形成する段階であって、前記第１および第２の構造がそれぞれ、前記多結晶層および少なくとも１層の拘束層を備え、前記第１および第２の構造が、互いに平行で、かつ互いに離隔するようにすき間によって分離されたパターニングされた縁を有し、前記第１および第２の構造の前記多結晶層が、前記パターニングされた縁に位置し６未満の結晶粒界を有する結晶粒を有している前記段階と、
少なくとも前記第１の構造を局所的に加熱する段階であって、前記少なくとも１層の拘束層が、前記第１の構造の前記多結晶層の熱膨張を制限することにより前記多結晶層内に誘導された応力によって、前記６未満の結晶粒界を有する前記結晶粒が、前記第１の構造の前記パターニングされた縁から、前記すき間を横切って、前記第２の構造の前記パターニングされた縁に向かう２次元の結晶粒成長を経て第３の構造が生み出される、前記段階と
を含む方法。 - 前記加熱段階の間に、前記第３の構造が前記第２の構造と接触するのに十分な２次元結晶粒成長が起こる、請求項１に記載の方法。
- 前記パターニング段階の間に前記第２の構造がカンチレバー構造として形成され、前記第３の構造が前記カンチレバー構造に接して、前記カンチレバー構造の一端を安定化する、請求項２に記載の方法。
- 前記第３の構造が、前記第２の構造の前記パターニングされた縁に向かって前記すき間を横断して突き出し、ただし前記第２の構造とは接触せず、その結果、前記第１の構造と前記第２の構造の間に絞りが画定される、請求項１に記載の方法。
- 前記絞りが、前記すき間を通過する光をフィルタリングするためのものである、請求項４に記載の方法。
- 前記第３の構造が、前記第２の構造の前記パターニングされた縁に向かって前記すき間を横断して突き出し、ただし前記第２の構造とは接触せず、前記加熱段階の間にさらに、前記第２の構造の一部分を局所的に加熱して、前記第２の構造の前記パターニングされた縁から、前記すき間を横断して、前記第１の構造の前記パターニングされた縁に向かって２次元の結晶粒成長が起こるようにし、前記第２の構造からの前記２次元結晶粒成長によって、前記装置の動作コンポーネントである第４の構造が生み出される、請求項１に記載の方法。
- 前記第４の構造が前記第１の構造と接触しない、請求項６に記載の方法。
- 前記第４の構造が、前記第３の構造と対向して配置され、前記第３および第４の構造が、前記第１の構造と前記第２の構造の間に絞りを形成する、請求項７に記載の方法。
- 前記絞りが流体流れ絞り弁の役目を果たす、請求項８に記載の方法。
- 電気、機械、光学または流体処理装置のコンポーネントを形成する方法であって、
基板上に多層構造を形成する段階であって、前記多層構造が、多結晶層および少なくと も１層の拘束層を備える、前記段階と、
前記多層構造をパターニングして、少なくとも第１の構造、第２の構造および第３の構造を形成する段階であって、前記第１、第２および第３の構造がそれぞれ前記多結晶層および少なくとも１層の拘束層を備え、前記第１および第２の構造が、互いに平行で、かつ互いに離隔するようにすき間によって分離されたパターニングされた縁を有し、前記第３の構造がパターニングされた縁を有すると共に前記第１および第２の構造に対して垂直に形成され且つ前記第１の構造および前記第２の構造を相互接続し、前記第３の構造が、中間部の両側に、前記第１および第２の構造にそれぞれ隣接する局所的に加熱される領域を有しており、前記第１、第２および第３の構造の前記多結晶層が、前記パターニングされた縁に位置し６未満の結晶粒界を有する結晶粒を有している前記段階と、
前記第３の構造の前記局所的に加熱される領域を加熱する段階であって、前記少なくとも１層の拘束層が、前記第３の構造の前記多結晶層の熱膨張を制限することにより前記多結晶層内に誘導された応力によって、前記６未満の結晶粒界を有する前記結晶粒が、前記第３の構造の前記局所的に加熱される領域のそれぞれの前記パターニングされた縁からの２次元の結晶粒成長を経て、前記第３の構造の前記局所的に加熱される領域から押し出された第４の構造が生み出される前記段階と
を含む方法。 - 前記第１および第２の構造が電気伝導体であり、前記第３の構造がその間のヒューズの役目を果たす、請求項１０に記載の方法。
- 前記第１の構造と前記第２の構造が、前記多結晶層の平均結晶粒径よりも小さい幅を有するすき間によって離隔された、請求項１ないし１１のいずれかに記載の方法。
- 第１および第２の拘束層があり、前記多結晶層が、前記第１の拘束層と前記第２の拘束層の間にはさまれており、第１および第２の拘束層が、前記第１の構造からの２次元結晶粒成長の原因となる前記多結晶層の熱膨張を拘束する、請求項１ないし９のいずれかに記載の方法。
- 第１および第２の拘束層があり、前記多結晶層が、前記第１の拘束層と前記第２の拘束層の間にはさまれており、第１および第２の拘束層が、前記第３の構造の前記局所的に加熱される領域のそれぞれからの２次元結晶粒成長の原因となる前記多結晶層の熱膨張を拘束する、請求項１０に記載の方法。
- 前記多結晶層の材料が金属である、請求項１ないし１４のいずれかに記載の方法。
- 電気、機械、光学または流体処理装置で使用されるコンポーネントであって、
基板上に設けられた第１の構造および第２の構造であって、前記第１および第２の構造がそれぞれ、多結晶層および少なくとも１層の拘束層を備え、前記第１および第２の構造が、互いに平行で、かつ互いに離隔するようにすき間によって分離されたパターニングされた縁を有し、前記第１および第２の構造の前記多結晶層が、前記パターニングされた縁に位置し６未満の結晶粒界を有する結晶粒を有している前記第１および第２の構造と、
前記少なくとも１層の拘束層が前記第１の構造の前記多結晶層の熱膨張を制限することにより前記多結晶層内に誘導された応力によって、前記６未満の結晶粒界を有する前記結晶粒が、前記第１の構造の前記パターニングされた縁から、前記すき間を横切って、前記第２の構造の前記パターニングされた縁に向かう２次元の結晶粒成長を経て形成された第３の構造と、
を備えたコンポーネント。 - 前記第３の構造が前記第２の構造と接触する、請求項１６に記載のコンポーネント。
- 前記第２の構造がカンチレバー構造であり、前記第３の構造が前記カンチレバー構造に接して、前記カンチレバー構造の一端を安定化する、請求項１６に記載のコンポーネント。
- 前記第３の構造が、前記第２の構造の前記パターニングされた縁に向かって前記すき間を横断して突き出し、ただし前記第２の構造とは接触せず、その結果、前記第１の構造と前記第２の構造の間に絞りが画定される、請求項１６に記載のコンポーネント。
- 前記絞りが、前記すき間を通過する光をフィルタリングするためのものである、請求項１９に記載のコンポーネント。
- 前記第３の構造が、前記第２の構造の前記パターニングされた縁に向かって前記すき間を横断して突き出し、ただし前記第２の構造とは接触せず、前記コンポーネントがさらに、前記第２の構造の前記パターニングされた縁からの２次元の結晶粒成長によって画定された第４の構造を備え、前記第４の構造が、前記すき間を横断して、前記第１の構造の前記パターニングされた縁に向かって突き出た、請求項１６に記載のコンポーネント。
- 前記第４の構造が前記第１の構造と接触しない、請求項２１に記載のコンポーネント。
- 前記第４の構造が、前記第３の構造と対向して配置され、前記第３および第４の構造が、前記第１の構造と前記第２の構造の間に絞りを形成する、請求項２２に記載のコンポーネント。
- 前記絞りが流体流れ絞り弁の役目を果たす、請求項２３に記載のコンポーネント。
- 電気、機械、光学または流体処理装置で使用されるコンポーネントであって、
基板上に設けられた第１の構造、第２の構造および第３の構造であって、前記第１、第２および第３の構造がそれぞれ多結晶層および少なくとも１層の拘束層を備え、前記第１および第２の構造が、互いに平行で、かつ互いに離隔するようにすき間によって分離されたパターニングされた縁を有し、前記第３の構造がパターニングされた縁を有すると共に前記第１および第２の構造に対して垂直に形成され且つ前記第１の構造および前記第２の構造を相互接続し、前記第３の構造が、中間部の両側に、前記第１および第２の構造にそれぞれ隣接する局所的領域を有しており、前記第１、第２および第３の構造の前記多結晶層が、前記パターニングされた縁に位置し６未満の結晶粒界を有する結晶粒を有している前記第１、第２および第３の構造と、
前記少なくとも１層の拘束層が前記第３の構造の前記多結晶層の熱膨張を制限することにより前記多結晶層内に誘導された応力によって、前記６未満の結晶粒界を有する前記結晶粒が、前記第３の構造の前記局所的領域のそれぞれの前記パターニングされた縁からの２次元の結晶粒成長を経て形成された第４の構造と
を備えたコンポーネント。 - 前記第１および第２の構造が電気伝導体であり、前記第３の構造がその間のヒューズの役目を果たす、請求項２５に記載のコンポーネント。
- 前記第１の構造と前記第２の構造が、前記多結晶層の平均結晶粒径よりも小さい幅を有するすき間によって離隔された、請求項１６ないし２６のいずれかに記載のコンポーネント。
- 第１および第２の拘束層があり、前記多結晶層が、前記第１の拘束層と前記第２の拘束層の間にはさまれており、前記第１および第２の拘束層が、前記多結晶層の熱膨張を拘束する役目を果たす、請求項１６ないし２７のいずれかに記載のコンポーネント。
- 前記多結晶層の材料が金属である、請求項１６ないし２８のいずれかに記載のコンポーネント。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/523,866 | 2000-03-14 | ||
| US09/523,866 US6359325B1 (en) | 2000-03-14 | 2000-03-14 | Method of forming nano-scale structures from polycrystalline materials and nano-scale structures formed thereby |
| PCT/GB2001/001084 WO2001069664A2 (en) | 2000-03-14 | 2001-03-13 | Forming microscale structures from polycrystalline materials |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003526942A JP2003526942A (ja) | 2003-09-09 |
| JP3962259B2 true JP3962259B2 (ja) | 2007-08-22 |
Family
ID=24086750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001567028A Expired - Fee Related JP3962259B2 (ja) | 2000-03-14 | 2001-03-13 | 電気、機械、光学または流体処理装置のコンポーネントおよびその製造方法 |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US6359325B1 (ja) |
| EP (1) | EP1264336B1 (ja) |
| JP (1) | JP3962259B2 (ja) |
| KR (1) | KR100500220B1 (ja) |
| CN (1) | CN1321438C (ja) |
| AT (1) | ATE421768T1 (ja) |
| AU (1) | AU2001240802A1 (ja) |
| DE (1) | DE60137492D1 (ja) |
| IL (1) | IL151742A0 (ja) |
| MY (1) | MY120870A (ja) |
| TW (1) | TW495888B (ja) |
| WO (1) | WO2001069664A2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10157627A1 (de) | 2001-11-26 | 2003-06-12 | Forschungszentrum Juelich Gmbh | Verfahren zur Herstellung einer Schicht auf einem Substrat |
| US20060084566A1 (en) * | 2004-10-19 | 2006-04-20 | General Electric Company | Multiphase ceramic nanocomposites and method of making them |
| KR100746743B1 (ko) * | 2006-01-06 | 2007-08-06 | 삼성전자주식회사 | 2ｄ 나노 구조물 제작 방법 및 그 방법으로 제작된 2ｄ나노 구조물 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3528048A (en) * | 1967-07-06 | 1970-09-08 | Ibm | Method of constructing printed circuits for subsequent completion or deletion |
| JPH0492413A (ja) * | 1990-08-08 | 1992-03-25 | Canon Inc | 結晶薄膜の成長方法 |
| JPH05121317A (ja) | 1991-10-24 | 1993-05-18 | Rohm Co Ltd | Ｓｏｉ構造形成方法 |
| US5714404A (en) * | 1993-11-18 | 1998-02-03 | Regents Of The University Of California | Fabrication of polycrystalline thin films by pulsed laser processing |
| EP0659911A1 (en) * | 1993-12-23 | 1995-06-28 | International Business Machines Corporation | Method to form a polycrystalline film on a substrate |
| JPH08148430A (ja) * | 1994-11-24 | 1996-06-07 | Sony Corp | 多結晶半導体薄膜の作成方法 |
| WO1997018341A1 (en) * | 1995-11-13 | 1997-05-22 | The University Of Connecticut | Nanostructured feeds for thermal spray |
| US5874134A (en) * | 1996-01-29 | 1999-02-23 | Regents Of The University Of Minnesota | Production of nanostructured materials by hypersonic plasma particle deposition |
| JP3522441B2 (ja) | 1996-03-12 | 2004-04-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN1046174C (zh) * | 1996-08-16 | 1999-11-03 | 复旦大学 | 纳米宽度有机导线的制备方法 |
| US5948470A (en) * | 1997-04-28 | 1999-09-07 | Harrison; Christopher | Method of nanoscale patterning and products made thereby |
| US6040230A (en) * | 1997-04-30 | 2000-03-21 | Texas Instruments Incorporated | Method of forming a nano-rugged silicon-containing layer |
-
2000
- 2000-03-14 US US09/523,866 patent/US6359325B1/en not_active Expired - Fee Related
-
2001
- 2001-03-07 MY MYPI20011041A patent/MY120870A/en unknown
- 2001-03-08 TW TW090105365A patent/TW495888B/zh not_active IP Right Cessation
- 2001-03-13 CN CNB018064124A patent/CN1321438C/zh not_active Expired - Fee Related
- 2001-03-13 AT AT01911880T patent/ATE421768T1/de not_active IP Right Cessation
- 2001-03-13 AU AU2001240802A patent/AU2001240802A1/en not_active Abandoned
- 2001-03-13 JP JP2001567028A patent/JP3962259B2/ja not_active Expired - Fee Related
- 2001-03-13 IL IL15174201A patent/IL151742A0/xx not_active IP Right Cessation
- 2001-03-13 WO PCT/GB2001/001084 patent/WO2001069664A2/en active IP Right Grant
- 2001-03-13 KR KR10-2002-7011845A patent/KR100500220B1/ko not_active IP Right Cessation
- 2001-03-13 EP EP01911880A patent/EP1264336B1/en not_active Expired - Lifetime
- 2001-03-13 DE DE60137492T patent/DE60137492D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020079950A (ko) | 2002-10-19 |
| KR100500220B1 (ko) | 2005-07-11 |
| DE60137492D1 (de) | 2009-03-12 |
| AU2001240802A1 (en) | 2001-09-24 |
| CN1321438C (zh) | 2007-06-13 |
| ATE421768T1 (de) | 2009-02-15 |
| EP1264336B1 (en) | 2009-01-21 |
| IL151742A0 (en) | 2003-04-10 |
| JP2003526942A (ja) | 2003-09-09 |
| WO2001069664A3 (en) | 2001-12-20 |
| CN1636269A (zh) | 2005-07-06 |
| WO2001069664A2 (en) | 2001-09-20 |
| MY120870A (en) | 2005-11-30 |
| US6359325B1 (en) | 2002-03-19 |
| EP1264336A2 (en) | 2002-12-11 |
| TW495888B (en) | 2002-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080157269A1 (en) | Reversible electric fuse and antifuse structures for semiconductor devices | |
| TWI742350B (zh) | 具有層心軸之自對準多重圖案化製程 | |
| JPS61114585A (ja) | 電気的結線構造及びその形成方法 | |
| JPH0434966A (ja) | 半導体装置の製造方法 | |
| JP3962259B2 (ja) | 電気、機械、光学または流体処理装置のコンポーネントおよびその製造方法 | |
| JP4068845B2 (ja) | 配線構造 | |
| JP2900909B2 (ja) | 半導体装置の製造方法 | |
| US5940727A (en) | Technique for producing interconnecting conductive links | |
| JPH1084041A (ja) | 半導体装置及びその製造方法 | |
| JP2738358B2 (ja) | 半導体装置の製造方法 | |
| KR100407809B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3012011B2 (ja) | 半導体装置の製造方法 | |
| JPH01192140A (ja) | 半導体集積回路装置 | |
| JPH0456226A (ja) | 半導体装置 | |
| JPH0266960A (ja) | 半導体装置 | |
| JPS5854636A (ja) | 半導体装置の製造方法 | |
| JPH0550139B2 (ja) | ||
| JPH0468529A (ja) | 半導体装置およびその製造方法 | |
| JPH08107111A (ja) | 半導体装置の製造方法 | |
| JPH0645448A (ja) | 半導体装置 | |
| JPH0680659B2 (ja) | 半導体装置の配線構造体およびその製造方法 | |
| JPS6143855B2 (ja) | ||
| JPH04359452A (ja) | 配線の形成方法 | |
| JPS62195150A (ja) | 半導体装置の製造方法 | |
| JP2001089875A (ja) | 三次元構造素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070115 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |