JPH0550139B2 - - Google Patents
Info
- Publication number
- JPH0550139B2 JPH0550139B2 JP15495483A JP15495483A JPH0550139B2 JP H0550139 B2 JPH0550139 B2 JP H0550139B2 JP 15495483 A JP15495483 A JP 15495483A JP 15495483 A JP15495483 A JP 15495483A JP H0550139 B2 JPH0550139 B2 JP H0550139B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- layer
- poly
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 1
- 229910001507 metal halide Inorganic materials 0.000 claims 1
- 150000005309 metal halides Chemical class 0.000 claims 1
- 238000001947 vapour-phase growth Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910016006 MoSi Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、第１層目の配線と第２層目の配線を
コンタクト穴を介して電気的に導通させる多層配
線技術の製造方法に関する。
コンタクト穴を介して電気的に導通させる多層配
線技術の製造方法に関する。
従来法を、第１図ａ、ｂを用いて説明する。ま
ず、第１層目の配線１，２と第２層目の配線６，
７を電気的に導通させるために、第１層目の配線
を形成後、全面に絶縁膜３を堆積し、通常の写真
食刻技術を用いて、第１層目の配線１，２の上に
第２層目の配線と電気的な導通をもたらす開孔部
４，５をそれぞれ設け、次に２層目の配線６，７
を形成する。第１図ａは、同図ｂの一点鎖線上で
の断面図を示したものである。
ず、第１層目の配線１，２と第２層目の配線６，
７を電気的に導通させるために、第１層目の配線
を形成後、全面に絶縁膜３を堆積し、通常の写真
食刻技術を用いて、第１層目の配線１，２の上に
第２層目の配線と電気的な導通をもたらす開孔部
４，５をそれぞれ設け、次に２層目の配線６，７
を形成する。第１図ａは、同図ｂの一点鎖線上で
の断面図を示したものである。
しかしながら従来法においては開孔部４，５を
形成する時、開孔部は第１層目の配線上に形成す
る必要があり、この部分の配線は写真食刻技術で
決まる最小寸法より合わせずれの余裕Ｘだけ片側
でＸ両側で2Xだけ広げて形成する必要がある。
そのため第１図ｂに示すように第１層目の配線１
と２の間隔l1は写真食刻技術で決まる最小寸法よ
りＸだけ大きくとらなければならない。そのため
配線間の距離が縮まらず配線の密度を上げる事が
困難になり、LSIの高集積化を妨げる大きな要因
となつていた。
形成する時、開孔部は第１層目の配線上に形成す
る必要があり、この部分の配線は写真食刻技術で
決まる最小寸法より合わせずれの余裕Ｘだけ片側
でＸ両側で2Xだけ広げて形成する必要がある。
そのため第１図ｂに示すように第１層目の配線１
と２の間隔l1は写真食刻技術で決まる最小寸法よ
りＸだけ大きくとらなければならない。そのため
配線間の距離が縮まらず配線の密度を上げる事が
困難になり、LSIの高集積化を妨げる大きな要因
となつていた。
本発明は、上記従来法の問題に鑑みてなされた
もので、コンタクト孔開孔の際、マスク合わせの
余裕を不要にし、第一層目の配線間距離を写真食
刻技術で決まる最小寸法で形成し、配線の高密度
化を可能にした半導体装置の製造方法を提供する
ものである。
もので、コンタクト孔開孔の際、マスク合わせの
余裕を不要にし、第一層目の配線間距離を写真食
刻技術で決まる最小寸法で形成し、配線の高密度
化を可能にした半導体装置の製造方法を提供する
ものである。
〔発明の概要〕
本発明の方法では、第２層目の配線を形成した
後、全面に段差部に堆積した膜が平坦部に堆積し
た膜に比べて、エツチング速度がはやくなる性質
を持つ絶縁性の膜を堆積し、上記絶縁膜の性質を
用いて２層目の配線と電気的な導通を必要とする
部分の第一層目の配線の段差部に堆積した絶縁膜
を選択的に除去し、第一層目配線の少なくとも側
壁の一部を露出する。その後上記側壁の開孔部
を、選択的にメタルで埋め込み導通を持つた配線
を形成する。
後、全面に段差部に堆積した膜が平坦部に堆積し
た膜に比べて、エツチング速度がはやくなる性質
を持つ絶縁性の膜を堆積し、上記絶縁膜の性質を
用いて２層目の配線と電気的な導通を必要とする
部分の第一層目の配線の段差部に堆積した絶縁膜
を選択的に除去し、第一層目配線の少なくとも側
壁の一部を露出する。その後上記側壁の開孔部
を、選択的にメタルで埋め込み導通を持つた配線
を形成する。
本発明によればコンタクト開孔部を形成するマ
スクを第一層目の配線上に形成する必要がなくな
りしたがつてコンタクト開孔部で、第一層目配線
をコンタクト穴よりマスク合わせずれに対する余
裕分だけ大きくする必要がなくなる。そのため平
行に並んだ第一層目の配線距離は、写真食刻工程
で決まる最小寸法で形成する事ができ配線密度を
飛躍的に向上する事ができる。さらに本発明の方
法ではコンタクト孔がメタルで埋め込まれている
ため第２層目の配線がコンタクト部で段差のため
に、薄くなつたり切れたりする事がなくなり、２
層目の配線の信頼性が著しく向上した。
スクを第一層目の配線上に形成する必要がなくな
りしたがつてコンタクト開孔部で、第一層目配線
をコンタクト穴よりマスク合わせずれに対する余
裕分だけ大きくする必要がなくなる。そのため平
行に並んだ第一層目の配線距離は、写真食刻工程
で決まる最小寸法で形成する事ができ配線密度を
飛躍的に向上する事ができる。さらに本発明の方
法ではコンタクト孔がメタルで埋め込まれている
ため第２層目の配線がコンタクト部で段差のため
に、薄くなつたり切れたりする事がなくなり、２
層目の配線の信頼性が著しく向上した。
またメタルを関して接続するためＰ型とＮ型の
不純物を含む導体を接続する事も出来、配線の設
計がしやすくCMOS等でより微細化・高集積化
が出来る。
不純物を含む導体を接続する事も出来、配線の設
計がしやすくCMOS等でより微細化・高集積化
が出来る。
本発明の実施例を第２図に示して説明する。第
２図ｄは平面図であり、Ａ−A′の断面の工程を
第２図ａ、ｂ、ｃに示す。
２図ｄは平面図であり、Ａ−A′の断面の工程を
第２図ａ、ｂ、ｃに示す。
まず、半導体基板２１上に例えば、CVD法に
より、SiO2膜２２を約0.6μｍ形成したのち、例え
ば、CVD法により不純物を含む導電性のPoly−
Si膜２３を約0.4μｍを選択的に形成する。その後
例えばCVD法により、SiO2膜２４を0.3μｍ程度
全面形成する。その上に、例えば、CVD法によ
り、不純物を含む導電性のPoly−Si膜２５を約
0.4μｍ程度、選択的に形成する。その後、全面に
例えばN2OガスとSiH4ガスを反応させるプラズ
マ−VVD法により、SiO2膜２６を0.2μｍ程度形
成する。次に例えば通常の写真蝕刻法を用いてコ
ンタクト部のみを開孔するように選択的にフオト
レジスト２７を形成する。（第２図ａ） 次に例えばNH4F液でプラズマ−SiO2膜２６を
例えば１分程度エツチングしてコンタクト部とな
るPoly−Si膜２５の側壁部とその近くのPoly−
Si膜２３の上部を露出させる。この時プラズマ−
SiO2膜の段差部では、平坦部に堆積した膜に比
らべ、約20倍程度エツチングレートが速いので、
第２図ｂの形状は容易に形成出来る。その後フオ
トレジスト２７を除去する次に第２図ｃに示すよ
うにタングステン弗化ガス（WF6）と水素ガス
（H2）を用いて気相成長法を行なうとタングステ
ン２８が露出したPoly−Si２５の側壁部とPoly
−Si２３の上部に選択的に成長していき、Poly
−Si２５と２３の両側から、成長してきたタング
ステン同士が、くつつく事により、タングステン
２８によりPoly−Si２５とPoly−Si２３が導通
となる。
より、SiO2膜２２を約0.6μｍ形成したのち、例え
ば、CVD法により不純物を含む導電性のPoly−
Si膜２３を約0.4μｍを選択的に形成する。その後
例えばCVD法により、SiO2膜２４を0.3μｍ程度
全面形成する。その上に、例えば、CVD法によ
り、不純物を含む導電性のPoly−Si膜２５を約
0.4μｍ程度、選択的に形成する。その後、全面に
例えばN2OガスとSiH4ガスを反応させるプラズ
マ−VVD法により、SiO2膜２６を0.2μｍ程度形
成する。次に例えば通常の写真蝕刻法を用いてコ
ンタクト部のみを開孔するように選択的にフオト
レジスト２７を形成する。（第２図ａ） 次に例えばNH4F液でプラズマ−SiO2膜２６を
例えば１分程度エツチングしてコンタクト部とな
るPoly−Si膜２５の側壁部とその近くのPoly−
Si膜２３の上部を露出させる。この時プラズマ−
SiO2膜の段差部では、平坦部に堆積した膜に比
らべ、約20倍程度エツチングレートが速いので、
第２図ｂの形状は容易に形成出来る。その後フオ
トレジスト２７を除去する次に第２図ｃに示すよ
うにタングステン弗化ガス（WF6）と水素ガス
（H2）を用いて気相成長法を行なうとタングステ
ン２８が露出したPoly−Si２５の側壁部とPoly
−Si２３の上部に選択的に成長していき、Poly
−Si２５と２３の両側から、成長してきたタング
ステン同士が、くつつく事により、タングステン
２８によりPoly−Si２５とPoly−Si２３が導通
となる。
その後必要ならば全面に例えばCVD法により
保護膜を形成する。
保護膜を形成する。
本発明によれば、
一層目の配線上に写真食刻技術でコンタクト穴
を形成している従来技術では、一層配線の最大幅
は、最小コンタクト寸法に合わせずれの余裕分を
加えた寸法以下には細くできないが、本発明の方
法によれば、配線の最大幅を加工寸法限界まで細
める事ができる。また従来法では、コンタクト穴
を形成し、２層目の配線を形成しているため、コ
ンタクト穴をエツチングする時コンタクト部の一
層配線表面にエツチングガスからの汚染物等が堆
積しコンタクト抵抗が高くなる問題が生じる問題
があつたが、この方法では、コンタクト開孔部の
エツチングには緩衝弗度を用いているため一層目
配線へのダメージや汚染は少なく良好なコンタク
ト特性が得られる。
を形成している従来技術では、一層配線の最大幅
は、最小コンタクト寸法に合わせずれの余裕分を
加えた寸法以下には細くできないが、本発明の方
法によれば、配線の最大幅を加工寸法限界まで細
める事ができる。また従来法では、コンタクト穴
を形成し、２層目の配線を形成しているため、コ
ンタクト穴をエツチングする時コンタクト部の一
層配線表面にエツチングガスからの汚染物等が堆
積しコンタクト抵抗が高くなる問題が生じる問題
があつたが、この方法では、コンタクト開孔部の
エツチングには緩衝弗度を用いているため一層目
配線へのダメージや汚染は少なく良好なコンタク
ト特性が得られる。
また、２層目の配線を形成してからコンタクト
部を形成するために、２層目の配線が形成しやす
く（断切れ）また表面が平坦であるため写真蝕刻
法もやりやすい。さらにコンタクトのレジストの
寸法は、小さくなくても良いので、コンタクトの
歩留りを向上できる。すなわち形成されるコンタ
クト部は配線（２層と１層の重なり部）に自己整
合で形成されるためであり、コンタクトのレジス
トの寸法の大きさによらないためである。このた
め、精度の高い合せや、微細なレジストパターン
を形成する必要がないため、コストダウンも計れ
る。
部を形成するために、２層目の配線が形成しやす
く（断切れ）また表面が平坦であるため写真蝕刻
法もやりやすい。さらにコンタクトのレジストの
寸法は、小さくなくても良いので、コンタクトの
歩留りを向上できる。すなわち形成されるコンタ
クト部は配線（２層と１層の重なり部）に自己整
合で形成されるためであり、コンタクトのレジス
トの寸法の大きさによらないためである。このた
め、精度の高い合せや、微細なレジストパターン
を形成する必要がないため、コストダウンも計れ
る。
上記説明では、Poly−Si間で行なつたが、
Poly−SiとSi基板の拡散層間でも良い。この時
Poly−Si基板の不純物が異なつていても良い。
またPoly−SiとMoSi等の積層でも良い。
Poly−SiとSi基板の拡散層間でも良い。この時
Poly−Si基板の不純物が異なつていても良い。
またPoly−SiとMoSi等の積層でも良い。
またプラズマ−SiO2の代わりに同効果のエツ
チング特性を持つ絶縁膜なら良い。例えば、スパ
ツタ法によるSiO2、SiN、等の絶縁膜である。
チング特性を持つ絶縁膜なら良い。例えば、スパ
ツタ法によるSiO2、SiN、等の絶縁膜である。
また前記メタルとしてＷを用いたが他の選択的
に形成出来る導電性膜であれば良い。例えば第２
図ｂの後に全面に例えば、スパツタ法により、白
金（pt）を500Å程度形成した後、例えば550℃の
H2とN2ガス雰囲気中で30分程度の熱処理を行な
う事により、Poly−Siの露出した所のみにpt−Si
を形成し、その後例えば王水処理により、他の
SiO2上のptを除去する。このpt−Siにより、
Poly−Si２５と２３を導通させる。
に形成出来る導電性膜であれば良い。例えば第２
図ｂの後に全面に例えば、スパツタ法により、白
金（pt）を500Å程度形成した後、例えば550℃の
H2とN2ガス雰囲気中で30分程度の熱処理を行な
う事により、Poly−Siの露出した所のみにpt−Si
を形成し、その後例えば王水処理により、他の
SiO2上のptを除去する。このpt−Siにより、
Poly−Si２５と２３を導通させる。
この方法によるように、シリサイド化によつて
も同様本発明の効果が得られる。
も同様本発明の効果が得られる。
また二層配線で説明したが三層以上の配線でも
同じく接続できる。またNH4Fのエツチングの代
わりにH2OとHFの混合液でも良い。
同じく接続できる。またNH4Fのエツチングの代
わりにH2OとHFの混合液でも良い。
また配線間の絶縁膜２４の膜厚がうすい場合
は、第１層あるいは第１層のみに選択的に導電性
膜を形成する事により、他の配線と導通させる事
が出来る。この場合、配線材料がより広く選択出
来る。すなわち、Poly−SiとMoSi、Si基板と
MoSi、Poly−SiとAl等、いろいろ出来る。
は、第１層あるいは第１層のみに選択的に導電性
膜を形成する事により、他の配線と導通させる事
が出来る。この場合、配線材料がより広く選択出
来る。すなわち、Poly−SiとMoSi、Si基板と
MoSi、Poly−SiとAl等、いろいろ出来る。
第１図abは夫々従来法の断面図及び平面図、
第２図ａ〜ｃは、本発明の一実施例の断面図、第
２図ｄはその平面図である。 図において、１，２，５，６，７……配線、３
……絶縁膜、２１……Si基板、２２，２４，２６
……絶縁膜（SiO2）、２３，２５……配線（Poly
−Si）、２７……マスク（フオトレジスト）、２８
……メタル(W)、２９……２６の開孔。
第２図ａ〜ｃは、本発明の一実施例の断面図、第
２図ｄはその平面図である。 図において、１，２，５，６，７……配線、３
……絶縁膜、２１……Si基板、２２，２４，２６
……絶縁膜（SiO2）、２３，２５……配線（Poly
−Si）、２７……マスク（フオトレジスト）、２８
……メタル(W)、２９……２６の開孔。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に第１の配線と第２の配線とを
絶縁膜を介して少なくとも交差あるいは一部に重
なりを持つて形成する工程と、段差部に堆積した
膜が平坦部に堆積した膜に比べて、エツチツグ速
度が速くなる性質を持つ第１の絶縁膜を前記基板
全面に堆積する工程と、第２の配線をマスクとし
て第２の配線の側壁に形成された第１の絶縁膜を
選択除去し、少なくとも前記第１の配線と第２の
配線の一部を露出させる工程と、前記露出部分に
導電性膜を選択的に形成する事により、前記第１
の配線と第２の配線とを接続する事を特徴とする
半導体装置の製造方法。 ２ 第１の配線と第２の配線の露出部分に導電性
膜を選択的に形成する工程は、メタルハロゲン化
物ガスを用いた気相成長法によるものであること
を特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15495483A JPS6047445A (ja) | 1983-08-26 | 1983-08-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15495483A JPS6047445A (ja) | 1983-08-26 | 1983-08-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6047445A JPS6047445A (ja) | 1985-03-14 |
| JPH0550139B2 true JPH0550139B2 (ja) | 1993-07-28 |
Family
ID=15595541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15495483A Granted JPS6047445A (ja) | 1983-08-26 | 1983-08-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6047445A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120828A (ja) * | 1989-10-04 | 1991-05-23 | Nec Corp | 半導体装置及びその製造方法 |
-
1983
- 1983-08-26 JP JP15495483A patent/JPS6047445A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6047445A (ja) | 1985-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475267A (en) | Multilayer interconnection structure for a semiconductor device | |
| US4977105A (en) | Method for manufacturing interconnection structure in semiconductor device | |
| US5462893A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| US4872050A (en) | Interconnection structure in semiconductor device and manufacturing method of the same | |
| JPH06125013A (ja) | 半導体装置及びその製造方法 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JPH0550139B2 (ja) | ||
| JPH0684827A (ja) | ゲルマニウム層を有する局部相互接続 | |
| EP0120918B1 (en) | An aluminum-metal silicide interconnect structure for integrated circuits and method of manufacture thereof | |
| JPH09129732A (ja) | 半導体装置の製造方法 | |
| US5136361A (en) | Stratified interconnect structure for integrated circuits | |
| US6313535B1 (en) | Wiring layer of a semiconductor integrated circuit | |
| JPH045823A (ja) | 半導体装置及びその製造方法 | |
| JP3999940B2 (ja) | 半導体装置の製造方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPH0629399A (ja) | 半導体装置の製造方法 | |
| JPH0268952A (ja) | 半導体装置及びその製造方法 | |
| JPH04230036A (ja) | 集積回路相互接続 | |
| JPH05259293A (ja) | 半導体装置及びその製造方法 | |
| JPS60177652A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS59213144A (ja) | 半導体装置の製造方法 | |
| JPS6143855B2 (ja) | ||
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPH10313006A (ja) | 半導体装置の製造方法 |