KR950012738B1 - 반도체소자의 텅스텐 콘택 플러그 제조방법 - Google Patents

반도체소자의 텅스텐 콘택 플러그 제조방법 Download PDF

Info

Publication number
KR950012738B1
KR950012738B1 KR1019920023778A KR920023778A KR950012738B1 KR 950012738 B1 KR950012738 B1 KR 950012738B1 KR 1019920023778 A KR1019920023778 A KR 1019920023778A KR 920023778 A KR920023778 A KR 920023778A KR 950012738 B1 KR950012738 B1 KR 950012738B1
Authority
KR
South Korea
Prior art keywords
tungsten
layer
forming
contact
contact plug
Prior art date
Application number
KR1019920023778A
Other languages
English (en)
Other versions
KR940016754A (ko
Inventor
황성보
이근육
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019920023778A priority Critical patent/KR950012738B1/ko
Priority to US08/164,960 priority patent/US5661080A/en
Publication of KR940016754A publication Critical patent/KR940016754A/ko
Application granted granted Critical
Publication of KR950012738B1 publication Critical patent/KR950012738B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body

Abstract

내용 없음.

Description

반도체소자의 텅스텐 콘택 플러그 제조방법
제 1 도 내지 제 4 도는 본 발명에 의해 반도체소자의 텅스텐 콘택 플러그 제조방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘층 또는 금속층 2 : 절연층
3 : 접합층 4 : 전면성 텅스텐막
5 : 텅스텐 핵 생성층 10 : 콘택홀
20 : 텅스텐 콘택 플러그
본 발명은 고집적 반도체 소자의 콘택홀을 메우는 전면성 텅스텐(blanket tungsten)에 의한 콘택 플러그제조방법에 관한 것으로, 특히 전면성 텅스텐 증착 공정을 예정된 두께로 나누어 여러번 반복 실시하여 텅스텐 플러그의 밀도와 표면상태를 개선할 수 있는 반도체소자의 텅스텐 콘택 플러그 제조방법에 관한 것이다.
일반적으로 고집적 기억 소자 또는 로직 소자의 다층 배선 공정에서 금속배선과 실리콘층 또는 금속배선과 금속배선을 수직 콘택 부분에는 콘택 저항 감소 및 단차피복성 향상등을 위하여 콘택 플러그를 사용하는데, 이하에서 언급하고자 하는 것은 전면성 텅스텐막으로 콘택 플러그를 형성하는 공정방법이다.
종래 기술에 의해 전면성 텅스텐을 사용하여 콘택 플러그를 형성하는 방법은 에정된 도전층, 예를들어 실리콘층 또는 금속층 상부에 절연층을 형성하고, 절연층의 예정된 부분을 식각하여 콘택홀을 형성한 다음, 전면성 텅스텐을 예정된 두께(콘택홀을 완전히 채울 수 있는 두께)로 증착한 다음, 전면 식각 공정을 통해 콘택홀 내에만 텅스텐이 매립된 텅스텐 플러그를 형성하였다.
그러나, 상기한 바와같이 전면성 텅스텐을 한번만에 증착하여 후식각 공정으로 텅스텐 콘택 플러그를 형성하는 경우 텅스텐 박막의 텅스텐 결정이 커서 플러그 내에 텅스텐 박막이 치밀하지 못하여 콘택 플러그에 빈공간(key hole)이 발생되며 표면의 거칠기가 심해 후식각 공정에서 표면의 거칠기가 절연막에 이식되는 등의 문제점이 발생된다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 전면 텅스텐 증착을 다수면 실하여 텅스텐 박막을 치밀하게 형성하여 콘택 플러그내의 빈공간 발생을 방지하고, 표면을 매끄럽게 형성하여 절연막 표면의 손상을 방지하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 텅스텐 콘택 플러그 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 텅스텐 콘택 플러그 제조방법의 특징은, 텅스텐 박막의 총 두께(T)를 예정된 두께(t)로 나누어서 몇회에 걸쳐 증착하되, 에정된 두께(t)만 증착한후 반응기에서 웨이퍼를 대기중으로 꺼내어 일정시간 냉각한 후 다시 반응기내로 넣고 텅스텐 핵 생성을 시키는 처리를 한 다음, 다시 예정된 두께(t)의 텅스텐을 여러번에 걸쳐 반복 증착한 다음, 불소기 플라즈마건식 식각 공정을 실시하여 콘택홀에만 텅스텐 콘택 플러그를 제조함에 있다.
이하, 첨부된 도면을 참조하여 본 발명에 다른 반도체소자의 텅스텐 콘택 플러그 제조방법에 관하여 상세히 설명하기로 한다.
제 1 도 내지 제 4 도는 본 발명에 의해 반도체소자의 텅스텐 콘택 플러그를 제조하는 단계를 도시한 단면도이다.
제 1 도는 실리콘층 또는 금속층(1) 상부에 절연층(2) 예를를어 실리콘 산화막을 형성하고, 리소그라피(litho graphy) 방법으로 형성된 감광막 패턴(도시않됨)을 식각마스크로하여 건식 식각 공정으로 절연층(2)을 식각하여 콘택홀(10)을 형성한 후, 감광막 패턴을 제거하고, 노출된 절연층(2)과 콘택홀(10) 표면에 절연층(3) 예를들어 TiN 막을 스퍼터링이나 화학기상증착법으로 증착한 상태의 단면도이다.
제 2 도는 상기 접합층(3) 상부에 전면성 텅스텐 증착 장비의 반응기에서 절연성 텅스텐막(4)을 전면성 텅스텐막의 전체 두께(T)를 예정된 횟수로 나눈 두께(t) 만큼 증착한 단면도이다.
제 3 도는 제 2 도의 공정을 진행하여 두께(t) 만큼의 전면성 텅스텐막(4)을 형성한 후, 반응기에서 웨이퍼를 꺼내어 냉각시키되, 상온의 공기중 또는 N2분위기에서 냉각시킨 다음, 다시 반응기에 넣고 상기 전면상 텅스텐막(4)의 상부를 텅스텐 핵 생성 처러하여 텅스텐 핵 성장층(5)으로 변환시킨 후, 그 상부에 전면성 텅스텐막(4A)을 예정된 두께(t) 만큼 증착하며, 상기와 같은 공정을 반복하여 텅스텐 핵 성장층(5A), (5 B)과 전면성 텅스텐막(4A), (4B), (4C) 이 순차적으로 반복 적층되어 있는 상태의 단면도이다.
제 4 도는 상기 전면성 텅스텐막(4,4A,4B,4C)과 텅스텐 핵 성장층(5,5A,5B)을 절연층(2) 상부면이 노출되기까지 식각하여 콘택홀(10)에 접합층(3)과 전면성 텅스텐막(4,4A,4B) 및 텅스텐 핵 성장층(5,5A)이 매립된 텅스텐 콘택 플러그(20)를 형성한 단면도로서, 상기 식각 공정은 불소기 플라즈마에서 실시한다.
본 발명의 또 다른 실시예는, 상기 제 2 도 공정 후 반응기에서 웨이퍼를 꺼내어 상온에서 냉각시킨 다음, 별도의 텅스텐 핵 생성층을 증착하지 않고, 전면성 텅스텐막을 증착하고, 웨이퍼를 냉각시킨 다음 반응기에서 전면성 텅스텐막을 상기와 같은 방법으로 반복하여 예정된 두께로 형성하는 것이다.
상기한 본 발명에 의하면, 텅스텐 콘택 플러그를 형성하기 위해 전면성 텅스텐막을 여러번에 걸쳐 반복증착하고, 그 사이에 텅스텐 핵 생성층을 형성함으로써 텅스텐막에서 텅스텐 결정의 크기를 작게하고, 텅스텐막을 치밀하게 하여 텅스텐 플러그에 빈 공간이 생기지 않을 뿐 아니라 표면 거칠기를 완화시켜 후속공정에서의 문제점을 제거할 수 있다.

Claims (5)

  1. 도전층 패턴이 형성되어 있는 소정 구조의 반도체기판상에 절연층을 형성하는 공정과, 상기 도전층 패턴에서 콘택으로 예정되어 있는 부분 상측의 절연층을 제거하여 콘택홀을 형성하는 공정과, 상기 구조의 전표면에 전면성 텅스텐막과 텅스텐 핵 생성층을 순차적으로 다수번 형성하여 상기 콘택홀을 메우되, 최상층에는 전면성 텅스텐층이 위치하도록 하는 공정과, 상기 전면성 텅스텐막과 텅스텐 핵 생성층을 전면 식각방법으로 순차적으로 제거하여 상기 절연막 상측 표면을 노출시키며 상기 콘택홀을 메우는 텅스텐 핵 생성층과 전면성 텅스텐막 패턴으로 된 콘택 플러그를 형성하는 것을 특징으로 하는 반도체소자의 텅스텐 콘택 플러그 제조방법.
  2. 제 1 항에 있어서, 상기 전면성 텅스텐막과 텅스텐 핵 생성층을 순차적으로 다수번 반복 형성하는 공정시 상기 전면성 텅스텐막 형성후 웨이퍼를 반응기에서 꺼내어 일정 시간 냉각시킨 후, 텅스텐 핵 생성층을 형성하는 것을 특징으로 하는 반도체소자의 텅스텐 콘택 플러그 제조방법.
  3. 제 2 항에 있어서, 상기 웨이퍼를 반응기에서 꺼내어 냉각시키는 공정을 대기 또는 N2분위기에서 실시하는 것을 특징으로 하는 반도체소자의 텅스텐 콘택 플러그 제조방법.
  4. 도전층 패턴이 형성되어 있는 소정 구조의 반도체기판상에 절연층을 형성하는 공정과, 상기 도전층 패턴에서 콘택으로 예정되어 있는 부분 상측의 절연층을 제거하여 콘택홀을 형성하는 공정과, 상기 구조의 전표면에 전면성 텅스텐막을 형성하여 상기 콘택홀을 메우는 공정과, 상기 전면성 텅스텐막을 전면 식각하여 상기 절연막 상측 표면을 노출시키며 상기 콘택홀을 메우는 전면성 텅스텐막 패턴으로 된 콘택 플러그를 형성하는 공정을 구비하는 반도체소자의 텅스텐 콘택 플러그 제조방법에 있어서, 상기 전면성 텅스텐층 성장공정시 전면성 텅스텐층의 예정된 전체 두께를 예정된 두께로 나누어서 여러번에 걸쳐 반복 증착하는 것을 특징으로 하는 반도체소자의 텅스텐 콘택 플러그 제조방법.
  5. 제 4 항에 있어서, 상기 전면성 텅스텐막을 여러번에 걸쳐 반복 증착하는 사이에 웨이퍼를 반응기에서 꺼내어 일정시간 냉각시키는 것을 특징으로 하는 전면성 텅스텐 플러그 제조방법.
KR1019920023778A 1992-12-10 1992-12-10 반도체소자의 텅스텐 콘택 플러그 제조방법 KR950012738B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019920023778A KR950012738B1 (ko) 1992-12-10 1992-12-10 반도체소자의 텅스텐 콘택 플러그 제조방법
US08/164,960 US5661080A (en) 1992-12-10 1993-12-10 Method for fabricating tungsten plug

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920023778A KR950012738B1 (ko) 1992-12-10 1992-12-10 반도체소자의 텅스텐 콘택 플러그 제조방법

Publications (2)

Publication Number Publication Date
KR940016754A KR940016754A (ko) 1994-07-25
KR950012738B1 true KR950012738B1 (ko) 1995-10-20

Family

ID=19345103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023778A KR950012738B1 (ko) 1992-12-10 1992-12-10 반도체소자의 텅스텐 콘택 플러그 제조방법

Country Status (2)

Country Link
US (1) US5661080A (ko)
KR (1) KR950012738B1 (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355553B1 (en) * 1992-07-21 2002-03-12 Sony Corporation Method of forming a metal plug in a contact hole
US6054382A (en) * 1996-03-28 2000-04-25 Texas Instruments Incorporated Method of improving texture of metal films in semiconductor integrated circuits
US5804249A (en) * 1997-02-07 1998-09-08 Lsi Logic Corporation Multistep tungsten CVD process with amorphization step
US6060388A (en) * 1997-10-29 2000-05-09 International Business Machines Corporation Conductors for microelectronic circuits and method of manufacture
US5897368A (en) * 1997-11-10 1999-04-27 General Electric Company Method of fabricating metallized vias with steep walls
KR100272523B1 (ko) * 1998-01-26 2000-12-01 김영환 반도체소자의배선형성방법
US6110826A (en) * 1998-06-08 2000-08-29 Industrial Technology Research Institute Dual damascene process using selective W CVD
KR100273767B1 (ko) * 1998-10-28 2001-01-15 윤종용 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자
US6387445B1 (en) * 1999-01-13 2002-05-14 Tokyo Electron Limited Tungsten layer forming method and laminate structure of tungsten layer
US6309966B1 (en) * 1999-09-03 2001-10-30 Motorola, Inc. Apparatus and method of a low pressure, two-step nucleation tungsten deposition
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7955972B2 (en) * 2001-05-22 2011-06-07 Novellus Systems, Inc. Methods for growing low-resistivity tungsten for high aspect ratio and small features
US7589017B2 (en) * 2001-05-22 2009-09-15 Novellus Systems, Inc. Methods for growing low-resistivity tungsten film
US6635965B1 (en) * 2001-05-22 2003-10-21 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7262125B2 (en) * 2001-05-22 2007-08-28 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
US7141494B2 (en) * 2001-05-22 2006-11-28 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US6844258B1 (en) 2003-05-09 2005-01-18 Novellus Systems, Inc. Selective refractory metal and nitride capping
US7754604B2 (en) * 2003-08-26 2010-07-13 Novellus Systems, Inc. Reducing silicon attack and improving resistivity of tungsten nitride film
KR20050056348A (ko) * 2003-12-10 2005-06-16 매그나칩 반도체 유한회사 반도체소자의 금속배선 형성방법
US7655567B1 (en) 2007-07-24 2010-02-02 Novellus Systems, Inc. Methods for improving uniformity and resistivity of thin tungsten films
US8049178B2 (en) * 2007-08-30 2011-11-01 Washington State University Research Foundation Semiconductive materials and associated uses thereof
US7772114B2 (en) * 2007-12-05 2010-08-10 Novellus Systems, Inc. Method for improving uniformity and adhesion of low resistivity tungsten film
US8053365B2 (en) 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US8062977B1 (en) 2008-01-31 2011-11-22 Novellus Systems, Inc. Ternary tungsten-containing resistive thin films
US8058170B2 (en) 2008-06-12 2011-11-15 Novellus Systems, Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US7928577B2 (en) * 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same
US8551885B2 (en) * 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US8623733B2 (en) * 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8207062B2 (en) * 2009-09-09 2012-06-26 Novellus Systems, Inc. Method for improving adhesion of low resistivity tungsten/tungsten nitride layers
US8709948B2 (en) 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
CN113862634A (zh) 2012-03-27 2021-12-31 诺发系统公司 钨特征填充
US9034760B2 (en) 2012-06-29 2015-05-19 Novellus Systems, Inc. Methods of forming tensile tungsten films and compressive tungsten films
US8975184B2 (en) 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
JP6222880B2 (ja) * 2014-09-24 2017-11-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680638B2 (ja) * 1990-07-05 1994-10-12 株式会社東芝 半導体装置の製造方法
CA2067565C (en) * 1992-04-29 1999-02-16 Ismail T. Emesh Deposition of tungsten
KR960016231B1 (en) * 1993-09-15 1996-12-07 Hyundai Electronics Ind Semiconductor metal wire forming method
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process

Also Published As

Publication number Publication date
US5661080A (en) 1997-08-26
KR940016754A (ko) 1994-07-25

Similar Documents

Publication Publication Date Title
KR950012738B1 (ko) 반도체소자의 텅스텐 콘택 플러그 제조방법
EP0063917A1 (en) Method of manufacturing a semiconductor device
KR0124644B1 (ko) 반도체소자의 다층금속배선의 형성방법
US5683938A (en) Method for filling contact holes with metal by two-step deposition
US5641993A (en) Semiconductor IC with multilayered Al wiring
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
KR100187686B1 (ko) 반도체 소자의 금속층 형성 방법
JPS61208241A (ja) 半導体装置の製造方法
KR0137978B1 (ko) 반도체 소자 제조방법
US5466640A (en) Method for forming a metal wire of a semiconductor device
KR100197669B1 (ko) 반도체 소자의 금속배선 형성방법
JPH07297590A (ja) 同軸構造の配線の形成方法
US20230038593A1 (en) Method for fabricating semiconductor device and semiconductor device
US6083823A (en) Metal deposition process for metal lines over topography
KR100186985B1 (ko) 반도체 소자의 콘택홀 매립 금속배선 형성방법
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR960011864B1 (ko) 반도체 소자의 도전배선 제조방법
KR20080090799A (ko) 증착 장치 및 이를 이용한 반도체 소자의 형성 방법
JPH02262338A (ja) 半導体装置の製造方法
JPH05175195A (ja) 半導体装置の製造方法
KR100582372B1 (ko) 대머신 타입 금속배선 형성방법
KR0156122B1 (ko) 반도체장치의 제조방법
WO2024036141A1 (en) Wordline sidewall contacts in 3d nand structures
KR100576414B1 (ko) 반도체 소자의 랜딩 비아 제조 방법
KR0148326B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee