JPH01143240A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01143240A JPH01143240A JP30072487A JP30072487A JPH01143240A JP H01143240 A JPH01143240 A JP H01143240A JP 30072487 A JP30072487 A JP 30072487A JP 30072487 A JP30072487 A JP 30072487A JP H01143240 A JPH01143240 A JP H01143240A
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- interlayer insulating
- insulating film
- layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000002184 metal Substances 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 15
- 230000001681 protective effect Effects 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 abstract description 65
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 230000035515 penetration Effects 0.000 abstract 2
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法に関するものであり、
特に多層配線の形成方法に関するものである。
特に多層配線の形成方法に関するものである。
従来の技術
近年、半導体はます捷す進歩し高集積度で高速動作を目
指したＬＳＩが開発されている。高速動作を要求される
ＬＳＩではデバイスの高速性はもちろんのこと配線抵抗
による遅延や、多層配線の層間容量による遅延が問題と
なり、配線および層間絶縁１漢の厚膜化が不可欠となっ
ている。特に超高速動作が可能なＧａＡｇＩＣでは、厚
膜のＡｕ配線が主に用いられている。
指したＬＳＩが開発されている。高速動作を要求される
ＬＳＩではデバイスの高速性はもちろんのこと配線抵抗
による遅延や、多層配線の層間容量による遅延が問題と
なり、配線および層間絶縁１漢の厚膜化が不可欠となっ
ている。特に超高速動作が可能なＧａＡｇＩＣでは、厚
膜のＡｕ配線が主に用いられている。
第２図は従来のイオンミリングによる層配線形成工程の
製造方法を説明する製造工程の断面図である。第２図に
おいて、１１は半導体基板、１２は第１層配線、１３は
層絶縁映、１４はコンタク 。
製造方法を説明する製造工程の断面図である。第２図に
おいて、１１は半導体基板、１２は第１層配線、１３は
層絶縁映、１４はコンタク 。
トホール、１５は第２層配線金属、１６は埋２１凶配線
パターン、１７は第２層配線、１８は表面保護１戻であ
る。
パターン、１７は第２層配線、１８は表面保護１戻であ
る。
素子を形成した半導体基板１１上に第１層配線１２を例
えばＴ ｉ ／Ａ ｕで５００１５０００人形成する体
）次に層間絶縁膜１３例えばシリコン窒化＋Ｊ５ｊを７
０００人堆積し、第１層配線と第２層配線のコンタクト
のためのコンタクトホール１４を形成する（ｂ）。その
後、全面に第２層配線金属１６例えばＴ ｉ／ Ａ ｕ
を５００／ ８０００人 スパッタ蒸着し、所望の第２
層配線パターン１６をフォトレジストで形成する（Ｃ）
。フォトレジストで形成した第２層配線パターン１６を
マスクにイオンミリングにより第２層配線金属１６をエ
ツチングする（ｄ）。次に第２層配線パターン１６を除
去し第２層配線１了を形成する（ｅ）。最後に表面保護
膜１８例えばシリコン窒化膜を４００ｏ入形成する（ｆ
）。
えばＴ ｉ ／Ａ ｕで５００１５０００人形成する体
）次に層間絶縁膜１３例えばシリコン窒化＋Ｊ５ｊを７
０００人堆積し、第１層配線と第２層配線のコンタクト
のためのコンタクトホール１４を形成する（ｂ）。その
後、全面に第２層配線金属１６例えばＴ ｉ／ Ａ ｕ
を５００／ ８０００人 スパッタ蒸着し、所望の第２
層配線パターン１６をフォトレジストで形成する（Ｃ）
。フォトレジストで形成した第２層配線パターン１６を
マスクにイオンミリングにより第２層配線金属１６をエ
ツチングする（ｄ）。次に第２層配線パターン１６を除
去し第２層配線１了を形成する（ｅ）。最後に表面保護
膜１８例えばシリコン窒化膜を４００ｏ入形成する（ｆ
）。
発明が解決しようとする問題点
第２図で説明したような多層配線の製造方法では、第３
図に示すように第２層配線のエツジ部で表面保護膜の形
成状態が悪く、外部から水分の進入が起こり第２層配線
金属がおかされ配線の断線等による不良が発生するとい
う問題があった。
図に示すように第２層配線のエツジ部で表面保護膜の形
成状態が悪く、外部から水分の進入が起こり第２層配線
金属がおかされ配線の断線等による不良が発生するとい
う問題があった。
問題点を解決するだめの手段
前記問題点を解決するために本発明は、半導体装置の多
層配線形成工程において、層間絶縁膜およびコンタクト
金属上全面に配線金属を形成する工程と、所望の配線パ
ターンをマスクに前記配線金属および前記層間絶縁膜の
一部をエツチングする工程と表面保護膜を形成する工程
からなる。
層配線形成工程において、層間絶縁膜およびコンタクト
金属上全面に配線金属を形成する工程と、所望の配線パ
ターンをマスクに前記配線金属および前記層間絶縁膜の
一部をエツチングする工程と表面保護膜を形成する工程
からなる。
作 用
本発明は上記した構成により、第２層配線金属エツチン
グ時に前記第２層配線金属の下地層である層間絶縁膜も
一部エソチングすることにより、表面保獲膜形ｆｉｌ
Ｍの第２配線エツジ部への水分の進入を防ぎ、信頼性の
高い多層配線が得られる。
グ時に前記第２層配線金属の下地層である層間絶縁膜も
一部エソチングすることにより、表面保獲膜形ｆｉｌ
Ｍの第２配線エツジ部への水分の進入を防ぎ、信頼性の
高い多層配線が得られる。
実施例
第１図（ａ）−（ｆ）は本発明の半導体装置の製造方法
の一実施例を示す製造工程の断面概略図である。第１図
において１は半畳体基板、２は第１層配線、３は層間絶
縁膜、４はコンタクトホール、５は第２層配線金属、６
は第２層配線パターン、７は第２層配線、８は表面保護
膜である。
の一実施例を示す製造工程の断面概略図である。第１図
において１は半畳体基板、２は第１層配線、３は層間絶
縁膜、４はコンタクトホール、５は第２層配線金属、６
は第２層配線パターン、７は第２層配線、８は表面保護
膜である。
素子を形成した半導体基板１上に第１層配線２例えばＴ
ｉ／Ａｕをｒｓｏｏ／ｅ＞○ＯＯＡで形成する（−）。
ｉ／Ａｕをｒｓｏｏ／ｅ＞○ＯＯＡで形成する（−）。
次に層間絶縁膜３例えばシリコン窒化膜を７０００人堆
積し、第１層配線と第２層配線のコンタクトのためのコ
ンタクトホール４を形成する（ｂ）。その後全面に第２
層配線金属５例えばＴｉ／ＡｕをＳＯＯ／８０００Ａ
スパッタ蒸着により形成し、所望の第２層配線パターン
６をフォトレジストで形成する（Ｃ）。フォトレジスト
で形成した第２層配線パターン６をマスクに第２層配線
金属５および第２層配線金属５の下地層である層間絶縁
膜３の一部例えば３０００人 程度エツチングする（ｄ
）。そして第２層配線パターン６を除去し第１層配線２
を形成する（、）。次に表面保護膜８を形成する（ｆ）
。
積し、第１層配線と第２層配線のコンタクトのためのコ
ンタクトホール４を形成する（ｂ）。その後全面に第２
層配線金属５例えばＴｉ／ＡｕをＳＯＯ／８０００Ａ
スパッタ蒸着により形成し、所望の第２層配線パターン
６をフォトレジストで形成する（Ｃ）。フォトレジスト
で形成した第２層配線パターン６をマスクに第２層配線
金属５および第２層配線金属５の下地層である層間絶縁
膜３の一部例えば３０００人 程度エツチングする（ｄ
）。そして第２層配線パターン６を除去し第１層配線２
を形成する（、）。次に表面保護膜８を形成する（ｆ）
。
実施例で示したように、第２層配線金属のエツチング時
に、下地層である層間絶縁膜の一部をエツチングするこ
とにより、第２図に示すように、第２層配線の端部にお
いて、第２層配線とエツチングされた層間絶縁膜がなめ
らかな平面となるため、表面保護膜を形成した時、第２
層配線と層間絶縁膜の界面付近の表面保護膜の膜質は良
好であり、水分の進入等の劣化は起こらない。一方エノ
チングされた層間絶縁膜の底面端部に堆積される表面保
−”−Ｉｔ分は膜質が雷く水分等の進入が起こりつるが
、層間絶縁膜で止まり、それ以上の進入は起こらない。
に、下地層である層間絶縁膜の一部をエツチングするこ
とにより、第２図に示すように、第２層配線の端部にお
いて、第２層配線とエツチングされた層間絶縁膜がなめ
らかな平面となるため、表面保護膜を形成した時、第２
層配線と層間絶縁膜の界面付近の表面保護膜の膜質は良
好であり、水分の進入等の劣化は起こらない。一方エノ
チングされた層間絶縁膜の底面端部に堆積される表面保
−”−Ｉｔ分は膜質が雷く水分等の進入が起こりつるが
、層間絶縁膜で止まり、それ以上の進入は起こらない。
ところで、層間絶縁膜のエツチングは第２層配線の下部
ではされず、エツチングによる層間容量の変化はない、 本実施例では２層配線形成工程について説明したが、こ
れに限らず３層配線等、多層配線に有効である。
ではされず、エツチングによる層間容量の変化はない、 本実施例では２層配線形成工程について説明したが、こ
れに限らず３層配線等、多層配線に有効である。
また、本実施例では、配線金属に１°ｌ／八Ｕを用いた
が仙の金属であってもよい。また、層間絶縁膜、表面保
護膜に両方ともシリコン窒化膜を用いたが、ノリコン酸
化嘆やポリイミド膜など絶縁膜であれば何でも良く、ま
た層間絶＃ｌｌｉと表面保読嘆は異なる膜でも良い。
が仙の金属であってもよい。また、層間絶縁膜、表面保
護膜に両方ともシリコン窒化膜を用いたが、ノリコン酸
化嘆やポリイミド膜など絶縁膜であれば何でも良く、ま
た層間絶＃ｌｌｉと表面保読嘆は異なる膜でも良い。
発明の効果
以上体べてきたように本発明によれば、第２１−配線金
属エツチング時に前記第２層配線金属の下地層である層
間絶縁膜も一部エソチングすることにより、表面保騒膜
形成後の第２配線エツジ部への水分の進入を防ぎ、信頼
性の旨い多層配線が得られる。
属エツチング時に前記第２層配線金属の下地層である層
間絶縁膜も一部エソチングすることにより、表面保騒膜
形成後の第２配線エツジ部への水分の進入を防ぎ、信頼
性の旨い多層配線が得られる。
第１図は本発明の一実施例の半導体装置の製造方法を示
す工程［新面図、第２図は同方法の特徴を示す断面図、
第３図は従来の製造方法を示す工程断面図、第４図は従
来方法の問題点を示す断面図でちる。 １・・・・・・半導体基板、３・・・・・・層間絶縁膜
、６・・・・・・第２層配線金属、６・・・・・・第２
層配線パターン、７・・・・・・第２層配線、８・・・
・・・表面保護膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名２−
”會１４部線 第 １ 図
１−
Ｔ２）ｌぬ乙煤計−肴匂づ封（隨 第 ２ 図 第３図
す工程［新面図、第２図は同方法の特徴を示す断面図、
第３図は従来の製造方法を示す工程断面図、第４図は従
来方法の問題点を示す断面図でちる。 １・・・・・・半導体基板、３・・・・・・層間絶縁膜
、６・・・・・・第２層配線金属、６・・・・・・第２
層配線パターン、７・・・・・・第２層配線、８・・・
・・・表面保護膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名２−
”會１４部線 第 １ 図
１−
Ｔ２）ｌぬ乙煤計−肴匂づ封（隨 第 ２ 図 第３図
Claims (2)
- （１）半導体装置の多層配線形成に際し、層間絶縁膜お
よびコンタクト金属上全面に配線金属を形成する工程と
、所望の配線パターンをマスクに前記配線金属および前
記層間絶縁膜の一部をエッチングする工程と、表面保護
膜を形成する工程を有する半導体装置の製造方法。 - （２）層間絶縁膜を２０００Å〜４０００Åエッチング
する特許請求の範囲第１項記載の半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30072487A JPH01143240A (ja) | 1987-11-27 | 1987-11-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30072487A JPH01143240A (ja) | 1987-11-27 | 1987-11-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01143240A true JPH01143240A (ja) | 1989-06-05 |
Family
ID=17888340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30072487A Pending JPH01143240A (ja) | 1987-11-27 | 1987-11-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01143240A (ja) |
-
1987
- 1987-11-27 JP JP30072487A patent/JPH01143240A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100303221B1 (ko) | 반도체 장치 | |
| JP2511892B2 (ja) | 多層薄膜配線及びその形成方法 | |
| JP2773072B2 (ja) | 半導体素子の金属配線の形成方法 | |
| JPH01143240A (ja) | 半導体装置の製造方法 | |
| JPH0536846A (ja) | 半導体装置の製造方法 | |
| JP2819640B2 (ja) | 半導体装置 | |
| JPH0570301B2 (ja) | ||
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH0319222A (ja) | 半導体装置の製造方法 | |
| JPS60160120A (ja) | 半導体素子用電極の形成方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH0334675B2 (ja) | ||
| JPH02105529A (ja) | 半導体装置の製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS59189657A (ja) | 半導体装置の製造方法 | |
| JPH04348548A (ja) | 半導体装置及びその製造方法 | |
| JPS59194432A (ja) | 半導体装置の製造方法 | |
| JPS63166248A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS62200746A (ja) | 半導体装置 | |
| JPS6358927A (ja) | 半導体装置の製造方法 | |
| JPH0342705B2 (ja) |