JP3881472B2 - 半導体発光素子の製法 - Google Patents

半導体発光素子の製法 Download PDF

Info

Publication number
JP3881472B2
JP3881472B2 JP10817199A JP10817199A JP3881472B2 JP 3881472 B2 JP3881472 B2 JP 3881472B2 JP 10817199 A JP10817199 A JP 10817199A JP 10817199 A JP10817199 A JP 10817199A JP 3881472 B2 JP3881472 B2 JP 3881472B2
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor
light emitting
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10817199A
Other languages
English (en)
Other versions
JP2000299494A (ja
Inventor
毅 筒井
康太郎 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP10817199A priority Critical patent/JP3881472B2/ja
Priority to US09/518,504 priority patent/US6395572B1/en
Publication of JP2000299494A publication Critical patent/JP2000299494A/ja
Priority to US10/120,298 priority patent/US20020115229A1/en
Application granted granted Critical
Publication of JP3881472B2 publication Critical patent/JP3881472B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、GaP化合物半導体を用いた緑色系の半導体発光素子の製法に関する。さらに詳しくは、半導体チップの周囲をウェットエッチングにより粗面処理をすることにより外部微分量子効率を向上させながら、電極が処理液により侵されないで、かつ、半導体層とのオーミックコンタクトとワイヤボンディング性を充分に保持した電極を有する半導体発光素子の製法に関する。
【0002】
【従来の技術】
従来のGaP化合物半導体を用いた半導体発光素子は、図2に示されるように、たとえばn形のGaPからなる半導体基板21上に、たとえばGaPからなるn形層22およびGaPからなるp形層23がそれぞれエピタキシャル成長され、その間のpn接合により発光層形成部24が形成されている。そして、その表面側の一部にAu-Be合金層26aと、Ti層26bと、Au層26cとからなるp側電極26、半導体基板21の裏面側にAu-Be合金層によりn側電極27がそれぞれ設けられ、ウェハからチップ化されている。この表面側のp側電極26が部分的に設けられる理由は、電極部分は光を遮断するため、表面側に取り出す光をできるだけ多くするために、電流をチップ内の全面に広げられる範囲でできるだけ狭い面積にするためである。また、3層構造で形成される理由は、第1層のAu-Be合金層26aは、GaP層とのオーミック接触を良好にするためのもので、真ん中のTi層26bは、第1層のAu-Be層と合金化したGaP層のGaが拡散により電極の表面に析出すると、ワイヤボンディングの接着力が低下するため、その拡散を防止するためのバリア層とするものである。また、表面の第3層のAu層26cは、金線などのワイヤボンディングをする際のワイヤとの密着生を向上させるために設けられている。
【0003】
このチップ化後に、たとえば塩酸処理を行って、半導体層の露出面を凸凹の粗面にすることにより、外部へ光を取り出す効率である外部微分量子効率が向上することが知られており、とくに外部微分量子効率を向上させたい場合に塩酸などのウェットエッチングにより粗面処理が行われることがある。
【0004】
【発明が解決しようとする課題】
従来のGaP基板上にGaP層を成長し、チップ化後に半導体層の露出面を粗面処理する半導体発光素子は、前述のように、半導体積層部の表面および半導体基板の裏面に電極が形成された後にウェットエッチングにより粗面処理がなされる。これは、粗面化処理は各チップにダイシングをした後でなければ行うことができず、電極の形成はウェハの状態で形成することが能率的であること、半導体ウェハの状態で全面に粗面処理をしてから電極を形成すると、ワイヤボンディング時に電極の認識がしにくくワイヤボンディング特性を悪化させたり、接触面の抵抗が増大すること、などのためである。しかし、電極の形成後にウェットエッチングにより粗面処理を行うと、電極も処理液に浸漬されることになる。たとえば粗面処理を塩酸により行うと、前述の3層構造のp側電極26のうち真ん中のTi層26bが塩酸に侵されるという性質を有している。そのため、p側電極26の側面に露出するTi層26bが塩酸によりエッチングされるため、エッチングされないようにTi層26bを非常に薄くしなければならない。その結果、バリア層としての機能を充分に発揮することができず、ワイヤボンディング性が低下するという問題がある。
【0005】
一方、半導体層の露出面を粗面にするのは、発光層で発光した光が発光素子チップの内部で全反射を繰り返して内部で吸収されるのを防止して、外部に光を取り出しやすくするためであり、その凹凸の深さにより反射率が変化し、外部微分量子効率が大幅に変化する。そのため、粗面処理をする処理液を電極材料がエッチングされないような材料や濃度に調合して粗面処理を行うと、半導体層の露出する面の凹凸が最適な粗さにならず、充分に外部微分量子効率を向上させることができないという問題がある。
【0006】
本発明は、このような状況に鑑みてなされたもので、発光素子チップの周囲に凸凹を形成する粗面処理をしながら、良好なオーミックコンタクトで、かつ、電極表面へのGaなどの拡散を防止してワイヤボンディング性を向上させることができる電極を有する半導体発光素子の製法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明による半導体発光素子の製法は、GaP基板からなるウェハの表面に、GaPからなるn形層およびp形層を含み発光層を形成する半導体積層部をエピタキシャル成長し、前記半導体積層部の表面に一方の電極を各チップの表面積の一部に設けられるように部分的に形成し、前記半導体基板の裏面に他方の電極を形成し、前記ウェハをダイシングしてチップ化し、各チップの半導体の露出面を粗面処理する半導体発光素子の製法であって、前記一方の電極をGaP層とオーミックコンタクトするコンタクトメタル層とMo層とAu層との3層構造により形成し、前記粗面処理を濃度が10〜35重量%の塩酸溶液に0 . 5〜5分浸漬することにより凹凸の高低差が0 . 1〜3μmになるように行うことを特徴とする。
【0008】
ここに粗面処理とは、半導体層の露出面に高低差で、たとえば0.1〜3μm程度の凸凹を形成するような処理を意味する。また、コンタクトメタル層とは、GaP層とオーミックコンタクトが得られるメタル層を意味し、たとえばAuとBe、Zn、Niのうちの少なくとも1種との合金を用いることができる。
【0009】
この製法にすることにより、表面側の電極をコンタクトメタル層とMo層と、Au層との3層構造により形成しているため、半導体層の表面を粗面処理する塩酸に対して、電極のいずれの層もエッチングされない。そのため、Mo層をたとえば100〜3000Å程度の厚さに形成することができ、バリア層としてGaの拡散を完全に防止することができ、電極の表面を純粋なAu層で維持することができる。そのため、金線などのワイヤボンディングの結果の接着力を充分に確保することができる。
【0010】
【発明の実施の形態】
本発明の半導体発光素子の製法は、図1にその一実施形態により製造した半導体発光素子チップ(以下、LEDチップという)の断面説明図が示されるように、GaP基板1に、GaPからなるn形層2およびp形層3の発光層を形成する半導体積層部4を順次エピタキシャル成長する。このエピタキシャル成長は、それぞれの層をたとえば10〜100μm程度と厚く成長することが光の取出し効率が向上するため、液相エピタキシャル成長法により成長することが厚くて結晶性のよいGaP層を成長しやすく好ましい。そして、その半導体積層部4の表面に一方の電極(p側電極)6を各チップの表面積の一部に設けられるように部分的に形成し、半導体基板1の裏面に他方の電極(n側電極)7を形成する。さらに、ウェハをダイシングしてチップ化し、各チップの半導体積層部4の露出面を塩酸により粗面処理する。本発明では、このp側電極6をGaP層3とオーミックコンタクトするコンタクトメタル層6aとMo層6bとAu層6cとの3層構造により形成し、前記粗面処理を塩酸により行うことを特徴とする。
【0011】
GaP基板1にGaP層からなる発光層を形成する半導体積層部4を液相成長するには、たとえばn形ドーパントをドーピングしたGaPを溶融したn形のGa融液のボートの温度をたとえば900〜1000℃程度にして、GaP基板1の一面を接触させながらGa融液の温度を徐々に下げることにより、GaP基板1上にn形のGaP層2が温度の低下と共に、順次エピタキシャル成長する。たとえば60〜80μm程度の厚さ成長したら(成長温度が700〜800℃程度になったら)、p形ドーパントであるZnを蒸発させてドーピングしながら成長を続け、同様にさらに温度を徐々に下げながらp形GaP層3を20〜30μm程度成長する。なお、このn形層2およびp形層3は、それぞれキャリア濃度が5×1017〜5×1018cm-3程度になるように形成することが、発光効率を高く維持する点から好ましい。
【0012】
この例では、発光層を形成する半導体積層部4が、n形GaP層2とp形GaP層3との単純な接合構造であったが、発光特性を向上させるため、n+ 形層、n- 形層およびp形層の積層構造で構成したり、ヘテロ接合など他の構造にすることもできる。
【0013】
その後、GaP基板1の裏面側を、CMP(Chemical Mechanical Polish)法により研磨し、LEDチップ全体の厚さが所定の厚さ、たとえば200〜300μm程度になるように薄くする。この研削は、LEDチップの厚さに制限がなかったり、厚すぎない場合は行わなくてもよいが、GaP基板1は、余り結晶性がよくなく、光が減衰するため、このGaP基板1が薄くなると、表面側に液相成長した半導体積層部4の厚さが相対的に厚くなり、反射を繰り返してLEDチップの表面側に効率的に光を取り出すことができるため好ましい。
【0014】
その後、真空蒸着などにより、p側電極6を形成する。このp形側電極6は、前述のようにコンタクトメタル層6aと、Mo層6bと、Au層6cとの3層構造により形成する。コンタクトメタル層6aは、GaP層とのオーミックコンタクトが得られる材料、たとえばAu-Be合金、Au-Be-Ni合金、Au-Zn合金、Au-Ni合金など、AuとBe、Zn、およびNiのいずれか少なくとも1種との合金により、500〜3000Å程度の厚さに成膜される。Mo層6bは、GaP層のGaが拡散して表面側に析出するのを防止するためのバリア層とするもので、本発明では、Gaの拡散を防止すると共に、後述する塩酸による粗面処理により侵されない材料として選定されており、100〜3000Å程度の厚さに成膜されている。この程度の厚さ成膜されることにより、Gaの拡散を阻止するバリア層として充分に寄与する。Au層6cは、電極の表面に金線などがワイヤボンディングされる際に、充分に接着力が得られるように、ワイヤとの馴染みのよい材料であると共に、粗面処理の塩酸に対して強い材料という点から選定され、2000〜12000Å程度の厚さに成膜されている。
【0015】
これらの電極材料は、通常この半導体積層部4の表面側から発光した光が取り出されるため、その光を遮断しないように、できるだけ小さく、しかしチップ全体に電流を広げて効率よく発光させることができるように半導体積層部4の表面の一部に設けられる。この部分的に設ける方法としては、電極を形成する部分以外の表面にレジストマスクなどを設けてから真空蒸着などを行うリフトオフ法、または電極を形成しない部分をガラスマスクなどで覆って必要な場所のみに電極材料を被着させることができるマスク蒸着法などを用いて行うのが好ましい。成膜した後にパターニングするには、3種類の金属をエッチングする必要があるため、エッチング工程が複雑になるからである。
【0016】
さらに、GaP基板1の裏面にも、Au-Ge合金からなる電極用金属を全面に設けてn側電極7を形成し、ダイシングによりチップ化する。
【0017】
つぎに、ダイシングされたチップを、濃度が10〜35重量%のHCl溶液に0.5〜5分程度浸漬し、チップの表面に図1に示されるような凸凹を形成し、半導体層の露出面を粗面にする。この粗面の粗さは、凹凸の高低差で、0.1〜3μm程度、さらに好ましくは、1〜2μm程度になるような粗さに形成されることが、表面側(側面に出る光も表面側に反射させて利用することができる)に光を取り出すのに都合がよい。GaP層の露出面をこのような粗さにするには、前述の濃度の塩酸溶液が最も相応しい。濃度が濃すぎたり、薄すぎると表面粗さの制御が難しくなる。また、他のフッ酸や硫酸で粗面処理を行っても、表面粗さが不十分となり好ましくない。この塩酸による粗面処理を行っても、半導体層以外に露出する電極金属は、前述の構成になっているため、どの電極材料も塩酸に侵されることはない。すなわち、チップ外周に露出するGaP半導体層の表面を粗面にする条件と電極材料がエッチングされない条件とが合致するように粗面を形成する処理液と、電極材料とが選択されている。
【0018】
本発明によれば、電極を形成した後にGaPが積層された半導体積層部の露出面に塩酸により粗面処理が施されているため、電極表面には凹凸がなくワイヤボンディング時の認識性が低下しないと共に、LEDチップの表面および側壁での全反射を抑制して、外部に光が取り出される割合が大きくなる。その結果、外部微分量子効率が大幅に向上し、輝度の大きい半導体発光素子が得られる。しかも、電極材料のバリア層をMoにより構成すると共に、粗面処理を塩酸溶液により行っているため、Moは塩酸に対して全然侵されず、電極の側面に露出していてもエッチングされない。そのため、バリア層として機能する100〜3000Åの十分な厚さに形成することができ、Gaの拡散を完全に防止することができ、ワイヤボンディング特性を非常に向上させることができる。また、コンタクトメタル層もAuを含む合金であり、塩酸に対して全然侵されず、GaP層とのオーミック特性も良好で低抵抗となり、動作電圧の低い半導体発光素子が得られる。
【0019】
【発明の効果】
本発明によれば、電極の形成後に塩酸による粗面処理を行っても、電極材料が侵されることがないため、非常に信頼性の高い電極が得られると共に、ワイヤボンディング特性が向上する。しかも、塩酸処理後に電極を形成しなくてもよいため、ウェハの状態で電極を形成することができ、製造工程を従来通りの簡単な工程で製造することができる。その結果、発光特性が優れて高特性で、かつ、信頼性の高い半導体発光素子を非常に安価に得ることができる。
【図面の簡単な説明】
【図1】本発明の半導体発光素子の製法の一実施形態により得られるLEDチップの断面説明図である。
【図2】従来のLEDチップの断面構造を説明する図である。
【符号の説明】
1 GaP基板
2 n形GaP層
3 p形GaP層
4 半導体積層部
6 p側電極
6a コンタクトメタル層
6b Mo層
6c Au層
7 n側電極

Claims (1)

  1. GaP基板からなるウェハの表面に、GaPからなるn形層およびp形層を含み発光層を形成する半導体積層部をエピタキシャル成長し、前記半導体積層部の表面に一方の電極を各チップの表面積の一部に設けられるように部分的に形成し、前記半導体基板の裏面に他方の電極を形成し、前記ウェハをダイシングしてチップ化し、各チップの半導体の露出面を粗面処理する半導体発光素子の製法であって、前記一方の電極をGaP層とオーミックコンタクトするコンタクトメタル層とMo層とAu層との3層構造により形成し、前記粗面処理を濃度が10〜35重量%の塩酸溶液に0 . 5〜5分浸漬することにより凹凸の高低差が0 . 1〜3μmになるように行うことを特徴とする半導体発光素子の製法。
JP10817199A 1999-04-15 1999-04-15 半導体発光素子の製法 Expired - Fee Related JP3881472B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10817199A JP3881472B2 (ja) 1999-04-15 1999-04-15 半導体発光素子の製法
US09/518,504 US6395572B1 (en) 1999-04-15 2000-03-03 Method of producing semiconductor light-emitting element
US10/120,298 US20020115229A1 (en) 1999-04-15 2002-04-09 Semiconductor light-emitting elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10817199A JP3881472B2 (ja) 1999-04-15 1999-04-15 半導体発光素子の製法

Publications (2)

Publication Number Publication Date
JP2000299494A JP2000299494A (ja) 2000-10-24
JP3881472B2 true JP3881472B2 (ja) 2007-02-14

Family

ID=14477795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10817199A Expired - Fee Related JP3881472B2 (ja) 1999-04-15 1999-04-15 半導体発光素子の製法

Country Status (2)

Country Link
US (2) US6395572B1 (ja)
JP (1) JP3881472B2 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4091261B2 (ja) * 2000-10-31 2008-05-28 株式会社東芝 半導体発光素子及びその製造方法
JP2002359399A (ja) * 2001-05-31 2002-12-13 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
TW564584B (en) * 2001-06-25 2003-12-01 Toshiba Corp Semiconductor light emitting device
KR20030052060A (ko) * 2001-12-20 2003-06-26 엘지전자 주식회사 발광 소자 및 그의 제조방법
TW576864B (en) * 2001-12-28 2004-02-21 Toshiba Corp Method for manufacturing a light-emitting device
JP3715627B2 (ja) 2002-01-29 2005-11-09 株式会社東芝 半導体発光素子及びその製造方法
JP3705791B2 (ja) 2002-03-14 2005-10-12 株式会社東芝 半導体発光素子および半導体発光装置
JP3776824B2 (ja) 2002-04-05 2006-05-17 株式会社東芝 半導体発光素子およびその製造方法
US8294172B2 (en) 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US6841802B2 (en) 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
KR20040043245A (ko) * 2002-11-16 2004-05-24 엘지이노텍 주식회사 질화갈륨(GaN)화합물 반도체의 전극구조
JP3910926B2 (ja) 2003-02-26 2007-04-25 株式会社東芝 表示装置用透明基板の製造方法
JP3737494B2 (ja) 2003-06-10 2006-01-18 株式会社東芝 半導体発光素子及びその製造方法並びに半導体発光装置
EP1681727A4 (en) 2003-11-04 2009-12-16 Pioneer Corp SEMICONDUCTOR LIGHT EMISSION ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
DE10355600B4 (de) * 2003-11-28 2021-06-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und Verfahren zur Herstellung von Halbleiterchips
WO2005072229A2 (en) * 2004-01-23 2005-08-11 University Of Pittsburgh Of The Commonwealth System Of Higher Education Active in-fiber optic components powered by in-fiber light
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7208334B2 (en) 2004-03-31 2007-04-24 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device, acid etching resistance material and copolymer
JP4154731B2 (ja) * 2004-04-27 2008-09-24 信越半導体株式会社 発光素子の製造方法及び発光素子
JP4092658B2 (ja) * 2004-04-27 2008-05-28 信越半導体株式会社 発光素子の製造方法
DE102004021175B4 (de) * 2004-04-30 2023-06-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchips für die Optoelektronik und Verfahren zu deren Herstellung
KR101134766B1 (ko) * 2004-06-25 2012-04-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US7476910B2 (en) 2004-09-10 2009-01-13 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
JP4592388B2 (ja) * 2004-11-04 2010-12-01 シャープ株式会社 Iii−v族化合物半導体発光素子およびその製造方法
JP4980615B2 (ja) 2005-02-08 2012-07-18 ローム株式会社 半導体発光素子およびその製法
JP2006222288A (ja) 2005-02-10 2006-08-24 Toshiba Corp 白色led及びその製造方法
JP2006324587A (ja) * 2005-05-20 2006-11-30 Toshiba Corp 半導体発光素子
DE102005047168A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP4942996B2 (ja) * 2005-12-22 2012-05-30 昭和電工株式会社 発光ダイオード
US7915619B2 (en) 2005-12-22 2011-03-29 Showa Denko K.K. Light-emitting diode and method for fabrication thereof
JP2007317913A (ja) * 2006-05-26 2007-12-06 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
US20080197369A1 (en) * 2007-02-20 2008-08-21 Cree, Inc. Double flip semiconductor device and method for fabrication
CN100583475C (zh) * 2007-07-19 2010-01-20 富士迈半导体精密工业(上海)有限公司 氮化物半导体发光元件及其制作方法
US11114594B2 (en) * 2007-08-24 2021-09-07 Creeled, Inc. Light emitting device packages using light scattering particles of different size
JP5130481B2 (ja) * 2007-10-05 2013-01-30 王子ホールディングス株式会社 透明材料付半導体発光素子
US9634191B2 (en) * 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
US8536584B2 (en) * 2007-11-14 2013-09-17 Cree, Inc. High voltage wire bond free LEDS
US8368100B2 (en) 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US8575633B2 (en) * 2008-12-08 2013-11-05 Cree, Inc. Light emitting diode with improved light extraction
US9431589B2 (en) * 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages
JP5287467B2 (ja) * 2009-04-21 2013-09-11 信越半導体株式会社 発光素子の製造方法
KR20110019643A (ko) * 2009-08-20 2011-02-28 윤강식 반도체 광소자 및 그 제조방법
CN102263173A (zh) * 2010-05-28 2011-11-30 展晶科技(深圳)有限公司 发光二极管及其制造方法
US8455882B2 (en) 2010-10-15 2013-06-04 Cree, Inc. High efficiency LEDs
JP2012175052A (ja) 2011-02-24 2012-09-10 Stanley Electric Co Ltd 半導体発光装置の製造方法
CN102983232B (zh) * 2012-11-05 2016-04-13 江苏威纳德照明科技有限公司 垂直型发光二极管的制造方法
CN102983238B (zh) * 2012-11-05 2015-07-15 江苏威纳德照明科技有限公司 具有环形反射层的发光器件的制造方法
CN104241262B (zh) 2013-06-14 2020-11-06 惠州科锐半导体照明有限公司 发光装置以及显示装置
JP6131737B2 (ja) * 2013-06-26 2017-05-24 信越半導体株式会社 発光素子及び発光素子の製造方法
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
CN104952995B (zh) * 2015-05-05 2017-08-25 湘能华磊光电股份有限公司 一种iii族半导体发光器件的倒装结构
CN105185883B (zh) * 2015-10-12 2019-05-10 扬州乾照光电有限公司 侧壁粗化的AlGaInP基LED及其制造方法
FR3045208A1 (fr) * 2015-12-10 2017-06-16 Commissariat Energie Atomique Dispositif optoelectronique a diode electroluminescente a extraction de lumiere augmentee

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722141B2 (ja) * 1984-03-07 1995-03-08 住友電気工業株式会社 半導体素子の製造方法
JPH07135210A (ja) * 1993-11-10 1995-05-23 Mitsubishi Electric Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20020115229A1 (en) 2002-08-22
US6395572B1 (en) 2002-05-28
JP2000299494A (ja) 2000-10-24

Similar Documents

Publication Publication Date Title
JP3881472B2 (ja) 半導体発光素子の製法
US6281526B1 (en) Nitride compound light emitting device and method for fabricating same
JP3700872B2 (ja) 窒化物系iii−v族化合物半導体装置およびその製造方法
JP2803742B2 (ja) 窒化ガリウム系化合物半導体発光素子及びその電極形成方法
JP3209096B2 (ja) 3族窒化物化合物半導体発光素子
TWI390773B (zh) 光電元件之製法及光電元件
JP3239774B2 (ja) 3族窒化物半導体発光素子の基板分離方法
JP3896044B2 (ja) 窒化物系半導体発光素子の製造方法およびその製品
JP2008518436A (ja) GaN系化合物半導体発光素子及びその製造方法
KR100910964B1 (ko) 오믹 전극 및 이의 형성 방법
JP2003168823A (ja) Iii族窒化物系化合物半導体発光素子
US20120199811A1 (en) Semiconductor light emitting device and method for manufacturing the same
WO2003023838A1 (fr) Electrode n pour element a semiconducteur a compose realise a base de nitrure du groupe iii
US9196796B2 (en) Semiconductor light emitting diode having ohmic electrode structure and method of manufacturing the same
JP5287837B2 (ja) 窒化ガリウム系化合物半導体発光素子およびその負極
JP2004221112A (ja) 酸化物半導体発光素子
WO2005027232A1 (ja) GaN系発光ダイオード
TW200524187A (en) Gallium nitride-based compound semiconductor light-emitting device and negative electrode thereof
JP5342970B2 (ja) 酸化亜鉛系半導体発光素子の製造方法及び酸化亜鉛系半導体発光素子
CN102239575A (zh) Ⅲ族氮化物半导体发光器件
KR100293467B1 (ko) 청색발광소자및그제조방법
JP2005203765A (ja) 窒化ガリウム系化合物半導体発光素子およびその負極
JP3519950B2 (ja) 電極構造
JP2003197965A (ja) 半導体発光素子及びその製造方法
KR101062754B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061110

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees