JP2932304B2 - ショットキ障壁を有する半導体装置の製造方法 - Google Patents
ショットキ障壁を有する半導体装置の製造方法Info
- Publication number
- JP2932304B2 JP2932304B2 JP18153190A JP18153190A JP2932304B2 JP 2932304 B2 JP2932304 B2 JP 2932304B2 JP 18153190 A JP18153190 A JP 18153190A JP 18153190 A JP18153190 A JP 18153190A JP 2932304 B2 JP2932304 B2 JP 2932304B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide layer
- schottky barrier
- barrier
- titanium oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はショットキ障壁を有する半導体装置の製造方
法に係り、詳細にはショットキ障壁のバリアハイトφＢ
の熱処理及び長期間使用による変動が抑制されたショッ
トキ障壁を有する半導体装置の製造方法に関する。
法に係り、詳細にはショットキ障壁のバリアハイトφＢ
の熱処理及び長期間使用による変動が抑制されたショッ
トキ障壁を有する半導体装置の製造方法に関する。
従来技術及び本発明の解決すべき課題 半導体領域とバリア電極との間に形成されるショット
キ障壁（ショットキバリア）の特性は、主としてその障
壁の高さ（バリアハイト）φＢによって決定されるが、
ショットバリアのバリアハイトφＢは熱処理工程によっ
て変動するも問題がある。即ち、熱処理によってバリア
ハイトφＢが大きく変動する状態のまま製造された半導
体装置は、長期間の使用によってショットキバリアの特
性が変動し、信頼性が低下する。このため、熱処理を加
えてバリアハイトφＢを意図的に変動させ、バリアハイ
トφＢの変動が小さくなった状態にして半導体装置を製
造する必要がある。しかし、この場合、所望の特性を得
るために熱処理前のバリアハイトφＢの値を必要とする
半導体装置を製造することができない。
キ障壁（ショットキバリア）の特性は、主としてその障
壁の高さ（バリアハイト）φＢによって決定されるが、
ショットバリアのバリアハイトφＢは熱処理工程によっ
て変動するも問題がある。即ち、熱処理によってバリア
ハイトφＢが大きく変動する状態のまま製造された半導
体装置は、長期間の使用によってショットキバリアの特
性が変動し、信頼性が低下する。このため、熱処理を加
えてバリアハイトφＢを意図的に変動させ、バリアハイ
トφＢの変動が小さくなった状態にして半導体装置を製
造する必要がある。しかし、この場合、所望の特性を得
るために熱処理前のバリアハイトφＢの値を必要とする
半導体装置を製造することができない。
そこで、本願は、熱処理等を受けた場合のバリアハイ
トφＢの変動が抑制されたショットキ障壁を有する半導
体装置の製造方法を提供することを目的とする。
トφＢの変動が抑制されたショットキ障壁を有する半導
体装置の製造方法を提供することを目的とする。
課題を解決するための手段 本発明による半導体装置の製造方法は、半導体領域の
一方の主面に設けられた半導体領域に対してショットキ
障壁を形成できるチタン層を隣接して形成する工程と、
チタン層を酸化してチタン酸化物層に変換する工程と、
チタン酸化物層の一方の主面に半導体領域に対してショ
ットキ障壁を形成できる金属から成り且つ前記チタン酸
化物層よりも厚い電極層を形成し、半導体領域と前記チ
タン酸化物層と電極層とから成る系の間にショットキ障
壁を生成させる工程とを含む。チタン酸化物層は、厚さ
10〜100Åを有し且つシート抵抗１〜500MΩ／□であ
る。本発明の実施例では、チタン酸化物層は抵抗性の層
であり且つチタン酸化物層が単独で半導体領域の一方の
主面に隣接して形成されたときにチタン酸化物層と半導
体領域との間にショットキ障壁を形成する。
一方の主面に設けられた半導体領域に対してショットキ
障壁を形成できるチタン層を隣接して形成する工程と、
チタン層を酸化してチタン酸化物層に変換する工程と、
チタン酸化物層の一方の主面に半導体領域に対してショ
ットキ障壁を形成できる金属から成り且つ前記チタン酸
化物層よりも厚い電極層を形成し、半導体領域と前記チ
タン酸化物層と電極層とから成る系の間にショットキ障
壁を生成させる工程とを含む。チタン酸化物層は、厚さ
10〜100Åを有し且つシート抵抗１〜500MΩ／□であ
る。本発明の実施例では、チタン酸化物層は抵抗性の層
であり且つチタン酸化物層が単独で半導体領域の一方の
主面に隣接して形成されたときにチタン酸化物層と半導
体領域との間にショットキ障壁を形成する。
作用 チタン層を酸化して、シート抵抗１〜500MΩ／□、即
ちチタン層よりもシート抵抗が大きいチタン酸化物層に
変換するため、均一な厚さ10〜100Åの極薄の膜を高い
膜厚精度で形成でき、量子力学的なトンネル効果を達成
できる。また、電極層とチタン酸化物層と半導体領域と
の系の間に生成されるショットキ障壁のバリアハイトφ
Ｂは、半導体装置の製造時に加えられる熱処理によって
変動するが、シート抵抗１〜500MΩ／□のチタン酸化物
層の介在により電極層とチタン酸化物層と半導体領域と
の系における反応が有効に防止され、ショットキ障壁の
バリアハイトφＢの変動を抑制できる。更に、シリコン
酸化膜やシリコン窒化膜等の絶縁膜に比べてチタン酸化
物層は電極層及び半導体領域の両方に対して良好に密着
するため、より小さいエネルギーで且つ特性上問題とな
る損傷を半導体領域に与えることなく、半導体領域の表
面にチタン層を良好に被着できる。チタン酸化物層を構
成するTiOXは、半導体領域に対してショットキ障壁を生
成するから、バリア電極と半導体領域との間に順方向、
逆方向とも良好な特性を示すショットキ障壁を形成でき
る。
ちチタン層よりもシート抵抗が大きいチタン酸化物層に
変換するため、均一な厚さ10〜100Åの極薄の膜を高い
膜厚精度で形成でき、量子力学的なトンネル効果を達成
できる。また、電極層とチタン酸化物層と半導体領域と
の系の間に生成されるショットキ障壁のバリアハイトφ
Ｂは、半導体装置の製造時に加えられる熱処理によって
変動するが、シート抵抗１〜500MΩ／□のチタン酸化物
層の介在により電極層とチタン酸化物層と半導体領域と
の系における反応が有効に防止され、ショットキ障壁の
バリアハイトφＢの変動を抑制できる。更に、シリコン
酸化膜やシリコン窒化膜等の絶縁膜に比べてチタン酸化
物層は電極層及び半導体領域の両方に対して良好に密着
するため、より小さいエネルギーで且つ特性上問題とな
る損傷を半導体領域に与えることなく、半導体領域の表
面にチタン層を良好に被着できる。チタン酸化物層を構
成するTiOXは、半導体領域に対してショットキ障壁を生
成するから、バリア電極と半導体領域との間に順方向、
逆方向とも良好な特性を示すショットキ障壁を形成でき
る。
実 施 例 以下、本発明によるショットキ障壁を有する半導体装
置の製造方法の一実施例として、電力用ショットキバリ
アダイオードの製造方法を第１図（Ａ）〜（Ｆ）に基づ
き説明する。
置の製造方法の一実施例として、電力用ショットキバリ
アダイオードの製造方法を第１図（Ａ）〜（Ｆ）に基づ
き説明する。
まず、第１図（Ａ）に示すように、GaAs（砒化ガリウ
ム）から成る半導体基体（１）を用意する。半導体基体
（１）は、厚さ役300μｍ、不純物濃度0.5〜２×1018cm
-3のn+形領域（２）の上に、厚さ10〜20μｍ、不純物濃
度１〜２×1015cm-3のｎ形領域（３）のエピタキシャル
成長させて形成される。
ム）から成る半導体基体（１）を用意する。半導体基体
（１）は、厚さ役300μｍ、不純物濃度0.5〜２×1018cm
-3のn+形領域（２）の上に、厚さ10〜20μｍ、不純物濃
度１〜２×1015cm-3のｎ形領域（３）のエピタキシャル
成長させて形成される。
次に、第１図（Ｂ）に示すように、ｎ形GaAsから成る
ｎ形領域（３）の上面全体に、ｎ形GaAsとの間にショッ
トキバリア障壁を形成できる金属であるTi（チタン）か
ら成る層、即ちTi層（４）を真空蒸着により形成する。
Ti層（４）の厚さは約30Åと極薄である。更に、n+形領
域（２）の下面にAu（金）−Ge（ゲルマニウム）の合金
から成るオーミック接触の電極（５）を真空蒸着により
形成する。
ｎ形領域（３）の上面全体に、ｎ形GaAsとの間にショッ
トキバリア障壁を形成できる金属であるTi（チタン）か
ら成る層、即ちTi層（４）を真空蒸着により形成する。
Ti層（４）の厚さは約30Åと極薄である。更に、n+形領
域（２）の下面にAu（金）−Ge（ゲルマニウム）の合金
から成るオーミック接触の電極（５）を真空蒸着により
形成する。
続いて、第１図（Ｃ）のように、空気中で250℃、５
〜30分間の熱処理を施してTi層（４）を酸化し、Ti酸化
物層（チタン酸化物層）（６）に変換する。Ti酸化物層
（６）は、厚さ約30ÅのTi層（４）よりも厚い約50Åで
あり、Ti酸化物層（６）のシート抵抗は１〜500MΩ／□
と高抵抗である。即ち、Ti酸化物層（６）は完全な絶縁
物とみなせるTiO2（二酸化チタン）ではなく、TiO2より
も酸素が少ないいわゆる酸素プアーなチタン酸化物TiOX
（Ｘは２よりも小さい数値）となっている。
〜30分間の熱処理を施してTi層（４）を酸化し、Ti酸化
物層（チタン酸化物層）（６）に変換する。Ti酸化物層
（６）は、厚さ約30ÅのTi層（４）よりも厚い約50Åで
あり、Ti酸化物層（６）のシート抵抗は１〜500MΩ／□
と高抵抗である。即ち、Ti酸化物層（６）は完全な絶縁
物とみなせるTiO2（二酸化チタン）ではなく、TiO2より
も酸素が少ないいわゆる酸素プアーなチタン酸化物TiOX
（Ｘは２よりも小さい数値）となっている。
次に、第１図（Ｄ）に示すようにTi酸化物層（６）の
上面全体にｎ形GaAsとの間にショットキ障壁を形成でき
る金属であるAl（アルミニウム）から成る層、即ちAl層
（７）を真空蒸着で形成する。Al層（７）の厚さは約２
μｍで、Ti層（４）（厚さ約30Å）及びTi層（４）を酸
化により変換したTi酸化物層（６）（厚さ約50Å）に比
べて十分に肉厚である。
上面全体にｎ形GaAsとの間にショットキ障壁を形成でき
る金属であるAl（アルミニウム）から成る層、即ちAl層
（７）を真空蒸着で形成する。Al層（７）の厚さは約２
μｍで、Ti層（４）（厚さ約30Å）及びTi層（４）を酸
化により変換したTi酸化物層（６）（厚さ約50Å）に比
べて十分に肉厚である。
続いて、第１図（Ｅ）に示すように、フォトエッチン
グによりAl層（７）の一部をエッチング除去し、主要な
順電流通路となるショットキバリアを形成すべき領域に
対向させてAl層（7a）を残存させる。更に、フォトエッ
チングにより素子の周辺領域からTi酸化物折層（６）を
除去し、Al層（7a）の下部にあるTi酸化物層（6a）とこ
れを隣接して包囲するTi酸化物層（6b）とを残存させ
る。Al及びTiはいずれもGaAsとの間にショットキバリア
を形成する金属であり、更に後述のようにTi酸化物層
（6b）は単独でｎ形領域（３）との界面にショットキバ
リアを形成するので、Al層（7a）とTi酸化物層（6a）を
合せてバリア電極（８）と呼ぶ。しかしながら、Ti酸化
物層（6a）は極く薄い膜であり、Ti酸化物層（6a）と下
側部分には酸化がほとんど進んでいないTi層（４）が極
薄に残存する場合もある。従って、Ti酸化物層（6a）が
Al層（7a）と共にショットキバリアの形成にどのように
関与しているか必ずしも明らかでない。本明細書では、
Ti酸化物層（6a）の下側部分に極薄のTi層（４）が残存
する場合には、このTi層（４）を含めてTi酸化物層（6
a）と称する。
グによりAl層（７）の一部をエッチング除去し、主要な
順電流通路となるショットキバリアを形成すべき領域に
対向させてAl層（7a）を残存させる。更に、フォトエッ
チングにより素子の周辺領域からTi酸化物折層（６）を
除去し、Al層（7a）の下部にあるTi酸化物層（6a）とこ
れを隣接して包囲するTi酸化物層（6b）とを残存させ
る。Al及びTiはいずれもGaAsとの間にショットキバリア
を形成する金属であり、更に後述のようにTi酸化物層
（6b）は単独でｎ形領域（３）との界面にショットキバ
リアを形成するので、Al層（7a）とTi酸化物層（6a）を
合せてバリア電極（８）と呼ぶ。しかしながら、Ti酸化
物層（6a）は極く薄い膜であり、Ti酸化物層（6a）と下
側部分には酸化がほとんど進んでいないTi層（４）が極
薄に残存する場合もある。従って、Ti酸化物層（6a）が
Al層（7a）と共にショットキバリアの形成にどのように
関与しているか必ずしも明らかでない。本明細書では、
Ti酸化物層（6a）の下側部分に極薄のTi層（４）が残存
する場合には、このTi層（４）を含めてTi酸化物層（6
a）と称する。
次に、第１図（Ｆ）に示すように、チタン酸化物層
（6b）の上を絶縁膜（９）で被覆する。絶縁膜（９）は
プラズマCVD（Chemical Vapor Deposition）法によって
形成したシリコン酸化膜から成る。プラズマCVDの際、
半導体基体（１）は350℃程度に加熱される。更に、Al
層（7a）及び絶縁膜（９）の上に真空蒸着によってAlか
ら成る接続用電極（10）を形成する。真空蒸着の際、半
導体基体（１）は150℃程度に加熱される。以上により
ショットキバリアを有する半導体チップ即ち電力用ショ
ットキバリアダイオードチップが完成する。
（6b）の上を絶縁膜（９）で被覆する。絶縁膜（９）は
プラズマCVD（Chemical Vapor Deposition）法によって
形成したシリコン酸化膜から成る。プラズマCVDの際、
半導体基体（１）は350℃程度に加熱される。更に、Al
層（7a）及び絶縁膜（９）の上に真空蒸着によってAlか
ら成る接続用電極（10）を形成する。真空蒸着の際、半
導体基体（１）は150℃程度に加熱される。以上により
ショットキバリアを有する半導体チップ即ち電力用ショ
ットキバリアダイオードチップが完成する。
前記のショットキバリアダイオードチップでは、バリ
ア電極（８）とｎ形領域（３）との間に第１のショット
キバリアが形成され、Ti酸化物層（6b）とｎ形領域
（３）との間に第２のショットキバリアが形成される。
平面的に見て、第２のショットキバリアは第１のショッ
トキバリアを隣接して包囲する環状に形成される。Ti酸
化物層（6b）は抵抗性ショットキバリアフィールドプレ
ートとして機能し、第１のショットキバリアの周辺耐圧
を向上する。抵抗性ショットキバリアフィールドプレー
トについては、本出願人によって先に特願昭63−285049
号他として出願されている。
ア電極（８）とｎ形領域（３）との間に第１のショット
キバリアが形成され、Ti酸化物層（6b）とｎ形領域
（３）との間に第２のショットキバリアが形成される。
平面的に見て、第２のショットキバリアは第１のショッ
トキバリアを隣接して包囲する環状に形成される。Ti酸
化物層（6b）は抵抗性ショットキバリアフィールドプレ
ートとして機能し、第１のショットキバリアの周辺耐圧
を向上する。抵抗性ショットキバリアフィールドプレー
トについては、本出願人によって先に特願昭63−285049
号他として出願されている。
第２図は熱処理によるバリアハイトφＢの変化を略示
する。図中の実線は、本実施例で製作したショットキバ
リアダイオードチップに熱処理を施したときの第１のシ
ョットキバリアのバリアハイトφＢの変動を示し、図中
の破線は、従来のショットキバリアダイオードチップ、
即ちAl層（7a）の下層がTi酸化物層（6a）ではなくTi層
（４）であるショットキバリアダイオードチップに熱処
理を施したときのバリアハイトφＢの変動を示す。図示
のように、従来のショットキバリアダイオードチップと
比べ、本実施例で製作したショットキバリアダイオード
チップでは熱処理によるバリアハイトφＢの変動が著し
く小さい。本実施例では、Ti酸化物層（6a）により、Al
層（7a）とTi酸化物層（6a）とｎ形領域（３）との系に
おける熱処理を伴う反応が有効に防止されるため、ショ
ッキバリアダイオードチップにおけるバリアハイトφＢ
の変動が抑制される。更に、Ti酸化物層（6a）はTi層
（４）を酸化して形成される膜であるから、均一な厚さ
で且つ量子力学的なトンネル効果が可能な極薄の膜を高
い膜厚精度で形成できる。しかも、Ti層（４）及びTi
（４）を酸化して得られたTi酸化物層（6a）がいずれも
ｎ形領域（３）に対してショットキバリアを生成する。
その結果、バリア電極（８）とｎ形領域（３）との間に
順方向・逆方向ともに良好な特性を示すショットキバリ
アを生成できる。Ti酸化物層（6a）の代りにシリコン酸
化膜、シリコン窒化膜その他を形成してもバリアハイト
φＢの変動をある程度は抑制できるが、これらの膜をGa
As半導体の上面に均一な厚さで且つ高い膜厚精度で極薄
に形成することは容易ではない。また、ショットキバリ
アとしての理想係数であるｎ値が1.05より大きくなり、
界面準位密度の高い素子となって特性上望ましくない。
する。図中の実線は、本実施例で製作したショットキバ
リアダイオードチップに熱処理を施したときの第１のシ
ョットキバリアのバリアハイトφＢの変動を示し、図中
の破線は、従来のショットキバリアダイオードチップ、
即ちAl層（7a）の下層がTi酸化物層（6a）ではなくTi層
（４）であるショットキバリアダイオードチップに熱処
理を施したときのバリアハイトφＢの変動を示す。図示
のように、従来のショットキバリアダイオードチップと
比べ、本実施例で製作したショットキバリアダイオード
チップでは熱処理によるバリアハイトφＢの変動が著し
く小さい。本実施例では、Ti酸化物層（6a）により、Al
層（7a）とTi酸化物層（6a）とｎ形領域（３）との系に
おける熱処理を伴う反応が有効に防止されるため、ショ
ッキバリアダイオードチップにおけるバリアハイトφＢ
の変動が抑制される。更に、Ti酸化物層（6a）はTi層
（４）を酸化して形成される膜であるから、均一な厚さ
で且つ量子力学的なトンネル効果が可能な極薄の膜を高
い膜厚精度で形成できる。しかも、Ti層（４）及びTi
（４）を酸化して得られたTi酸化物層（6a）がいずれも
ｎ形領域（３）に対してショットキバリアを生成する。
その結果、バリア電極（８）とｎ形領域（３）との間に
順方向・逆方向ともに良好な特性を示すショットキバリ
アを生成できる。Ti酸化物層（6a）の代りにシリコン酸
化膜、シリコン窒化膜その他を形成してもバリアハイト
φＢの変動をある程度は抑制できるが、これらの膜をGa
As半導体の上面に均一な厚さで且つ高い膜厚精度で極薄
に形成することは容易ではない。また、ショットキバリ
アとしての理想係数であるｎ値が1.05より大きくなり、
界面準位密度の高い素子となって特性上望ましくない。
本実施例で製作したショットキバリアダイオードチッ
プのバリア電極（８）とｎ形領域（３）との間に形成さ
れた第１のショットキバリアのバリアハイトφＢの初期
値（熱処理を施す前のバリアハイトφＢの大きさ）は、
Al層（7a）をｎ形領域（３）に直接隣接して形成した場
合に生成されるショットキバリアのバリアハイトφＢの
初期値に近似する。
プのバリア電極（８）とｎ形領域（３）との間に形成さ
れた第１のショットキバリアのバリアハイトφＢの初期
値（熱処理を施す前のバリアハイトφＢの大きさ）は、
Al層（7a）をｎ形領域（３）に直接隣接して形成した場
合に生成されるショットキバリアのバリアハイトφＢの
初期値に近似する。
以上のように、本実施例で製作したショットキバリア
ダイオードチップによれば、熱処理を受けた場合にも第
１のショットキバリアのバリアハイトφＢの変動が防止
できる。このため、本発明は、第２図の従来のショッキ
バリアダイオードに比べて逆方向リーク電流を抑制する
必要のある高耐圧ショットキバリアダイオードの製作に
特に有効である。
ダイオードチップによれば、熱処理を受けた場合にも第
１のショットキバリアのバリアハイトφＢの変動が防止
できる。このため、本発明は、第２図の従来のショッキ
バリアダイオードに比べて逆方向リーク電流を抑制する
必要のある高耐圧ショットキバリアダイオードの製作に
特に有効である。
変 形 例 本発明は以下の変形が可能である。
（１） GaAsの代りにInP（燐化インジウム）等のIII−
Ｖ族化合物又はシリコンを使用するショットキバリア半
導体装置にも適用できる。
Ｖ族化合物又はシリコンを使用するショットキバリア半
導体装置にも適用できる。
（２） 前記実施例ではチタン酸化物層の厚さを10Å〜
100Åとしたが、電極層と半導体領域との反応を有効に
抑制し且つ第１のショットキバリアを良好に形成するた
め、チタン酸化物層の厚さを20Å〜80Åとすることが望
ましい。また、チタン酸化物層の下側部分にチタン層と
見なせる層が残存する場合には、その厚みを量子力学的
なトンネル効果が可能なよう100Å以下とすることが好
ましい。
100Åとしたが、電極層と半導体領域との反応を有効に
抑制し且つ第１のショットキバリアを良好に形成するた
め、チタン酸化物層の厚さを20Å〜80Åとすることが望
ましい。また、チタン酸化物層の下側部分にチタン層と
見なせる層が残存する場合には、その厚みを量子力学的
なトンネル効果が可能なよう100Å以下とすることが好
ましい。
（３） GaAs等の化合物半導体では、その表面にＳ（硫
黄）、Se（セレン）等の原子を吸着させて表面を安定化
する技術が公知であるが、これらの原子が吸着されて表
面に単原子層又は数原子層レベルの層を被覆した半導体
基体にも本発明を適用できる。
黄）、Se（セレン）等の原子を吸着させて表面を安定化
する技術が公知であるが、これらの原子が吸着されて表
面に単原子層又は数原子層レベルの層を被覆した半導体
基体にも本発明を適用できる。
（４） 本発明は、Ti酸化物層（6b）を設けた抵抗性シ
ョットキバリアフィールドプレート構造の製造工程と組
合せると合理的である。しかし、高耐圧化が強く要求さ
れない場合には、Ti酸化物層（6b）を形成しなくても良
い。
ョットキバリアフィールドプレート構造の製造工程と組
合せると合理的である。しかし、高耐圧化が強く要求さ
れない場合には、Ti酸化物層（6b）を形成しなくても良
い。
（５） チタン酸化物層は、チタン層を形成する工程と
それを酸化する工程とを複数回繰り返して多層に形成し
ても良い。
それを酸化する工程とを複数回繰り返して多層に形成し
ても良い。
（６） バリア電極と半導体との組合せによっては熱処
理を受けた結果バリアハイトφＢが増加する場合がある
が、この様な場合にも本発明を適用することができる。
理を受けた結果バリアハイトφＢが増加する場合がある
が、この様な場合にも本発明を適用することができる。
（７） TiOXのＸが２よりも小さい範囲内でTi酸化物層
（6a）の酸化程度を高くする、即ちTi酸化物層（6a）の
シート抵抗を増大することにより、第１のショットキバ
リアのバリアハイトφＢを増大できる。また、10〜100
Åの範囲内でTi酸化物層（6a）の厚さを増大することに
よってもバリアハイトφＢを増大できる。従って、Ti酸
化物層（6a）の酸化程度及び厚さを変化することによ
り、同じチタン−アルミニウム系のGaAsショットキバリ
アダイオードでバリアハイトを広範囲で且つ安定して制
御できる。即ち、本発明は同じ金属系のショットキ半導
体装置でバリアハイトを広範囲で且つ安定して制御でき
る点で有効である。
（6a）の酸化程度を高くする、即ちTi酸化物層（6a）の
シート抵抗を増大することにより、第１のショットキバ
リアのバリアハイトφＢを増大できる。また、10〜100
Åの範囲内でTi酸化物層（6a）の厚さを増大することに
よってもバリアハイトφＢを増大できる。従って、Ti酸
化物層（6a）の酸化程度及び厚さを変化することによ
り、同じチタン−アルミニウム系のGaAsショットキバリ
アダイオードでバリアハイトを広範囲で且つ安定して制
御できる。即ち、本発明は同じ金属系のショットキ半導
体装置でバリアハイトを広範囲で且つ安定して制御でき
る点で有効である。
効果 以上のように、本発明によればショットキ障壁のバリ
アハイトφＢの変動が抑制されたショットキ障壁を有す
る半導体装置の製造方法を提供することができる。
アハイトφＢの変動が抑制されたショットキ障壁を有す
る半導体装置の製造方法を提供することができる。
第１図は本発明の一実施例によるショットキ障壁を有す
る半導体装置の製造方法を示す工程図、第２図は熱処理
によるバリアハイトの変化を略示するグラフである。 （１）……半導体基体、（２）……n+形領域、（３）…
…ｎ形領域（半導体領域）、（４）……Ti層（チタン
層）、（５）……電極、（６）……Ti酸化物層（チタン
酸化物層）、（７）……Al層（電極層）、（８）……バ
リア電極、（９）……絶縁膜、（10）……接続用電極、
る半導体装置の製造方法を示す工程図、第２図は熱処理
によるバリアハイトの変化を略示するグラフである。 （１）……半導体基体、（２）……n+形領域、（３）…
…ｎ形領域（半導体領域）、（４）……Ti層（チタン
層）、（５）……電極、（６）……Ti酸化物層（チタン
酸化物層）、（７）……Al層（電極層）、（８）……バ
リア電極、（９）……絶縁膜、（10）……接続用電極、
Claims (2)
- 【請求項１】半導体領域の一方の主面に設けられた半導
体領域に対してショットキ障壁を形成できるチタン層を
隣接して形成する工程と、前記チタン層を酸化してチタ
ン酸化物層に変換する工程と、前記チタン酸化物層の一
方の主面に前記半導体領域に対してショットキ障壁を形
成できる金属から成り且つ前記チタン酸化物層よりも厚
い電極層を形成し、前記半導体領域と前記チタン酸化物
層と前記電極層とから成る系の間にショットキ障壁を生
成させる工程とを含むショットキ障壁を有する半導体装
置の製造方法において、 前記チタン酸化物層は、厚さ10〜100Åを有し且つシー
ト抵抗１〜500MΩ／□であることを特徴とするショット
キ障壁を有する半導体装置の製造方法。 - 【請求項２】前記チタン酸化物層は抵抗性の層であり且
つ前記チタン酸化物層が単独で前記半導体領域の前記一
方の主面に隣接して形成されたときに前記チタン酸化物
層と前記半導体領域との間にショットキ障壁を形成する
請求項（１）記載のショットキ障壁を有する半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18153190A JP2932304B2 (ja) | 1990-07-11 | 1990-07-11 | ショットキ障壁を有する半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18153190A JP2932304B2 (ja) | 1990-07-11 | 1990-07-11 | ショットキ障壁を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0469974A JPH0469974A (ja) | 1992-03-05 |
| JP2932304B2 true JP2932304B2 (ja) | 1999-08-09 |
Family
ID=16102402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18153190A Expired - Fee Related JP2932304B2 (ja) | 1990-07-11 | 1990-07-11 | ショットキ障壁を有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2932304B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4751498B2 (ja) | 2000-03-30 | 2011-08-17 | 富士通株式会社 | 半導体三端子装置 |
| JP4606552B2 (ja) * | 2000-06-27 | 2011-01-05 | 富士通株式会社 | 半導体装置 |
-
1990
- 1990-07-11 JP JP18153190A patent/JP2932304B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0469974A (ja) | 1992-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109478571B (zh) | 半导体装置及半导体装置的制造方法 | |
| JP7353957B2 (ja) | 半導体装置及びその製造方法 | |
| JP2932304B2 (ja) | ショットキ障壁を有する半導体装置の製造方法 | |
| US5221638A (en) | Method of manufacturing a Schottky barrier semiconductor device | |
| JP3068119B2 (ja) | ショットキ障壁を有する半導体装置 | |
| JP2932305B2 (ja) | 半導体装置の製造方法 | |
| JPH0139222B2 (ja) | ||
| KR100335701B1 (ko) | 막형상 복합구조체 및 그 제조방법 | |
| JP2000299479A (ja) | ショットキーダイオードおよびその製造方法 | |
| JPH0515311B2 (ja) | ||
| JP3029064B2 (ja) | ショットキ障壁を有する半導体装置の製造方法 | |
| JP3139506B2 (ja) | ショットキ障壁を有する半導体装置の製造方法 | |
| JP2884376B2 (ja) | 金属酸化物抵抗体の形成方法 | |
| JP2005116725A (ja) | 半導体装置及びその製造方法 | |
| JP4606552B2 (ja) | 半導体装置 | |
| JPH04174560A (ja) | 半導体装置とその製造方法 | |
| JPH08316498A (ja) | ダイヤモンド半導体整流素子 | |
| JPH0515312B2 (ja) | ||
| JP2746241B2 (ja) | アロイ・オーミック・コンタクト電極及びその形成方法 | |
| JPH0618273B2 (ja) | ショットキバリア半導体装置 | |
| JPH042167A (ja) | ショットキバリア半導体装置 | |
| JP3389944B2 (ja) | ショットキバリア半導体装置の製造方法 | |
| JPS58164241A (ja) | 半導体装置の製造方法 | |
| JP3175761B2 (ja) | ショットキバリア半導体装置の製造方法 | |
| JPH03211880A (ja) | ショットキー接合の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |