JP3139506B2 - ショットキ障壁を有する半導体装置の製造方法 - Google Patents
ショットキ障壁を有する半導体装置の製造方法Info
- Publication number
- JP3139506B2 JP3139506B2 JP23018791A JP23018791A JP3139506B2 JP 3139506 B2 JP3139506 B2 JP 3139506B2 JP 23018791 A JP23018791 A JP 23018791A JP 23018791 A JP23018791 A JP 23018791A JP 3139506 B2 JP3139506 B2 JP 3139506B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- schottky barrier
- layer
- barrier
- vacuum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明はショットキ障壁を有する
半導体装置の製造方法に関する。
半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体領域とバリア電極との組み合わせ
により生成されるショットキ障壁（ショットキバリア）
の特性は、主としてその障壁の高さ（バリアハイト）Φ
Bによって決定される。即ち、一般にバリアハイトΦBを
高くすると逆方向漏れ電流は小さくなるが順方向電圧降
下は大きくなる。反対にバリアハイトΦBを低くすると
順方向電圧降下は小さくなるが逆方向漏れ電流は大きく
なる。従って、要求される電気的特性に応じてバリアハ
イトΦBの高さを選択できることが理想的である。
により生成されるショットキ障壁（ショットキバリア）
の特性は、主としてその障壁の高さ（バリアハイト）Φ
Bによって決定される。即ち、一般にバリアハイトΦBを
高くすると逆方向漏れ電流は小さくなるが順方向電圧降
下は大きくなる。反対にバリアハイトΦBを低くすると
順方向電圧降下は小さくなるが逆方向漏れ電流は大きく
なる。従って、要求される電気的特性に応じてバリアハ
イトΦBの高さを選択できることが理想的である。
【０００３】
【発明が解決しようとする課題】ところが、ショットキ
障壁のバリアハイトΦBは、使用するバリア金属の種類
により必然的に決定される。また、バリアハイトΦBの
高さは熱処理によって変動し易いため、バリアハイトΦ
Bを広範囲に且つ安定に制御することが困難である。
障壁のバリアハイトΦBは、使用するバリア金属の種類
により必然的に決定される。また、バリアハイトΦBの
高さは熱処理によって変動し易いため、バリアハイトΦ
Bを広範囲に且つ安定に制御することが困難である。
【０００４】そこで、本発明は、バリアハイトΦBの高
さを広範囲に且つ安定に制御でき所望の高さのバリアハ
イトΦBを備えたショットキ障壁を有する半導体装置を
製造することを目的とする。
さを広範囲に且つ安定に制御でき所望の高さのバリアハ
イトΦBを備えたショットキ障壁を有する半導体装置を
製造することを目的とする。
【０００５】
【課題を解決するための手段】本発明によるショットキ
障壁を有する半導体装置の製造方法は、残留ガスを含む
雰囲気中で、半導体領域（3）との組み合わせによりシ
ョットキ障壁を生成できる金属を第１の真空度又は第１
の蒸着速度で半導体領域（3）の主面に真空蒸着して、
残留ガスの分子を含有する第１の電極層（4）を形成す
る工程と、半導体領域（3）との組み合わせによりショ
ットキ障壁を生成できる金属を第１の真空度よりも相対
的に高い第２の真空度で又は第１の蒸着速度と同じ又は
第１の蒸着速度よりも大きい第２の蒸着速度で第１の電
極層（4）の上に真空蒸着して第２の電極層（5）を形成
する工程と、第２の電極層（5）の周辺側を除去して、
内側にある第２の電極層（5a）、内側にある第２の電極
層（5a）の下部にある第１の電極層（4a）及び下部にあ
る第１の電極層（4a）を隣接して包囲する第１の電極層
（4b）を残存させる工程と、包囲する第１の電極層（4
b）を酸化して酸化物薄層（7）を形成する工程とを含
む。第２の電極層（5）により被覆された第１の電極層
（4）及び第２の電極層（5）から成るバリア電極（8）
と半導体領域（3）との組み合わせにより第１のショッ
トキ障壁が形成されると共に、第２の電極層（5）によ
り被覆されない酸化物薄層（7）と半導体領域（3）との
組み合わせにより第２のショットキ障壁が形成される。
半導体領域（3）、第１の電極層（4）及び第２の電極層
（5）との組み合わせにより生成されるショットキ障壁
のバリアハイトの高さを第１の真空度又は第１の蒸着速
度及び第１の電極層（4）の厚みの調整により決定す
る。
障壁を有する半導体装置の製造方法は、残留ガスを含む
雰囲気中で、半導体領域（3）との組み合わせによりシ
ョットキ障壁を生成できる金属を第１の真空度又は第１
の蒸着速度で半導体領域（3）の主面に真空蒸着して、
残留ガスの分子を含有する第１の電極層（4）を形成す
る工程と、半導体領域（3）との組み合わせによりショ
ットキ障壁を生成できる金属を第１の真空度よりも相対
的に高い第２の真空度で又は第１の蒸着速度と同じ又は
第１の蒸着速度よりも大きい第２の蒸着速度で第１の電
極層（4）の上に真空蒸着して第２の電極層（5）を形成
する工程と、第２の電極層（5）の周辺側を除去して、
内側にある第２の電極層（5a）、内側にある第２の電極
層（5a）の下部にある第１の電極層（4a）及び下部にあ
る第１の電極層（4a）を隣接して包囲する第１の電極層
（4b）を残存させる工程と、包囲する第１の電極層（4
b）を酸化して酸化物薄層（7）を形成する工程とを含
む。第２の電極層（5）により被覆された第１の電極層
（4）及び第２の電極層（5）から成るバリア電極（8）
と半導体領域（3）との組み合わせにより第１のショッ
トキ障壁が形成されると共に、第２の電極層（5）によ
り被覆されない酸化物薄層（7）と半導体領域（3）との
組み合わせにより第２のショットキ障壁が形成される。
半導体領域（3）、第１の電極層（4）及び第２の電極層
（5）との組み合わせにより生成されるショットキ障壁
のバリアハイトの高さを第１の真空度又は第１の蒸着速
度及び第１の電極層（4）の厚みの調整により決定す
る。
【０００６】
【作用】残留ガス（蒸着物質以外の不純物ガス）を含む
雰囲気中で、第１の真空度又は第１の蒸着速度で半導体
領域（3）の主面に真空蒸着を行って第１の電極層（4）
を形成すると、第１の電極層（4）中には残留ガス分子
が吸着される。吸着された残留ガス分子は、その後の熱
処理時に第２の電極層（5）、第１の電極層（4a）及び
半導体領域（3）の間の反応を抑制する。第１の電極層
（4）を形成する際の第１の真空度を低くするか又は第
１の蒸着速度を小さくすると、残留ガス分子の吸着量が
増加するので、反応抑制効果が促進されてショットキ障
壁のバリアハイトを相対的に高いレベルに安定化でき
る。逆に、第１の真空度を高くするか又は第１の蒸着速
度を大きくすると、残留ガス分子の吸着量が減少するの
で、反応抑制効果が低減されてショットキ障壁のバリア
ハイトを相対的に低いレベルに安定化できる。更に、第
１の電極層（4）の厚みを増大するとショットキ障壁の
バリアハイトを相対的に低くでき、第１の電極層（4）
の厚みを減少するとバリアハイトを相対的に高くでき
る。従って、第１の電極層（4）を形成する際の第１の
真空度又は第１の蒸着速度を調整すると共に、第１の電
極層（4）の厚みを制御することにより、ショットキ障
壁のバリアハイトの高さを広範囲に且つ安定に制御する
ことができる。バリア電極（8）と半導体領域（3）との
組み合わせにより第１のショットキ障壁が形成されると
共に、酸化物薄層（7）と半導体領域（3）との組み合わ
せにより第２のショットキ障壁が第１のショットキ障壁
を隣接して包囲するように環状に形成される。酸化物薄
層（7）は抵抗性ショットキバリアフィールドプレート
として機能し、第１のショットキ障壁の周辺耐圧を向上
する作用を発揮する。
雰囲気中で、第１の真空度又は第１の蒸着速度で半導体
領域（3）の主面に真空蒸着を行って第１の電極層（4）
を形成すると、第１の電極層（4）中には残留ガス分子
が吸着される。吸着された残留ガス分子は、その後の熱
処理時に第２の電極層（5）、第１の電極層（4a）及び
半導体領域（3）の間の反応を抑制する。第１の電極層
（4）を形成する際の第１の真空度を低くするか又は第
１の蒸着速度を小さくすると、残留ガス分子の吸着量が
増加するので、反応抑制効果が促進されてショットキ障
壁のバリアハイトを相対的に高いレベルに安定化でき
る。逆に、第１の真空度を高くするか又は第１の蒸着速
度を大きくすると、残留ガス分子の吸着量が減少するの
で、反応抑制効果が低減されてショットキ障壁のバリア
ハイトを相対的に低いレベルに安定化できる。更に、第
１の電極層（4）の厚みを増大するとショットキ障壁の
バリアハイトを相対的に低くでき、第１の電極層（4）
の厚みを減少するとバリアハイトを相対的に高くでき
る。従って、第１の電極層（4）を形成する際の第１の
真空度又は第１の蒸着速度を調整すると共に、第１の電
極層（4）の厚みを制御することにより、ショットキ障
壁のバリアハイトの高さを広範囲に且つ安定に制御する
ことができる。バリア電極（8）と半導体領域（3）との
組み合わせにより第１のショットキ障壁が形成されると
共に、酸化物薄層（7）と半導体領域（3）との組み合わ
せにより第２のショットキ障壁が第１のショットキ障壁
を隣接して包囲するように環状に形成される。酸化物薄
層（7）は抵抗性ショットキバリアフィールドプレート
として機能し、第１のショットキ障壁の周辺耐圧を向上
する作用を発揮する。
【０００７】
【実施例】次に、本発明の一実施例に係るショットキバ
リアダイオードの製造方法を図１〜図６について説明す
る。
リアダイオードの製造方法を図１〜図６について説明す
る。
【０００８】まず、図１に示すように、ｎ+形領域（2）
と、ｎ+形領域（2）の上面にエピタキシャル成長で形成
したｎ形領域（3）とを含むＧａＡｓ（砒化ガリウム）
から成る半導体基体（1）を準備する。次に、図２に示
すようにｎ形領域（3）との組み合わせによりショット
キ障壁を生成できる金属としてＴｉ薄層（第１の電極
層）（4）を形成する。Ｔｉ薄層（4）は、半導体基体
（1）を配置した蒸着槽（チャンバ）内を第１の真空度
として１×１０-6torr〜１×１０-4torrの真空度が相対
的に低い雰囲気に保持した状態で、蒸着物としてＴｉを
半導体基体（1）の主面全体に約５０オングストローム
の厚さで真空蒸着することにより形成される。次に、Ｔ
ｉ薄層（4）の全面上にＡｌ層（第２の電極層）（5）を
形成する。Ａｌ層（5）は、半導体基体（1）を配置した
蒸着槽内を第２の真空度として１×１０-6torr以下の真
空度が相対的に高い雰囲気に保持した状態で、蒸着物と
してＡｌをＴｉ薄層（4）の上に２マイクロメータの厚
さで真空蒸着することにより形成される。また、ｎ+形
領域（2）の下面には、Ａｕ（金）−Ｇｅ（ゲルマニウ
ム）の合金等から成るオーミック接触の電極（6）を真
空蒸着により形成する。
と、ｎ+形領域（2）の上面にエピタキシャル成長で形成
したｎ形領域（3）とを含むＧａＡｓ（砒化ガリウム）
から成る半導体基体（1）を準備する。次に、図２に示
すようにｎ形領域（3）との組み合わせによりショット
キ障壁を生成できる金属としてＴｉ薄層（第１の電極
層）（4）を形成する。Ｔｉ薄層（4）は、半導体基体
（1）を配置した蒸着槽（チャンバ）内を第１の真空度
として１×１０-6torr〜１×１０-4torrの真空度が相対
的に低い雰囲気に保持した状態で、蒸着物としてＴｉを
半導体基体（1）の主面全体に約５０オングストローム
の厚さで真空蒸着することにより形成される。次に、Ｔ
ｉ薄層（4）の全面上にＡｌ層（第２の電極層）（5）を
形成する。Ａｌ層（5）は、半導体基体（1）を配置した
蒸着槽内を第２の真空度として１×１０-6torr以下の真
空度が相対的に高い雰囲気に保持した状態で、蒸着物と
してＡｌをＴｉ薄層（4）の上に２マイクロメータの厚
さで真空蒸着することにより形成される。また、ｎ+形
領域（2）の下面には、Ａｕ（金）−Ｇｅ（ゲルマニウ
ム）の合金等から成るオーミック接触の電極（6）を真
空蒸着により形成する。
【０００９】続いて、図３に示すように、フォトエッチ
ングによりＡｌ層（5）の素子周辺側をエッチング除去
し、Ａｌ層（5a）を残存させる。残存させたＡｌ層（5
a）は、順方向電流の主通路となり且つショットキ障壁
を形成する領域に対応している。更に、フォトエッチン
グにより素子周辺領域からＴｉ層（4）を除去し、Ａｌ
層（5a）の下部にあるＴｉ薄層（4a）とこれを隣接して
包囲するＴｉ薄層（4b）とを残存させる。次に、空気中
で３８０℃、５〜３０分間程度の熱酸化処理を施す。こ
れにより、図４に示すように、Ａｌ層（5a）で被覆され
ていないＴｉ薄層（4b）は酸化されてチタンの酸化物の
薄層（Ｔｉ酸化物薄層）（7）となるが、Ａｌ層（5a）
の下部のＴｉ薄層（4a）はＡｌ層（5a）にマスクされて
いるので酸化されない。ＡｌとＴｉはいずれもｎ形Ｇａ
Ａｓ半導体に対してショットキ障壁を生成可能な金属で
あるから、Ｔｉ薄層（4a）及びＡｌ層（5a）の両層を組
合わせてバリア電極（8）と称する。その後、図５に示
すように、プラズマＣＶＤ法によって形成したシリコン
酸化膜からなる絶縁膜（9）でＴｉ酸化物薄層（7）の上
面を被覆する。更に、Ａｌ層（5a）と絶縁膜（9）の上
面にＡｌから成る接続用電極（10）を形成する。以上の
工程を経て電力用ショットキバリアダイオードチップが
完成する。
ングによりＡｌ層（5）の素子周辺側をエッチング除去
し、Ａｌ層（5a）を残存させる。残存させたＡｌ層（5
a）は、順方向電流の主通路となり且つショットキ障壁
を形成する領域に対応している。更に、フォトエッチン
グにより素子周辺領域からＴｉ層（4）を除去し、Ａｌ
層（5a）の下部にあるＴｉ薄層（4a）とこれを隣接して
包囲するＴｉ薄層（4b）とを残存させる。次に、空気中
で３８０℃、５〜３０分間程度の熱酸化処理を施す。こ
れにより、図４に示すように、Ａｌ層（5a）で被覆され
ていないＴｉ薄層（4b）は酸化されてチタンの酸化物の
薄層（Ｔｉ酸化物薄層）（7）となるが、Ａｌ層（5a）
の下部のＴｉ薄層（4a）はＡｌ層（5a）にマスクされて
いるので酸化されない。ＡｌとＴｉはいずれもｎ形Ｇａ
Ａｓ半導体に対してショットキ障壁を生成可能な金属で
あるから、Ｔｉ薄層（4a）及びＡｌ層（5a）の両層を組
合わせてバリア電極（8）と称する。その後、図５に示
すように、プラズマＣＶＤ法によって形成したシリコン
酸化膜からなる絶縁膜（9）でＴｉ酸化物薄層（7）の上
面を被覆する。更に、Ａｌ層（5a）と絶縁膜（9）の上
面にＡｌから成る接続用電極（10）を形成する。以上の
工程を経て電力用ショットキバリアダイオードチップが
完成する。
【００１０】上記のショットキバリアダイオードチップ
では、バリア電極（8）とｎ形領域（3）との組み合わせ
により第１のショットキ障壁が生成され、Ｔｉ酸化物薄
層（7）とｎ形領域（3）との組み合わせにより第２のシ
ョットキ障壁が生成される。平面的に見て、第２のショ
ットキ障壁は第１のショットキ障壁を隣接して包囲する
よう環状に形成される。Ｔｉ酸化物薄層（7）は抵抗性
ショットキバリアフィールドプレートとして機能し、第
１のショットキ障壁の周辺耐圧を向上する作用を発揮す
る。この抵抗性ショットキバリアフィールドプレートに
ついては、本願出願人によって特願昭６３−２８５０４
９号（特開平１−２５１６５６号公報）他によって特許
出願されている。
では、バリア電極（8）とｎ形領域（3）との組み合わせ
により第１のショットキ障壁が生成され、Ｔｉ酸化物薄
層（7）とｎ形領域（3）との組み合わせにより第２のシ
ョットキ障壁が生成される。平面的に見て、第２のショ
ットキ障壁は第１のショットキ障壁を隣接して包囲する
よう環状に形成される。Ｔｉ酸化物薄層（7）は抵抗性
ショットキバリアフィールドプレートとして機能し、第
１のショットキ障壁の周辺耐圧を向上する作用を発揮す
る。この抵抗性ショットキバリアフィールドプレートに
ついては、本願出願人によって特願昭６３−２８５０４
９号（特開平１−２５１６５６号公報）他によって特許
出願されている。
【００１１】図６は、本実施例に基づき製造されたショ
ットキバリアダイオードチップに熱処理を施したときの
熱処理時間に対する第１のショットキ障壁のバリアハイ
トΦBの変化を概念的に示す。図示の実線Ａ、Ｂ、Ｃ
は、真空蒸着によってＴｉ薄層（4）を形成するときの
蒸着槽内の圧力をそれぞれ１×１０-6torr、１×１０-5
torr、１×１０-4torrと変化させた場合の熱処理時間に
対するバリアハイトΦBの変化を示す。
ットキバリアダイオードチップに熱処理を施したときの
熱処理時間に対する第１のショットキ障壁のバリアハイ
トΦBの変化を概念的に示す。図示の実線Ａ、Ｂ、Ｃ
は、真空蒸着によってＴｉ薄層（4）を形成するときの
蒸着槽内の圧力をそれぞれ１×１０-6torr、１×１０-5
torr、１×１０-4torrと変化させた場合の熱処理時間に
対するバリアハイトΦBの変化を示す。
【００１２】図６は、Ｔｉ薄層（4）を真空蒸着すると
きの蒸着槽内の真空度を低くすることによって第１のシ
ョットキ障壁のバリアハイトを高いレベルに安定化でき
ること、逆にＴｉ薄層（4）を真空蒸着するときの蒸着
槽内の真空度を高くすることによって前記第１のショッ
トキ障壁のバリアハイトを低いレベルに安定化できるこ
とを示している。なお、第１のショッキ障壁のバリアハ
イトΦBの初期値（熱処理前のバリアハイトの高さ）
は、Ａｌ層（5）をｎ形領域（3）に直接に隣接させた場
合に生成されるショットキ障壁のバリアハイトの初期値
に極めて近い。これらの方法によって製作される各種バ
リアハイトΦBをもつショットキバリアダイオードの理
想係数であるｎ値は全て１.０１〜１.０５の範囲にあ
り、特性上、何ら問題がなく優れたダイオードであるこ
とが確認されている。
きの蒸着槽内の真空度を低くすることによって第１のシ
ョットキ障壁のバリアハイトを高いレベルに安定化でき
ること、逆にＴｉ薄層（4）を真空蒸着するときの蒸着
槽内の真空度を高くすることによって前記第１のショッ
トキ障壁のバリアハイトを低いレベルに安定化できるこ
とを示している。なお、第１のショッキ障壁のバリアハ
イトΦBの初期値（熱処理前のバリアハイトの高さ）
は、Ａｌ層（5）をｎ形領域（3）に直接に隣接させた場
合に生成されるショットキ障壁のバリアハイトの初期値
に極めて近い。これらの方法によって製作される各種バ
リアハイトΦBをもつショットキバリアダイオードの理
想係数であるｎ値は全て１.０１〜１.０５の範囲にあ
り、特性上、何ら問題がなく優れたダイオードであるこ
とが確認されている。
【００１３】以上のように、本実施例のショットキバリ
アダイオードの製造方法によれば、同一金属系のショッ
トキバリアダイオードのバリアハイトの大きさを広範囲
に且つ安定に制御することができる。本実施例におい
て、第１のショットキ障壁のバリアハイトを広範囲に且
つ安定に制御できる理由は必ずしも明らかではないが、
蒸着槽内にはその真空度に応じて残留ガス（蒸着物質以
外の他の不純物ガスであり、例えばＨ2Ｏ（水分）が比
較的多く含まれている。）が存在するために、Ｔｉ薄層
（4）を比較的真空度の低い雰囲気中で真空蒸着すると
Ｔｉ薄層（4）中のＴｉ分子の粒界に酸素等の残留ガス
分子が吸着され、吸着された残留ガス分子がその後の熱
処理時におけるＡｌ層（5）とＴｉ薄層（4a）とｎ形領
域（3）との間の反応を抑制することが原因と考えられ
る。従って、Ｔｉ薄層（4）を形成する雰囲気の真空度
を低くすれば、それに応じて前記残留ガス分子の吸着量
が増加し、これにより反応抑制効果が促進されてバリア
ハイトを相対的に高いレベルに安定化できる。
アダイオードの製造方法によれば、同一金属系のショッ
トキバリアダイオードのバリアハイトの大きさを広範囲
に且つ安定に制御することができる。本実施例におい
て、第１のショットキ障壁のバリアハイトを広範囲に且
つ安定に制御できる理由は必ずしも明らかではないが、
蒸着槽内にはその真空度に応じて残留ガス（蒸着物質以
外の他の不純物ガスであり、例えばＨ2Ｏ（水分）が比
較的多く含まれている。）が存在するために、Ｔｉ薄層
（4）を比較的真空度の低い雰囲気中で真空蒸着すると
Ｔｉ薄層（4）中のＴｉ分子の粒界に酸素等の残留ガス
分子が吸着され、吸着された残留ガス分子がその後の熱
処理時におけるＡｌ層（5）とＴｉ薄層（4a）とｎ形領
域（3）との間の反応を抑制することが原因と考えられ
る。従って、Ｔｉ薄層（4）を形成する雰囲気の真空度
を低くすれば、それに応じて前記残留ガス分子の吸着量
が増加し、これにより反応抑制効果が促進されてバリア
ハイトを相対的に高いレベルに安定化できる。
【００１４】本発明の他の実施例では、Ｔｉ薄層（4）
を真空蒸着するときの蒸着速度を制御することにより前
記の実施例と同様にＴｉ薄層（4）中に含有させる残留
ガス分子を制御することができる。即ち、所要時間当り
に蒸発させるＴｉの量を制御することによりｎ形領域
（3）、Ｔｉ薄層（4）及びＡｌ層（5）の組み合わせに
より生成されるショットキ障壁のバリアハイトの高さを
制御することが可能となる。この実施例においても第１
のショットキ障壁のバリアハイトを広範囲に且つ安定に
制御することが確認されている。Ｔｉを真空蒸着すると
きの蒸着速度を小さくすれば、Ｔｉが蒸着槽内を飛散す
るときにこれに付着する残留ガス分子の量が増加して、
バリアハイトを相対的に高いレベルに安定化できる。逆
に、蒸着速度を大きくすれば、Ｔｉが蒸着槽内を飛散す
るときにこれに付着する残留ガス分子の量が減少してバ
リアハイトを相対的に低いレベルに安定化できる。Ａｌ
層（5）を真空蒸着するときの蒸着速度はＴｉ薄層（4）
を真空蒸着するときの蒸着速度と同じか又は早くする。
を真空蒸着するときの蒸着速度を制御することにより前
記の実施例と同様にＴｉ薄層（4）中に含有させる残留
ガス分子を制御することができる。即ち、所要時間当り
に蒸発させるＴｉの量を制御することによりｎ形領域
（3）、Ｔｉ薄層（4）及びＡｌ層（5）の組み合わせに
より生成されるショットキ障壁のバリアハイトの高さを
制御することが可能となる。この実施例においても第１
のショットキ障壁のバリアハイトを広範囲に且つ安定に
制御することが確認されている。Ｔｉを真空蒸着すると
きの蒸着速度を小さくすれば、Ｔｉが蒸着槽内を飛散す
るときにこれに付着する残留ガス分子の量が増加して、
バリアハイトを相対的に高いレベルに安定化できる。逆
に、蒸着速度を大きくすれば、Ｔｉが蒸着槽内を飛散す
るときにこれに付着する残留ガス分子の量が減少してバ
リアハイトを相対的に低いレベルに安定化できる。Ａｌ
層（5）を真空蒸着するときの蒸着速度はＴｉ薄層（4）
を真空蒸着するときの蒸着速度と同じか又は早くする。
【００１５】本発明の実施態様は前記実施例に限定され
ず、変更が可能である。 （1） ＧａＡｓの代わりにＩｎＰ（燐化インジウム）
等のIII−Ｖ族化合物やシリコンを使用するショットキ
バリア半導体装置の製造方法にも適用できる。 （2） 第１の電極層（4）の厚みは、本発明の効果が十
分に得られるように１０オングストローム〜１００オン
グストローム、望ましくは２０オングストローム〜８０
オングストロームの範囲に設定するのが良い。なお、第
１の電極層（4）の厚みを増大するとショットキ障壁の
バリアハイトを相対的に低くでき、第１の電極層（4）
の厚みを減少するとバリアハイトを相対的に高くでき
る。従って、第１の電極層（4）の厚み制御と本発明と
を組み合わせることにより、さらにバリアハイトのレベ
ルを広範囲に且つ安定に制御することができる。
ず、変更が可能である。 （1） ＧａＡｓの代わりにＩｎＰ（燐化インジウム）
等のIII−Ｖ族化合物やシリコンを使用するショットキ
バリア半導体装置の製造方法にも適用できる。 （2） 第１の電極層（4）の厚みは、本発明の効果が十
分に得られるように１０オングストローム〜１００オン
グストローム、望ましくは２０オングストローム〜８０
オングストロームの範囲に設定するのが良い。なお、第
１の電極層（4）の厚みを増大するとショットキ障壁の
バリアハイトを相対的に低くでき、第１の電極層（4）
の厚みを減少するとバリアハイトを相対的に高くでき
る。従って、第１の電極層（4）の厚み制御と本発明と
を組み合わせることにより、さらにバリアハイトのレベ
ルを広範囲に且つ安定に制御することができる。
【００１６】
【発明の効果】以上のように、本発明によれば、所望の
高さのバリアハイトΦBを備えたショットキ障壁を有す
る半導体装置を製造することができる。
高さのバリアハイトΦBを備えたショットキ障壁を有す
る半導体装置を製造することができる。
【図１】本発明の実施例を示すショットキバリアダイオ
ードの製造方法に使用する半導体基体の断面図
ードの製造方法に使用する半導体基体の断面図
【図２】図１の半導体基体にＴｉ薄層とＡｌ層とを形成
した状態を示す断面図
した状態を示す断面図
【図３】図２のＴｉ薄層とＡｌ層の素子周辺側をエッチ
ング除去した状態を示す断面図
ング除去した状態を示す断面図
【図４】図３のＴｉ薄層を酸化した状態を示す断面図
【図５】図４に絶縁膜と接続用電極とを形成した状態を
示す断面図
示す断面図
【図６】本発明の実施例により製造したショットキバリ
アダイオードの熱処理時間に対するバリアハイトの変化
を示すグラフ
アダイオードの熱処理時間に対するバリアハイトの変化
を示すグラフ
（3）．．ｎ形領域（半導体領域）、（4）．．Ｔｉ薄層
（第１の電極層）、（5）．．Ａｌ層（第２の電極
層）、
（第１の電極層）、（5）．．Ａｌ層（第２の電極
層）、
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−22475（ＪＰ，Ａ) 特開 昭63−157466（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872
Claims (2)
- 【請求項１】 残留ガスを含む雰囲気中で、半導体領域
との組み合わせによりショットキ障壁を生成できる金属
を第１の真空度で前記半導体領域の主面に真空蒸着し
て、前記残留ガスの分子を含有する第１の電極層を形成
する工程と、 前記半導体領域との組み合わせによりショットキ障壁を
生成できる金属を前記第１の真空度よりも相対的に高い
第２の真空度で前記第１の電極層の上に真空蒸着して第
２の電極層を形成する工程と、 前記第２の電極層の周辺側を除去して、内側にある前記
第２の電極層、内側にある該第２の電極層の下部にある
第１の電極層及び下部にある該第１の電極層を隣接して
包囲する第１の電極層を残存させる工程と、 前記包囲する第１の電極層を酸化して酸化物薄層を形成
する工程とを含み、 前記第２の電極層により被覆された前記第１の電極層及
び前記第２の電極層から成るバリア電極と前記半導体領
域との組み合わせにより第１のショットキ障壁を形成す
ると共に、前記第２の電極層により被覆されない酸化物
薄層と前記半導体領域との組み合わせにより第２のショ
ットキ障壁を形成し、 前記半導体領域、前記第１の電極層及び前記第２の電極
層との組み合わせにより生成されるショットキ障壁のバ
リアハイトの高さを前記第１の真空度及び前記第１の電
極層の厚みの調整により決定することを特徴とするショ
ットキ障壁を有する半導体装置の製造方法。 - 【請求項２】 残留ガスを含む雰囲気中で、半導体領域
との組み合わせによりショットキ障壁を生成できる金属
を第１の蒸着速度で前記半導体領域の主面に真空蒸着し
て、前記残留ガスの分子を含有する第１の電極層を形成
する工程と、 前記半導体領域との組み合わせによりショットキ障壁を
生成できる金属を前記第１の蒸着速度と同じ又は前記第
１の蒸着速度よりも大きい第２の蒸着速度で前記第１の
電極層の上に真空蒸着して第２の電極層を形成する工程
と、 前記第２の電極層の周辺側を除去して、内側にある前記
第２の電極層、内側にある該第２の電極層の下部にある
第１の電極層及び下部にある該第１の電極層を隣接して
包囲する第１の電極層を残存させる工程と、 前記包囲する第１の電極層を酸化して酸化物薄層を形成
する工程とを含み、 前記第２の電極層により被覆された前記第１の電極層及
び前記第２の電極層から成るバリア電極と前記半導体領
域との組み合わせにより第１のショットキ障壁を形成す
ると共に、前記第２の電極層により被覆されない酸化物
薄層と前記半導体領域との組み合わせにより第２のショ
ットキ障壁を形成し、 前記半導体領域、前記第１の電極層及び前記第２の電極
層との組み合わせにより生成されるショットキ障壁のバ
リアハイトの高さを前記第１の蒸着速度及び前記第１の
電極層の厚みの調整により決定することを特徴とするシ
ョットキ障壁を有する半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23018791A JP3139506B2 (ja) | 1991-09-10 | 1991-09-10 | ショットキ障壁を有する半導体装置の製造方法 |
| US07/900,440 US5221638A (en) | 1991-09-10 | 1992-06-18 | Method of manufacturing a Schottky barrier semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23018791A JP3139506B2 (ja) | 1991-09-10 | 1991-09-10 | ショットキ障壁を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0567774A JPH0567774A (ja) | 1993-03-19 |
| JP3139506B2 true JP3139506B2 (ja) | 2001-03-05 |
Family
ID=16903958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23018791A Expired - Fee Related JP3139506B2 (ja) | 1991-09-10 | 1991-09-10 | ショットキ障壁を有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3139506B2 (ja) |
-
1991
- 1991-09-10 JP JP23018791A patent/JP3139506B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0567774A (ja) | 1993-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0064829B1 (en) | High electron mobility semiconductor device and process for producing the same | |
| JP2019012836A (ja) | 半導体素子 | |
| JP3068119B2 (ja) | ショットキ障壁を有する半導体装置 | |
| US5221638A (en) | Method of manufacturing a Schottky barrier semiconductor device | |
| JP3139506B2 (ja) | ショットキ障壁を有する半導体装置の製造方法 | |
| JP3360945B2 (ja) | 電極構造及びその製造方法 | |
| JP3029064B2 (ja) | ショットキ障壁を有する半導体装置の製造方法 | |
| JP2932304B2 (ja) | ショットキ障壁を有する半導体装置の製造方法 | |
| JPH0515311B2 (ja) | ||
| JP2932305B2 (ja) | 半導体装置の製造方法 | |
| JP3629861B2 (ja) | 半導体装置の製造方法 | |
| JP3156246B2 (ja) | 電界効果型半導体装置並びに作製方法 | |
| JP2001298031A (ja) | 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置 | |
| JP3139003B2 (ja) | 共鳴トンネリングダイオードの製造方法 | |
| JPH04174560A (ja) | 半導体装置とその製造方法 | |
| JP2884376B2 (ja) | 金属酸化物抵抗体の形成方法 | |
| JPH0515312B2 (ja) | ||
| JPH0245976A (ja) | 炭化ケイ素の電極形成方法 | |
| JP2001308348A (ja) | 半導体サージ防護素子及びその製造方法、並びにそれを用いた電子回路 | |
| JPH0618273B2 (ja) | ショットキバリア半導体装置 | |
| JP2977378B2 (ja) | オーミック電極 | |
| KR20230092791A (ko) | 산화니켈의 캐리어 농도 조절 방법 및 그 방법으로 제조된 쇼트키 다이오드 | |
| JPH0618278B2 (ja) | シヨツトキバリア半導体装置 | |
| JP2650972B2 (ja) | 半導体装置の製造方法 | |
| JPH0613337A (ja) | アルミニウムドーパント分布の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20071215 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20091215 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20101215 |
|
| LAPS | Cancellation because of no payment of annual fees |