JPH0567774A - シヨツトキ障壁を有する半導体装置の製造方法 - Google Patents
シヨツトキ障壁を有する半導体装置の製造方法Info
- Publication number
- JPH0567774A JPH0567774A JP23018791A JP23018791A JPH0567774A JP H0567774 A JPH0567774 A JP H0567774A JP 23018791 A JP23018791 A JP 23018791A JP 23018791 A JP23018791 A JP 23018791A JP H0567774 A JPH0567774 A JP H0567774A
- Authority
- JP
- Japan
- Prior art keywords
- schottky barrier
- barrier
- layer
- vacuum
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】バリアハイトΦBの高さを広範囲に且つ安定に
制御でき所望の高さのバリアハイトΦBを備えたショッ
トキ障壁を有する半導体装置を製造する方法を提供す
る。 【構成】 Ｔi薄層４ａの蒸着時にその真空度又は蒸着
速度を変えることにより、ｎ形領域３とＴi薄層４ａと
Ａl層５ａとの組み合わせによって形成されるショット
キ障壁のバリアハイトΦBを制御する。
制御でき所望の高さのバリアハイトΦBを備えたショッ
トキ障壁を有する半導体装置を製造する方法を提供す
る。 【構成】 Ｔi薄層４ａの蒸着時にその真空度又は蒸着
速度を変えることにより、ｎ形領域３とＴi薄層４ａと
Ａl層５ａとの組み合わせによって形成されるショット
キ障壁のバリアハイトΦBを制御する。
Description
【０００１】
【産業上の利用分野】本発明はショットキ障壁を有する
半導体装置の製造方法に関する。
半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体領域とバリア電極との組み合わせ
により生成されるショットキ障壁（ショットキバリア）
の特性は、主としてその障壁の高さ（バリアハイト）Φ
Bによって決定される。即ち、一般にバリアハイトΦBを
高くすると逆方向漏れ電流は小さくなるが順方向電圧降
下は大きくなる特性を示す。反対にバリアハイトΦBを
低くすると順方向電圧降下は小さくなるが、逆方向漏れ
電流は大きくなる特性を示す。したがって要求される電
気的特性に応じてバリアハイトΦBの高さを選択できる
ことが理想的である。
により生成されるショットキ障壁（ショットキバリア）
の特性は、主としてその障壁の高さ（バリアハイト）Φ
Bによって決定される。即ち、一般にバリアハイトΦBを
高くすると逆方向漏れ電流は小さくなるが順方向電圧降
下は大きくなる特性を示す。反対にバリアハイトΦBを
低くすると順方向電圧降下は小さくなるが、逆方向漏れ
電流は大きくなる特性を示す。したがって要求される電
気的特性に応じてバリアハイトΦBの高さを選択できる
ことが理想的である。
【０００３】
【発明の解決すべき課題】ところが、ショットキ障壁の
バリアハイトΦBは、使用するバリア金属の種類によっ
て支配的に決定されてしまう。また、バリアハイトのΦ
Bの大きさが熱処理によって変動し易いこともバリアハ
イトΦBを広範囲に且つ安定に制御することを困難にし
ている。
バリアハイトΦBは、使用するバリア金属の種類によっ
て支配的に決定されてしまう。また、バリアハイトのΦ
Bの大きさが熱処理によって変動し易いこともバリアハ
イトΦBを広範囲に且つ安定に制御することを困難にし
ている。
【０００４】そこで、本発明は、バリアハイトΦBの高
さを広範囲に且つ安定に制御でき所望の高さのバリアハ
イトΦBを備えたショットキ障壁を有する半導体装置を
製造する方法を提供することを目的とする。
さを広範囲に且つ安定に制御でき所望の高さのバリアハ
イトΦBを備えたショットキ障壁を有する半導体装置を
製造する方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明によるショットキ
障壁を有する半導体装置の製造方法は、半導体領域との
組み合わせによりショットキ障壁を生成できる金属を第
１の真空度又は第１の蒸着速度で半導体領域の主面に真
空蒸着して第１の電極層を形成する工程と、半導体領域
との組み合わせによりショットキ障壁を生成できる金属
を第１の電極層の上に真空蒸着して第２の電極層を形成
する工程とを含む。半導体領域、第１の電極層及び第２
の電極層との組み合わせにより生成されるショットキ障
壁のバリアハイトの高さを第１の真空度又は第１の蒸着
速度を調整することにより決定する。
障壁を有する半導体装置の製造方法は、半導体領域との
組み合わせによりショットキ障壁を生成できる金属を第
１の真空度又は第１の蒸着速度で半導体領域の主面に真
空蒸着して第１の電極層を形成する工程と、半導体領域
との組み合わせによりショットキ障壁を生成できる金属
を第１の電極層の上に真空蒸着して第２の電極層を形成
する工程とを含む。半導体領域、第１の電極層及び第２
の電極層との組み合わせにより生成されるショットキ障
壁のバリアハイトの高さを第１の真空度又は第１の蒸着
速度を調整することにより決定する。
【０００６】
【作用】半導体領域と第１の電極層と第２の電極層との
組み合わせによってショットキ障壁が形成される。第１
の電極層と第２の電極層を例えばＴi（チタン）とＡl
（アルミニウム）で形成した場合、Ｔiを蒸着するとき
の真空度を高めること又は蒸着速度を増加することで、
ショットキ障壁のバリアハイトを相対的に低いレベルに
安定化できる。また、逆にＴiを蒸着するときの真空度
を低くするか又は蒸着速度を低下すれば、ショットキ障
壁のバリアハイトを相対的に高いレベルに安定化でき
る。
組み合わせによってショットキ障壁が形成される。第１
の電極層と第２の電極層を例えばＴi（チタン）とＡl
（アルミニウム）で形成した場合、Ｔiを蒸着するとき
の真空度を高めること又は蒸着速度を増加することで、
ショットキ障壁のバリアハイトを相対的に低いレベルに
安定化できる。また、逆にＴiを蒸着するときの真空度
を低くするか又は蒸着速度を低下すれば、ショットキ障
壁のバリアハイトを相対的に高いレベルに安定化でき
る。
【０００７】
【実施例】次に、本発明の一実施例に係るショットキバ
リアダイオードの製造方法を図１〜図６について説明す
る。
リアダイオードの製造方法を図１〜図６について説明す
る。
【０００８】まず、図１に示すように、ｎ+形領域（2）
とその上面にエピタキシャル成長で形成したｎ形領域
（3）とを含むＧaＡs（砒化ガリウム）から成る半導体
基体（1）を準備する。
とその上面にエピタキシャル成長で形成したｎ形領域
（3）とを含むＧaＡs（砒化ガリウム）から成る半導体
基体（1）を準備する。
【０００９】次に、図２に示すようにｎ形領域（3）と
の組み合わせによりショットキ障壁を生成できる金属で
あるＴi薄層（第１の電極層）（4）を形成する。Ｔi薄
層（4）は、半導体基体（1）を配置した蒸着槽（チャン
バ）内を第１の真空度として１×１０-6torr〜１×１０
-4torrの真空度が相対的に低い雰囲気に保持した状態
で、蒸着物としてＴiを半導体基体（1）の主面全体に約
５０オングストロームの厚さで真空蒸着することによっ
て形成する。次に、Ｔi薄層（4）の全面上にＡl層（第
２の電極層）（5）を形成する。Ａl層（5）は、半導体
基体（1）を配置した蒸着槽内を第２の真空度として１
×１０-6torr以下の真空度が相対的に高い雰囲気に保持
した状態で、蒸着物としてＡlをＴi薄層（4）の上に２
マイクロメータの厚さで真空蒸着することによって形成
する。また、ｎ+形領域（2）の下面にはＡu（金）−Ｇe
（ゲルマニウム）の合金等から成るオーミック接触の電
極（6）を真空蒸着によって形成する。
の組み合わせによりショットキ障壁を生成できる金属で
あるＴi薄層（第１の電極層）（4）を形成する。Ｔi薄
層（4）は、半導体基体（1）を配置した蒸着槽（チャン
バ）内を第１の真空度として１×１０-6torr〜１×１０
-4torrの真空度が相対的に低い雰囲気に保持した状態
で、蒸着物としてＴiを半導体基体（1）の主面全体に約
５０オングストロームの厚さで真空蒸着することによっ
て形成する。次に、Ｔi薄層（4）の全面上にＡl層（第
２の電極層）（5）を形成する。Ａl層（5）は、半導体
基体（1）を配置した蒸着槽内を第２の真空度として１
×１０-6torr以下の真空度が相対的に高い雰囲気に保持
した状態で、蒸着物としてＡlをＴi薄層（4）の上に２
マイクロメータの厚さで真空蒸着することによって形成
する。また、ｎ+形領域（2）の下面にはＡu（金）−Ｇe
（ゲルマニウム）の合金等から成るオーミック接触の電
極（6）を真空蒸着によって形成する。
【００１０】次に、図３に示すように、フォトエッチン
グによりＡl層（5）の素子周辺側をエッチング除去し、
Ａl層（5a）を残存させる。Ａl層（5a）は順方向電流の
主通路となり且つショットキ障壁を形成すべき領域に対
応している。更にフォトエッチングにより素子周辺領域
からＴi層（4）を除去し、Ａl層（5a）の下部にあるＴi
薄層（4a）とこれを隣接して包囲するＴi薄層（4b）を
残存させる。
グによりＡl層（5）の素子周辺側をエッチング除去し、
Ａl層（5a）を残存させる。Ａl層（5a）は順方向電流の
主通路となり且つショットキ障壁を形成すべき領域に対
応している。更にフォトエッチングにより素子周辺領域
からＴi層（4）を除去し、Ａl層（5a）の下部にあるＴi
薄層（4a）とこれを隣接して包囲するＴi薄層（4b）を
残存させる。
【００１１】次に、空気中で３８０℃、５〜３０分間程
度の熱酸化処理を施す。これにより、図４に示すよう
に、Ａl層（5a）で被覆されていないＴi薄層（4b）は酸
化されてチタンの酸化物の薄層（Ｔi酸化物薄層）（7）
となるが、Ａl層（5a）の下部のＴi薄層（4a）はＡl層
（5a）にマスクされているので酸化されない。ＡlとＴi
はいずれもｎ形ＧaＡs半導体に対してショットキ障壁を
生成可能な金属であるから、Ｔi薄層（4a）及びＡl層
（5a）の両層を組合わせてバリア電極（8）と称する。
次に、図５に示すように、プラズマＣＶＤ法によって形
成したシリコン酸化膜からなる絶縁膜（9）でＴi酸化物
薄層（7）の上面を被覆する。更に、Ａl層（5a）と絶縁
膜（9）の上面にＡlから成る接続用電極（10）を形成す
る。以上により電力用ショットキバリアダイオードチッ
プが完成する。
度の熱酸化処理を施す。これにより、図４に示すよう
に、Ａl層（5a）で被覆されていないＴi薄層（4b）は酸
化されてチタンの酸化物の薄層（Ｔi酸化物薄層）（7）
となるが、Ａl層（5a）の下部のＴi薄層（4a）はＡl層
（5a）にマスクされているので酸化されない。ＡlとＴi
はいずれもｎ形ＧaＡs半導体に対してショットキ障壁を
生成可能な金属であるから、Ｔi薄層（4a）及びＡl層
（5a）の両層を組合わせてバリア電極（8）と称する。
次に、図５に示すように、プラズマＣＶＤ法によって形
成したシリコン酸化膜からなる絶縁膜（9）でＴi酸化物
薄層（7）の上面を被覆する。更に、Ａl層（5a）と絶縁
膜（9）の上面にＡlから成る接続用電極（10）を形成す
る。以上により電力用ショットキバリアダイオードチッ
プが完成する。
【００１２】上記のショットキバリアダイオードチップ
によれば、バリア電極（8）とｎ形領域（3）との組み合
わせにより第１のショットキ障壁が生成され、Ｔi酸化
物薄層（7）とｎ形領域（3）との組み合わせにより第２
のショットキ障壁が生成される。平面的に見て、第２の
ショットキ障壁は第１のショットキ障壁を隣接して包囲
するよう環状に形成されている。Ｔi酸化物薄層（7）は
抵抗性ショットキバリアフィールドプレートとして機能
し、第１のショットキ障壁の周辺耐圧を向上するように
作用する。この抵抗性ショットキバリアフィールドプレ
ートについては、本願出願人によって特願昭６３−２８
５０４９号（特開平１−２５１６５６号公報）他によっ
て特許出願されている。
によれば、バリア電極（8）とｎ形領域（3）との組み合
わせにより第１のショットキ障壁が生成され、Ｔi酸化
物薄層（7）とｎ形領域（3）との組み合わせにより第２
のショットキ障壁が生成される。平面的に見て、第２の
ショットキ障壁は第１のショットキ障壁を隣接して包囲
するよう環状に形成されている。Ｔi酸化物薄層（7）は
抵抗性ショットキバリアフィールドプレートとして機能
し、第１のショットキ障壁の周辺耐圧を向上するように
作用する。この抵抗性ショットキバリアフィールドプレ
ートについては、本願出願人によって特願昭６３−２８
５０４９号（特開平１−２５１６５６号公報）他によっ
て特許出願されている。
【００１３】図６は、本実施例に基づいて製作されたシ
ョットキバリアダイオードチップに熱処理を施したとき
の熱処理時間に対する第１のショットキ障壁のバリアハ
イトΦBの変化を概念的に示す。図示の実線Ａ、Ｂ、Ｃ
は、真空蒸着によってＴi薄層（4）を形成するときの蒸
着槽内の圧力をそれぞれ１×１０-6torr、１×１０-5to
rr、１×１０-4torrと変化させた場合の熱処理時間に対
するバリアハイトΦBの変化を示す。
ョットキバリアダイオードチップに熱処理を施したとき
の熱処理時間に対する第１のショットキ障壁のバリアハ
イトΦBの変化を概念的に示す。図示の実線Ａ、Ｂ、Ｃ
は、真空蒸着によってＴi薄層（4）を形成するときの蒸
着槽内の圧力をそれぞれ１×１０-6torr、１×１０-5to
rr、１×１０-4torrと変化させた場合の熱処理時間に対
するバリアハイトΦBの変化を示す。
【００１４】図６は、Ｔi薄層（4）を真空蒸着するとき
の蒸着槽内の真空度を低くすることによって第１のショ
ットキ障壁のバリアハイトを高いレベルに安定化できる
こと、逆に蒸着槽内の真空度を高くすることによって前
記第１のショットキ障壁のバリアハイトを低いレベルに
安定化できることを示している。なお、第１のショッキ
障壁のバリアハイトΦBの初期値（熱処理を施す前のバ
リアハイトの高さ）は、Ａl層（5）をｎ形領域（3）に
直接に隣接させた場合に生成されるショットキ障壁のバ
リアハイトの初期値にほぼ近似する。これらの方法によ
って製作される各種バリアハイトΦBをもつショットキ
バリアダイオードの理想係数であるｎ値は全て１.０１
〜１.０５の範囲にあり、特性上、何ら問題がなく優れ
たダイオードであることが確認されている。
の蒸着槽内の真空度を低くすることによって第１のショ
ットキ障壁のバリアハイトを高いレベルに安定化できる
こと、逆に蒸着槽内の真空度を高くすることによって前
記第１のショットキ障壁のバリアハイトを低いレベルに
安定化できることを示している。なお、第１のショッキ
障壁のバリアハイトΦBの初期値（熱処理を施す前のバ
リアハイトの高さ）は、Ａl層（5）をｎ形領域（3）に
直接に隣接させた場合に生成されるショットキ障壁のバ
リアハイトの初期値にほぼ近似する。これらの方法によ
って製作される各種バリアハイトΦBをもつショットキ
バリアダイオードの理想係数であるｎ値は全て１.０１
〜１.０５の範囲にあり、特性上、何ら問題がなく優れ
たダイオードであることが確認されている。
【００１５】以上のように、本実施例のショットキバリ
アダイオードの製造方法によれば、同一金属系のショッ
トキバリアダイオードのバリアハイトの大きさを広範囲
に且つ安定に制御することができる。
アダイオードの製造方法によれば、同一金属系のショッ
トキバリアダイオードのバリアハイトの大きさを広範囲
に且つ安定に制御することができる。
【００１６】本実施例において、第１のショットキ障壁
のバリアハイトを広範囲に且つ安定に制御できる理由は
必ずしも明らかではないが、以下のように考えることが
できる。即ち、蒸着槽内にはその真空度に応じて残留ガ
ス（蒸着物質以外の他の不純物ガス）が存在する。この
残留ガスには、例えばＨ2Ｏ（水分）が比較的多く含ま
れている。この為、Ｔi薄層（4）を比較的真空度の低い
雰囲気中で真空蒸着すると、Ｔi薄層（4）中のＴi分子
の粒界に酸素等の残留ガス分子が吸着される。吸着され
た残留ガス分子がその後の熱処理時におけるＡl層（5）
とＴi薄層（4a）とｎ形領域（3）との間の反応を抑制す
るためと考えられる。Ｔi薄層（4）を形成する雰囲気の
真空度を低くすれば、それに応じて前記残留ガス分子の
吸着量が増加し、これにより反応抑制効果が強化されて
バリアハイトを相対的に高いレベルに安定化できる。
のバリアハイトを広範囲に且つ安定に制御できる理由は
必ずしも明らかではないが、以下のように考えることが
できる。即ち、蒸着槽内にはその真空度に応じて残留ガ
ス（蒸着物質以外の他の不純物ガス）が存在する。この
残留ガスには、例えばＨ2Ｏ（水分）が比較的多く含ま
れている。この為、Ｔi薄層（4）を比較的真空度の低い
雰囲気中で真空蒸着すると、Ｔi薄層（4）中のＴi分子
の粒界に酸素等の残留ガス分子が吸着される。吸着され
た残留ガス分子がその後の熱処理時におけるＡl層（5）
とＴi薄層（4a）とｎ形領域（3）との間の反応を抑制す
るためと考えられる。Ｔi薄層（4）を形成する雰囲気の
真空度を低くすれば、それに応じて前記残留ガス分子の
吸着量が増加し、これにより反応抑制効果が強化されて
バリアハイトを相対的に高いレベルに安定化できる。
【００１７】本発明の他の実施例ではＴi薄層（4）を真
空蒸着するときの蒸着速度を制御することにより前記の
実施例と同様にＴi薄層（4）中に残留ガス分子を含有さ
せることができる。即ち、所要時間当りに蒸発させるＴ
iの量を制御することによりｎ形領域（3）、Ｔi薄層
（4）及びＡl層（5）の組み合わせにより生成されるシ
ョットキ障壁のバリアハイトの高さを制御することが可
能となる。
空蒸着するときの蒸着速度を制御することにより前記の
実施例と同様にＴi薄層（4）中に残留ガス分子を含有さ
せることができる。即ち、所要時間当りに蒸発させるＴ
iの量を制御することによりｎ形領域（3）、Ｔi薄層
（4）及びＡl層（5）の組み合わせにより生成されるシ
ョットキ障壁のバリアハイトの高さを制御することが可
能となる。
【００１８】この実施例においても第１のショットキ障
壁のバリアハイトを広範囲に且つ安定に制御することが
確認されている。Ｔiを真空蒸着するときの蒸着速度を
小さくすれば、Ｔiが蒸着槽内を飛散するときにこれに
付着する残留ガス分子の量が増加して、バリアハイトを
相対的に高いレベルに安定化できる。逆に、蒸着速度を
大きくすれば、Ｔiが蒸着槽内を飛散するときにこれに
付着する残留ガス分子の量が減少してバリアハイトを相
対的に低いレベルに安定化できる。
壁のバリアハイトを広範囲に且つ安定に制御することが
確認されている。Ｔiを真空蒸着するときの蒸着速度を
小さくすれば、Ｔiが蒸着槽内を飛散するときにこれに
付着する残留ガス分子の量が増加して、バリアハイトを
相対的に高いレベルに安定化できる。逆に、蒸着速度を
大きくすれば、Ｔiが蒸着槽内を飛散するときにこれに
付着する残留ガス分子の量が減少してバリアハイトを相
対的に低いレベルに安定化できる。
【００１９】なお、Ａl層（5）を真空蒸着するときの蒸
着速度はＴi薄層（4）を真空蒸着するときの蒸着速度と
同じか又は早くする。
着速度はＴi薄層（4）を真空蒸着するときの蒸着速度と
同じか又は早くする。
【００２０】本発明の実施態様は前記実施例に限定され
ず、変更が可能である。
ず、変更が可能である。
【００２１】（1） ＧaＡsの代わりにＩnＰ（燐化イン
ジウム）等のIII−Ｖ族化合物やシリコンを使用するシ
ョットキバリア半導体装置の製造方法にも適用できる。
ジウム）等のIII−Ｖ族化合物やシリコンを使用するシ
ョットキバリア半導体装置の製造方法にも適用できる。
【００２２】（2） 第１の電極層の厚みは、本発明の
効果が十分に得られるように１０オングストローム〜１
００オングストローム、望ましくは２０オングストロー
ム〜８０オングストロームの範囲に設定するのが良い。
なお、実施例において第１の電極層の厚みを増大すると
ショットキ障壁のバリアハイトを相対的に低くでき、第
１の電極層の厚みを減少するとバリアハイトを相対的に
高くできる。したがって、第１の電極層の厚み制御と本
発明と組合せることによってさらにバリアハイトのレベ
ルを広範囲に且つ安定に制御することができる。
効果が十分に得られるように１０オングストローム〜１
００オングストローム、望ましくは２０オングストロー
ム〜８０オングストロームの範囲に設定するのが良い。
なお、実施例において第１の電極層の厚みを増大すると
ショットキ障壁のバリアハイトを相対的に低くでき、第
１の電極層の厚みを減少するとバリアハイトを相対的に
高くできる。したがって、第１の電極層の厚み制御と本
発明と組合せることによってさらにバリアハイトのレベ
ルを広範囲に且つ安定に制御することができる。
【００２３】
【発明の効果】以上のように、本発明によれば、所望の
高さのバリアハイトΦBを備えたショットキ障壁を有す
る半導体装置を得ることができる。
高さのバリアハイトΦBを備えたショットキ障壁を有す
る半導体装置を得ることができる。
【図１】本発明の実施例を示すショットキバリアダイオ
ードの製造方法に使用する半導体基体の断面図
ードの製造方法に使用する半導体基体の断面図
【図２】図１の半導体基体にＴi薄層とＡl層とを形成し
た状態を示す断面図
た状態を示す断面図
【図３】図２のＴi薄層とＡl層の素子周辺側をエッチン
グ除去した状態を示す断面図
グ除去した状態を示す断面図
【図４】図３のＴi薄層を酸化した状態を示す断面図
【図５】図４に絶縁膜と接続用電極とを形成した状態を
示す断面図
示す断面図
【図６】本発明により製造したショットキバリアダイオ
ードの熱処理時間に対するバリアハイトの変化を示すグ
ラフ
ードの熱処理時間に対するバリアハイトの変化を示すグ
ラフ
（3）．．ｎ形領域、（4）．．Ｔi薄層（第１の電極
層）、（5）．．Ａl層（第２の電極層）、
層）、（5）．．Ａl層（第２の電極層）、
Claims (2)
- 【請求項１】 半導体領域との組み合わせによりショッ
トキ障壁を生成できる金属を第１の真空度で前記半導体
領域の主面に真空蒸着して第１の電極層を形成する工程
と、 前記半導体領域との組み合わせによりショットキ障壁を
生成できる金属を前記第１の電極層の上に真空蒸着して
第２の電極層を形成する工程とを含み、 前記半導体領域、前記第１の電極層及び前記第２の電極
層との組み合わせにより生成されるショットキ障壁のバ
リアハイトの高さを前記第１の真空度を調整することに
より決定することを特徴とするショットキ障壁を有する
半導体装置の製造方法。 - 【請求項２】 半導体領域との組み合わせによりショッ
トキ障壁を生成できる金属を第１の蒸着速度で前記半導
体領域の主面に真空蒸着して第１の電極層を形成する工
程と、 前記半導体領域との組み合わせによりショットキ障壁を
生成できる金属を前記第１の電極層の上に第２の蒸着速
度で真空蒸着して第２の電極層を形成する工程とを含
み、 前記半導体領域、前記第１の電極層及び前記第２の電極
層との組み合わせにより生成されるショットキ障壁のバ
リアハイトの高さを前記第１の蒸着速度を調整すること
により決定することを特徴とするショットキ障壁を有す
る半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23018791A JP3139506B2 (ja) | 1991-09-10 | 1991-09-10 | ショットキ障壁を有する半導体装置の製造方法 |
| US07/900,440 US5221638A (en) | 1991-09-10 | 1992-06-18 | Method of manufacturing a Schottky barrier semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23018791A JP3139506B2 (ja) | 1991-09-10 | 1991-09-10 | ショットキ障壁を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0567774A true JPH0567774A (ja) | 1993-03-19 |
| JP3139506B2 JP3139506B2 (ja) | 2001-03-05 |
Family
ID=16903958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23018791A Expired - Fee Related JP3139506B2 (ja) | 1991-09-10 | 1991-09-10 | ショットキ障壁を有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3139506B2 (ja) |
-
1991
- 1991-09-10 JP JP23018791A patent/JP3139506B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3139506B2 (ja) | 2001-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6353710B2 (ja) | ||
| JP2019012836A (ja) | 半導体素子 | |
| US20220344538A1 (en) | Epitaxial substrate structure, light emitting diode chip including the same, and manufacturing methods thereof | |
| US6103543A (en) | Fabrication of device electrodes in gan and related materials | |
| JP3557791B2 (ja) | ３族窒化物半導体の電極及びその電極を有した素子 | |
| JP4494567B2 (ja) | ｎ型窒化ガリウム系化合物半導体層への電極形成方法 | |
| JP2907452B2 (ja) | 化合物半導体用電極 | |
| US5221638A (en) | Method of manufacturing a Schottky barrier semiconductor device | |
| JP2658009B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2016197737A (ja) | 半導体素子及びその製造方法、並びに結晶積層構造体 | |
| JP4869563B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| JP3068119B2 (ja) | ショットキ障壁を有する半導体装置 | |
| JP2001148508A (ja) | 窒化物半導体素子及びその製造方法 | |
| JP2001015852A (ja) | ｐ型のＩＩＩ族窒化物半導体層上の電極構造とその形成方法 | |
| JP3934822B2 (ja) | ショットキーダイオードおよびその製造方法 | |
| JP3363740B2 (ja) | 窒化物系化合物半導体の電極および半導体素子 | |
| JPH0567774A (ja) | シヨツトキ障壁を有する半導体装置の製造方法 | |
| JP3360945B2 (ja) | 電極構造及びその製造方法 | |
| KR100525494B1 (ko) | Ｐ형 ⅲ족 질화물 반도체층 상의 전극 구조 및 그의 제조방법 | |
| JP3029064B2 (ja) | ショットキ障壁を有する半導体装置の製造方法 | |
| JP2932304B2 (ja) | ショットキ障壁を有する半導体装置の製造方法 | |
| WO1998037586A1 (en) | Method for fabricating low-resistance contacts on nitride semiconductor devices | |
| JP3519950B2 (ja) | 電極構造 | |
| JPH0515311B2 (ja) | ||
| JP2932305B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20071215 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20091215 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20101215 |
|
| LAPS | Cancellation because of no payment of annual fees |