JPH0618278B2 - シヨツトキバリア半導体装置 - Google Patents

シヨツトキバリア半導体装置

Info

Publication number
JPH0618278B2
JPH0618278B2 JP63053918A JP5391888A JPH0618278B2 JP H0618278 B2 JPH0618278 B2 JP H0618278B2 JP 63053918 A JP63053918 A JP 63053918A JP 5391888 A JP5391888 A JP 5391888A JP H0618278 B2 JPH0618278 B2 JP H0618278B2
Authority
JP
Japan
Prior art keywords
type region
barrier
region
semiconductor region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63053918A
Other languages
English (en)
Other versions
JPH01227473A (ja
Inventor
康二 大塚
与四郎 沓沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP63053918A priority Critical patent/JPH0618278B2/ja
Publication of JPH01227473A publication Critical patent/JPH01227473A/ja
Publication of JPH0618278B2 publication Critical patent/JPH0618278B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ガードリングを有するシヨツトキバリア半導
体装置に関する。
〔従来の技術〕
シヨツトキバリアダイオードは、高速応答性(高速スイ
ッチング特性)の良さ及び低損失である利点を生かし
て、高周波整流回路等に広く利用されている。しかし、
シヨツトキバリアダイオードの周辺耐圧(シヨツトキバ
リアの周辺での耐圧)はバルク耐圧(シヨツトキバリア
の中央部での耐圧)に比べて著しく低いため、pn接合
素子に比べて高耐圧の素子を得ることができない。
シヨツトキバリアダイオードの高耐圧化を図るためにフ
イールドプレート及びガードリングを設けることは、既
に行われている。フイールドプレートとガードリングと
の組合せ構造を採用した従来の代表的な電力用シヨツト
キバリアダイオードのチツプは、第8図に示すように、
半導体基板1に含まれるn+形領域2と、n形領域3
と、絶縁膜4と、シヨツトキバリアを形成する金属電極
即ちバリア電極5(アノード)と、オーミック電極6
(カソード)と、p+形領域から成るガードリング7
と、バリア電極5を絶縁膜4の上に延在させた部分から
成るフイールドプレート5aとを有する。なお、ガード
リング7はn形領域3と同一の半導体材料で形成され、
バリア電極5の周縁に接続されるように環状に配設され
ている。
〔発明が解決しようとする課題〕
ガードリング7は、シヨツトキバリアの周辺耐圧をpn
接合8の耐圧に置き換えることにより、十分とは言えな
いまでも高耐圧化を実現する。しかし、順方向に大きな
電流を流したときには、pn接合8からn形領域3への
少数キヤリア(正孔)の注入が増加する。このため、順
方向動作から逆方向動作に切換えても、この少数キヤリ
アが消滅するまでは完全なスイツチオフ状態にならな
い。即ち、スイッチング応答の遅れが生じて、高速応答
性(高周波特性あるいは高速スイッチング特性)が低下
してしまう。このように、シヨツトキバリアの高耐圧化
構造として多用されているガードリング構造は、多数キ
ヤリア主体で動作するが故に高速応答性が良いというシ
ヨツトキバリアダイオードの長所を犠牲にしている面が
ある。
そこで本発明の目的は、高速応答性の低下の少ないガー
ドリングを有するシヨツトキバリア半導体装置を提供す
ることにある。
〔課題を解決するための手段〕
上記目的を達成するための本発明は、実施例を示す第1
図〜第5図の符号を参照して説明すると、第1の半導体
材料から成る一導電形の第1の半導体領域23と、前記
第1の半導体領域23の所定の表面を包囲するように第
1の半導体領域23に隣接配置され、かつ前記第1の半
導体材料よりも禁止帯のエネルギー幅が大きい第2の半
導体材料により形成されている一導電形の第2の半導体
領域24a又は35と、前記第2の半導体領域24a又
は35に隣接し、かつ前記第1の半導体領域23の前記
所定の表面を前記第2の半導体領域24a又は35を介
して包囲するように配置され、かつ一導電形と反対の導
電形を有している第3の半導体領域25a又は36と、
前記第1の半導体領域23の前記所定の表面及びこれを
隣接包囲する前記第2の半導体領域24a又は35の表
面との間にシヨツトキバリアを生じさせ、かつ前記第3
の半導体領域25a又は36がガードリングとして働く
ように前記第1、第2及び第3の半導体領域23、24
a又は35、25a又は36に電気的に接続されている
バリア電極31とを備えたシヨツトキバリア半導体装置
に係わるものである。
上記目的を達成するための別の発明は、実施例を示す第
6図及び第7図の符号を参照して説明すると、第1の半
導体材料から成る一導電形の第1の半導体領域23と、
第1の半導体領域23の所定の表面を包囲するように前
記第1の半導体領域23に隣接して配置され、かつ前記
第1の半導体材料よりも禁止帯のエネルギー幅が大きい
第2の半導体材料により形成され、かつ一導電形と反対
の導電形を有している第2の半導体領域38と、前記第
1の半導体領域23の前記所定の表面との間にシヨツト
キバリアを生じさせ、かつ前記第2の半導体領域38が
ガードリングとして働くように前記第2の半導体領域3
8に電気的に接続されているバリア電極31とを備えた
シヨツトキバリア半導体装置に係わるものである。
〔作 用〕
請求項1に係わる発明において、第3の半導体領域25
a又は36と第2の半導体領域24a又は35との間に
形成されるpn接合の順電圧VFは、第1の半導体領域
23の中に拡散等で直接に反対導電形領域を設けること
によつて得られる従来のpn接合の順電圧VFよりも大
きい。従つて、順方向動作時に第3の半導体領域23a
又は36を通る順電流成分が減少し、第3の半導体領域
25a又は36から第2の半導体領域24a又は35に
注入される少数キヤリアが減少する。
請求項2に係わる発明において、第3の半導体領域38
と第1の半導体領域23との間に形成されるpn接合の
順電圧VFは、従来の第1の半導体領域23の中に反対
導電形(p+形)を拡散等で直接に形成するpn接合の
順電圧VFよりも大きい。従つて、順方向動作時に第2
の半導体領域38を通る順電流成分が減少し、第2の半
導体領域38から第1の半導体領域23に注入される少
数キヤリアが減少する。
〔第1の実施例〕 本発明の実施例であるGaAs電力用シヨツトキバリアダイ
オードを、第1図〜第3図を参照してその製造工程に沿
つて説明する。
まず、第2図(A)に示すようにGaAs(砒化ガリウム)か
ら成る半導体基板21を用意する。この半導体基板21
は、厚さ約300μm、不純物濃度1〜3×1018cm-3
のn+形領域22の上に、厚さ10〜20μm、不純物
濃度1〜2×1015cm-3のGaAs(第1の半導体領域)を
エピタキシヤル成長させ、n形領域(第1の半導体領
域)23としたものである。
次に、第2図(B)に示すように、n形領域23の上面全
部に、厚さ約4μm、不純物濃度0.5〜1×1015cm
-3のAlGaAs(砒化アルミニウム・ガリウム)をエピタキ
シヤル成長させて第2の半導体材料から成るn形領域2
4を得る。このn形領域24の不純物濃度はn形領域2
3よりも低い。n形領域24を得るためのエピタキシヤ
ル成長は種々の方法で行うことができるが、ここではM
OCVD法(Metal Organic Chemical Vapor Depositio
n;有機金属気相成長法)を採用した。即ち、減圧され
た反応容器内に半導体基板21を配置し、Ga(ガリウ
ム)の有機金属化合物であるGa(CH33(トリメチルガ
リウム)のガスとAs(砒素)の水素化物であるAsH3(ア
ルシン)のガスをH2(水素)ガスをキヤリアガスとし
て送り込んで熱分解反応を起こさせ、AlxGa1-xAs(x≒
0.4)の結晶をエピタキシヤル成長させる。n形を付
与するためには、上記ガスと共にH2Se(セレン化水
素)を送り込み、AlGaAs結晶中にn形不純物としてSe
(セレン)をドープする。
次に、第2図(C)に示すように、順電流の主通路となる
べきシヨツトキバリアを形成する領域を少しはみ出すよ
うに、n形領域24中に選択的にZn(亜鉛)を拡散し
て、AlGaAsのp+形領域25を形成する。このp+形領域
25の深さは約2μm、表面不純物濃度は約5×1018
cm-3である。p+形領域25とn形領域23との間には
+形領域25よりも不純物濃度が低いn形領域24が
介在している。
次に、第2図(D)に示すように、p+形領域25のうち順
電流の主通路となるべきシヨツトキバリアを形成すべき
領域を選択的にエツチングして凹所26を形成し、凹所
26の底面にn形領域23を露出させる。凹所26の底
面は、GaAsよりAlGaAsに対して大きいエツチング速度を
有するエツチング液を用いることにより、n形領域23
とn形領域24の境界面とほぼ一致している。しかし、
凹所26の底面がこの境界面を少し越えるようにエツチ
ングしてもよい。凹所26の周辺側には、リング状のn
形領域(第2の半導体領域)24a及びp+形領域(第
3の半導体領域)25aが形成される。
次に、第2図(E)に示すように、n形領域23、n形領
域24、及びp+形領域25aの上面において露出する
面全部にTi(チタン)薄層27を真空蒸着で形成し、更
にその上面全体にAl(アルミニウム)層28を連続して
真空蒸着する。Ti薄層27の厚さは50〜200Å
(0.005〜0.02μm)と極薄である。Al層28
の厚さは約2μmである。更に、n+形領域22の下面
にAu(金)とGe(ゲルマニウム)の合金から成る低抵抗
オーミック接触の電極29を真空蒸着により形成し、そ
の後、380℃10秒間の熱処理を行う。
次に、第2図(F)に示すように、フオトエツチングによ
りAl層28の一部を除去し、凹所26及びその周辺のp
+形領域25aの上部を被覆するAl層28aを形成す
る。更にフオトエツチングにより素子の周辺領域からTi
薄層27を除去し、Al層28aの下部にあるTi薄層27
aとこれを隣接して包囲するTi薄層27bを残存させ
る。Ti薄層27bは、Ti自身は導体であつても極薄の膜
であるため、シート抵抗20〜400Ω/□の抵抗層と
なつており、Al層28aに比べれば桁違いに高抵抗であ
る。
次に、第2図(G)に示すように、空気中で300℃、5
〜30分間の熱処理を施すことにより、Al層28aに被
覆されていないTi薄層27bを酸化してチタン酸化物薄
層30を得る。なお、Ti薄層27aはAl層28aにマス
クされているので酸化されない。AlとTiの両方とも低不
純物濃度のGaAs及び低不純物濃度のAlGaAsとの間にシヨ
ツトキバリアを形成する金属であるので、これらを合せ
てバリア電極31と呼ぶ。Ti薄層27aが極薄の膜であ
るため、Ti薄層27aとAl層28aがシヨツトキバリア
の形成にそれぞれどのように関与しているかは必ずしも
明らかではない。なお、Ti薄層27aは、Al層28aの
n形領域23、n形領域24a及びp+形領域25aへ
の密着性の向上に寄与し、更に、バリア電極31をリン
グ状に囲むチタン酸化物薄層30とAl層28aとの電気
的接続に寄与する。バリア電極31のシート抵抗は1Ω
/□以下であることが望ましく、この実施例では、約
0.05Ω/□である。チタン酸化物薄層30の厚さ
は、酸化に伴つてTi薄層27bの厚さより増大して75
〜300Å程度と考えられるが、正確な値は測定が困難
であるために明らかではない。チタン酸化物薄層30の
シート抵抗は1M〜500MΩ/□であり、チタン酸化
物薄層30は半絶縁性の高抵抗層である。即ち、チタン
酸化物薄層30は、完全な絶縁物と見なせるTiO2(2酸
化チタン)ではなく、TiO2よりも酸素が少ない所謂酸素
ブアーなチタン酸化物TiOx(xは2よりも小さい数字)
となつていると考えられる。
次に、第1図に示すように、チタン酸化物薄層30の上
を絶縁層32で被覆して電力用シヨツトキバリアダイオ
ードチップを完成させる。なお、絶縁層32は、プラズ
マCVD法あるいは光CVD法により形成したシリコン
酸化膜が好適であつた。また、図示は省略されている
が、Al層28aの上面に例えばTi層とAu層とを順次に設
け、これをリード部材に対する接続用電極とすることが
多い。
第2図(G)の平面を示す第3図を参照して各部の寸法を
例示すると、バリア電極31の幅aは約1000μm、
+形領域25aの幅bは約30μm、チタン酸化物薄
層30のうちp+形領域25aよりも外側の部分の幅c
は約140μm、チタン酸化物薄層とn形領域24aの
周縁との間の幅dは約150μmである。
このシヨツトキバリアダイオードにおいては、順電流の
主通路となるシヨツトキバリアは、バリア電極31とGa
Asから成るn形領域23とが隣接している部分である。
正確には、バリア電極31とp+形領域25aの下部の
n形領域24aとが隣接する部分も順電流の主通路とな
るシヨツトキバリアの一部と見るべきかも知れないが、
微かな面積であるのでこれを無視することができる。Al
GaAsから成るp+形領域25aは、同じくAlGaAsから成
るn形領域24aとの間にpn接合33を形成してお
り、ガードリングとしてシヨツトキバリアの周辺耐圧向
上に寄与する。ところで、禁止帯のエネルギー幅即ちエ
ネルギーギヤツプEgがGaAs(Eg≒1.4eV)より大きいAl
xGA1-xAs(x≒0.4)(Eg≒1.9eV)中に形成されたp
n接合33の順電圧VFは、GaAs中に形成されるpn接
合の順電圧VFより約0.5V大きい。このため、従来構
造(GaAs基板を使用したシヨツトキバリアダイオードで
あれば、ガードリングとして働くp+形領域もGaAs結晶
中に形成した構造)と比べて、順方向動作時にp+形領
域25aを経て流れる順電流成分は無視できる程度に減
少する。即ち、p+形領域25aからpn接合33を経
てn形領域24aに注入される小数キヤリア(正孔)が
激減し、ガードリングを設けたことによる高速応答性の
低下はほとんどない。
バリア電極31及びチタン酸化物薄層30は、n形領域
23、24aに対してはシヨツトキバリアを形成してい
るが、p+形領域25aに対してはやや非直線性を有す
る比較的抵抗の接触をしていると考えられるので逆電圧
レベルでは導通と見なせ、p+形領域25aに対しては
シヨツトキバリアを形成してはいない。バリア電極31
とp+形領域25aとが抵抗性の接触をしていること
は、順方向動作時のp+形領域25aからの小数キヤリ
アの注入を減少させるように働くので、上記AlGaAs中に
ガードリングを形成した効果と相まつて高速応答性の改
善に役立つているものと考えられる。
また、n形領域24aをn形領域23よりも低不純物濃
度にしているので、逆電圧印加時にpn接合33及びチ
タン酸化物薄層30から延びる空乏層が広がり易くなつ
ており、高耐圧下に寄与している。
チタン酸化物薄層30は、n形領域24aとの間にシヨ
ツトキバリアを形成しており、高抵抗性のフイールドプ
レートとして耐圧向上に大きく寄与している。即ち、逆
電圧印加時にチタン酸化物薄層30の内周縁と外周縁の
間に微小電流が流れてチタン酸化物薄層30の延在方向
に電位こう配が生じる。チタン酸化物薄層30によつて
形成されているシヨツトキバリアから延びる空乏層の広
がりは、上記電位こう配によつて、p+形領域25a側
で大きく、チタン酸化物薄層30の外周縁側に向うに従
つて小さくなる。バリア電極31とn形領域23、24
aとの間に形成されるシヨツトキバリアと、pn接合3
3と、チタン酸化物薄層30とn形領域24aとの間に
形成されるシヨツトキバリアとの三者それぞれから延び
る空乏層は一体化している。これらの結果、チタン酸化
物薄層30の下部における逆電圧印加時の電界集中が緩
和され、pn接合33の耐圧引いてはシヨツトキバリア
ダイオードの耐圧を大幅に向上させる。なお、チタン酸
化物薄層30による高耐圧下構造については、本願発明
者等によつて発明され、本件特許出願人より特願昭62
−307196号として出願されている。
本実施例のシヨツトキバリアダイオードは、150V以
上の耐圧が高い製造歩留りで得られ、バルク耐圧と略等
しいと考えられる約250Vの耐圧を示すものもあつ
た。高耐圧化の策を施さない場合(n形領域24a、p
+形領域25a、チタン酸化物薄層30を形成しない場
合)には耐圧は約60Vである。本実施例のシヨツトキ
バリアダイオードを、スイッチング周波数500kHzの
高周波スイツチングレギユレータの整流ダイオードとし
て使用したところ、ノイズ発生の極めて少ない整流動作
が確認された。また、高速応答性にも全く問題のない整
流動作が行われており、ガードリング(p+形領域25
a)を設けたことによる高速応答性の低下も実用的には
認められなかつた。
本実施例の利点を要約すると以下のとおりである。
(1)従来のガードリングを有するシヨツトキバリアダイ
オードに比較し、高速応答性が良い。
(2)ガードリング(p+形領域25a)、低不純物濃度の
n形領域24a、チタン酸化物薄層30の組合せによ
り、大幅な高耐圧化が達成された。
(3)従来の絶縁層を介してフイールドプレートの欠点の
1つである特性の熱的不安定性は、チタン酸化物薄層3
0の下部に絶縁層が存在しないことによつて解消されて
いる。
(4)Al層28aの直下に設けたTi薄層27aの延在部で
あるTi薄層27bを酸化されてチタン酸化物薄層30を
得ているので、目的とするチタン酸化物薄層30を容易
に得ることができる。また、バリア電極31とチタン酸
化物薄層30との電気的接続を容易かつ確実に達成する
ことができる。
(5)n形領域24をエピタキシヤル成長で形成し、p+
領域25をn形領域24中への不純物導入(拡散または
イオン注入)により形成しているので、チタン酸化物薄
層30の被着面に大きな段差がない。従つて、極薄の膜
であるチタン酸化物薄層30が被着面の段差部で不連続
になつてしまうというステツプカバレージの問題は起こ
らない。
(6)GaAsとAlGaAsは結晶格子の整合性が良いので、n形
領域24のエピタキシヤル成長が可能であるし、n形領
域24を形成したことによる不都合も生じない。また、
AlGaAsから成るn形領域24を形成するのにMOCVD
法を用いたので、量産性が良い。
〔第2の実施例〕 第4図に示す第2の実施例に係わるシヨツトキバリアダ
イオードを説明する。但し、第4図、及び後で説明する
第5図〜第7図において、第1図〜第3図と実質的に同
一の働きを有する部分には第1図〜第3図と同一の符号
を付してその説明を省略する。
第4図のシヨツトキバリアダイオードのn+形領域22
とn形領域23とn形領域24aとp+形領域25aと
オーミック電極29とバリア電極31とから成る基本構
造は第1図と同一である。第4図のシヨツトキバリアダ
イオードは、下側チタン酸化物薄層30aと上側チタン
酸化物薄層30b、30cとの二層構造部分を有するこ
とを主な特徴とするものである。
下側のチタン酸化物薄層30aは、上側のチタン酸化物
薄層30b、30cよりも酸化の度合を強めているの
で、上側のチタン酸化物薄層30b、30cよりもシー
ト抵抗が大きくn形領域24aとの間に第1図の場合よ
りバリアハイトφBの大きいシヨツトキバリアを形成す
る。従つて、このシヨツトキバリアを通して流れる逆方
向の飽和電流ISが低減する。上側のチタン酸化物薄層
30b、30cは、それぞれリング状で、これらの間に
リング状のTi薄層27cを介して同心的に配置されてい
る。チタン酸化物薄層30b、30cの酸化の度合は第
1図のチタン酸化物薄層30と同程度であり、逆電圧印
加時には実質的には上側のチタン酸化物薄層30b、3
0cに流れる電流によつてチタン酸化物薄層30a、3
0b、30cの延在方向に電位こう配が生じる。なお、
チタン酸化物薄層30a、30b、30cは、Al層28
aの下部のTi薄層27d、27eの延在部分を酸化した
ものである。
Ti薄層27cは、チタン酸化物薄層30a、30b、3
0cに比べると導電性が非常に大きいので、等電位領域
となる。この結果、平面的に見たときの上記電位こう配
の不均一性が修正され、耐圧歩留りが向上する。なお、
Ti薄層27cの上に酸化防止マスクとして使用したAl層
28bを残して等電位領域の一部としているが、これを
除去してもよい。Ti薄層27cの部分をチタン酸化物層
としてAl層28bだけとしてもよい。下側のチタン酸化
物薄層30aにTi薄層の部分を残して等電位領域とする
こともできる。p+形領域25aを離間して包囲するリ
ング上のp+形領域をp+形領域25と同時に形成し、こ
れを等電位領域としてもよい。
チタン酸化物薄層30cの外周縁は、チタン酸化物薄層
30cとn形領域24aを低抵抗接続する短絡電極34
によりn形領域24aに接続されている。第1図の場合
ではチタン酸化物薄層30の外周縁の微少領域で起こる
ブレークダウンに基づいて流れる微小電流(チタン酸化
物薄層30の抵抗値によつて耐圧を低下させるような値
には増大しない)によつてチタン酸化物薄層30の延在
方向の電位こう配が生じるものであるため、上記微少領
域で起こるブレークダウンによる微少ではあるが急峻な
電流変化が、実用化は問題にならない程度のものではあ
るがノイズの発生を誘うことがある。その点この構造
は、バリア電極31と短絡電極34の間をチタン酸化物
薄層30a、30b、30cの抵抗値に見合う微少電流
が流れる構造であるので、上記微少領域のブレークダウ
ンは発生しない。従つて、ノイズ発生が少ない点では第
1図の構造より優れている。なお、短絡電極34は、Au
−Ge合金層の上にNi(ニッケル)層とAu層とを順次重ね
たものとした。
〔第3の実施例〕 以上の実施例のように、チタン酸化物薄層30又は30
a、30b、30cが、バリア電極31を包囲し、かつ
この少なくとも一部がn形領域24aとの間にシヨツト
キバリアを形成するようにp+形領域25a上からn形
領域24aにかけて配置され、かつバリア電極31に電
気的に接続され、かつバリア電極31よりも大きなシー
ト抵抗を有することが耐圧的に有利である。しかし、チ
タン酸化物層による高耐圧化を施さず、主にガードリン
グからの小数キヤリアの注入を減少させることをねらつ
た第5図のようなシヨツトキバリアダイオードにおいて
も本発明は有効である。ガードリングであるp+形領域
36は、拡散ではなくエピタキシヤル成長させて形成す
る。即ち、AlGaAsから成るn形領域(第2図のn形領域
24に相当する)とp+形領域(第2図のp+形領域25
に相当する)を順次MOCVD法で全面に形成し、エツ
チングによりリング状にn形領域35とp+形領域36
を残存させる。バリア電極31の上には、Ti層とAu層を
順次形成して接続用電極37を得る。接続用電極37の
外周部37aは、一般的なフイールドプレートとして作
用している。なお、n形領域35とp+形領域36の半
導体材料を同じAlxGa1-xAs(x≒0.4)にするのが普
通であるが、n形領域35のx値をp+形領域36のx
値より大きくしたり小さくしたりするなど、n形領域3
5とp+形領域36の半導体材料をGaAsより大きいエネ
ルギーギヤツプEgを有するものの範囲で異ならしめても
よい。
〔第4の実施例〕 第6図に示す第4の実施例のシヨツトキバリアダイオー
ドでは、n+形領域22とn形領域23がGaAsから成
り、p+形領域38がAlGaAsから成る。p+形領域38の
形成に際しては、第6図のp+形領域38がある所にエ
ツチングによりリング状の凹所を形成し、この凹所を露
出させるようにn形領域23の表面をSiO2膜で被覆し
て、MOCVD法によりAlxGa1-xAs(x≒0.4)をエ
ピタキシヤル成長させる。従つて、p+形領域38はSiO
2膜の上には成長せずに凹所を埋め戻すように形成さ
れ、p+形領域38の表面からn形領域23の表面にか
けての段差は図示する程(段差なし)にはならないまで
も小さい。このため、極薄の膜であるチタン酸化物薄層
30のステツプカバレージの問題が生じない。MOCV
D法については第2図(B)と同様であるが、p形を付与
するための不純物材料として(CH32Zn(ジメチル亜
鉛)のガスを使用する。p+形領域38の厚さは約2μ
m、不純物濃度は約1×1018cm-3である。
このシヨツトキバリアダイオードにおいては、順電流の
主通路となるシヨツトキバリアは、バリア電極31とGa
Asから成るn形領域23とが隣接する部分である。AlGa
Asから成るp+形領域38はGaAsから成るn形領域23
との間にpn接合39(ヘテロ接合)を形成しており、
ガードリングとしてシヨツトキバリアの周辺耐圧の向上
に寄与する。ところで、エネルギーギヤツプEgが大きい
AlGaAsとこれより小さいGaAsとの間に形成されたpn接
合39の順電圧VFは、GaAs中に拡散又は注入等で形成
されるpn接合(ホモ接合)の順電圧VFより大きい。
このため、従来構造と比べて、順方向動作時にp+形領
域38を経て流れる順電流成分は減少する。即ち、p+
形領域38からpn接合39を経てn形領域23に注入
される少数キヤリア(正孔)が減少し、ガードリングを
設けたことによる高速応答性の低下が少なくなる。バリ
ア電極31とチタン酸化物薄層30のそれぞれとp+
領域38との接触は、第1図のp+形領域25aの場合
と同じで、シヨツトキバリアではない。p+形領域38
上のチタン酸化物薄層30を介してバリア電極31と電
気的に接続されているn形領域23上のチタン酸化物薄
層30は、n形領域23との間にシヨツトキバリアを形
成しており、第1図の場合と同じく大幅な高耐圧化に寄
与する。従つて、第1図のシヨツトキバリアダイオード
とほぼ同じ利点を有する高耐圧かつ高速のシヨツトキバ
リアダイオードとなつている。
〔第5の実施例〕 第1図に示すように、チタン酸化物薄層30を設け、こ
れをバリア電極31を包囲する少なくとも一部の領域が
n形領域23との間にシヨツトキバリアを形成するよう
にp+形領域38上からn形領域23上にかけて配置
し、かつバリア電極31と電気的に接続し、かつバリア
電極31よりもシート抵抗の大きい薄層とすることが耐
圧的に有利である。しかし、大きな耐圧向上をねらう必
要がないときは、第7図に示すようにチタン酸化物薄層
を省いた構造にしてもよい。第7図のシヨツトキバリア
ダイオードでは、n形領域23上全面にAlGaAsをエピタ
キシヤル成長させた後にエツチングしてAlGaAsから成る
+形領域38を形成している。従つて、p+形領域38
はGaAsから成るn形領域23の上に突出している。な
お、絶縁膜32の上に接続用電極37の外周部37aが
延在することにより、一般的なフイールドプレート構造
になつている。
〔変形例〕
本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
(1)n形領域24a、35とp+形領域36、38は、n
形領域23上に結晶成長が可能であると共にn形領域2
3の半導体材料より大きなエネルギーギヤツプEgを有す
る半導体材料で形成する。実施例のようにGaAsとAlGaAs
と組合せ例は最適例であるが、n形領域23がGaP(燐
化ガリウム)であるときには、n形領域24a、35と
+形領域36、38の半導体材料としてはAlGaP(燐化
アルミニウム・ガリウム)を使用できる。
(2)チタン酸化物薄層による高耐圧化構造を採用すると
きの、チタン酸化物薄層30、30b、30cのシート
抵抗は、半導体チツプ構造やサイズによつて効果的な範
囲が変わるが、10kΩ/□〜500MΩ/□、望まし
くは10MΩ/□〜1000MΩ/□に選ぶべきであ
る。
(3)チタン酸化物薄層30の幅あるいはチタン酸化物薄
層30bと30cの合計幅を、約10μm以上とするこ
とによつて耐圧向上の効果が現われ、30μm以上にす
ることによつてその効果が顕著になる。しかし、所定の
耐圧が得られる歩留りを高くするためには100μm以
上に設計することが一層望ましい。幅cを500μm又
はこれよりも大きく設定しても耐圧向上効果を十分に得
ることができる。従つて、幅cの上限はないが、幅cを
500μm以上にしても耐圧の比例的増大を期待するこ
とができないばかりでなく、半導体チツプが大型化する
という問題が生じる。よつて、幅cを30〜500μm
の範囲にすることが望ましい。
(4)Ti薄層27の膜厚は、膜厚制御、酸化温度、酸化時
間等を勘案して20Å以上にすべきである。上限につい
ては、上記所定のシート抵抗が得られるならば制限はな
いが、Ti薄膜を熱酸化してチタン酸化物薄層を形成する
ときには、酸化温度と酸化時間を勘案して300Å以下
とすべきである。プラズマ酸化のような強力な酸化を行
うならば、この上限はさらに拡大できる。
(5)Ti薄層27を酸化してチタン酸化物薄層28を得る
時の酸化温度は500℃以下にすることが望ましく、Au
系の電極を用いる時は380℃以下とする。酸化温度の
下限値については、熱酸化法による時では200℃以上
とするが、プラズマ酸化による時では室温以下の低温と
することもできる。酸化時間はTi薄層27の厚さ、酸化
温度、酸化雰囲気によつて変わるが、5秒〜2時間の範
囲に収めることが望ましい。
(6)チタン酸化物薄層30、30a、30b、30cに
対応するものをチタン酸化物の蒸着やスパツタリングで
形成し、Ti薄層27c等を導電性が比較的高いチタン窒
化物層に置き換えてもよい。Ti薄層は、Al層をマスクと
してチタン酸化物層を窒化することによつて形成し得
る。
(7)シート抵抗が高く且つシヨツトキバリアを生成する
薄層としてチタン酸化物薄層30、30a、30b、3
0cが好適であるが、これに代つてTa(タンタル)系材
料の酸化物薄層等にすることもできる。また、Ti層27
及びチタン酸化物薄層30、30a、30b、30cは
InやSn等を添加したものであつてもよい。
(8)集積回路中にシヨツトキバリア半導体装置を形成す
る場合には、n形領域23を島状に囲むようにn+形領
域22を設けてオーミツク電極29をn形領域23の表
面側に設けるプレーナ構造としてもよい。
(9)n形領域23、n+形領域22をp形領域と置き換え
ることができる。
〔発明の効果〕
以上のように請求項1及び2のいずれの構造によつて
も、高耐圧化を図るためのガードリングを形成したこと
による高速応答性の低下が少ないシヨツトキバリア半導
体装置を提供することができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例に係わるシヨツトキバリ
アダイオードを示す断面図、 第2図(A)(B)(C)(D)(E)(F)(G)は第1図のシヨツトキバ
リアダイオードの製造工程順に示す断面図、 第3図は第2図(G)の状態を示す平面図、 第4図は第2の実施例のシヨツトキバリアダイオードを
示す断面図、 第5図は第3の実施例のシヨツトキバリアダイオードを
示す断面図、 第6図は第4の実施例のシヨツトキバリアダイオードを
示す断面図、 第7図は第5の実施例のシヨツトキバリアダイオードを
示す断面図、 第8図は従来のシヨツトキバリアダイオードを示す断面
図である。 23……n形領域、24a……n形領域、25a……p
+形領域、30……チタン酸化物薄層、31……バリア
電極。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】第1の半導体材料から成る一導電形の第1
    の半導体領域(23)と、 前記第1の半導体領域(23)の所定の表面を包囲するよう
    に第1の半導体領域(23)に隣接配置され、かつ前記第1
    の半導体材料よりも禁止帯のエネルギー幅が大きい第2
    の半導体材料により形成されている一導電形の第2の半
    導体領域(24a又は35)と、 前記第2の半導体領域(24a又は35)に隣接し、かつ前
    記第1の半導体領域(23)の前記所定の表面を前記第2の
    半導体領域(24a又は35)を介して包囲するように配置
    され、かつ一導電形と反対の導電形を有している第3の
    半導体領域(25a又は36)と、 前記第1の半導体領域(23)の前記所定の表面及びこれを
    隣接包囲する前記第2の半導体領域(24a又は35)の表
    面との間にシヨツトキバリアを生じさせ、かつ前記第3
    の半導体領域(25a又は36)がガードリングとして働く
    ように前記第1、第2及び第3の半導体領域(23、24a
    又は35、25a又は36)に電気的に接続されているバリア
    電極(31)と を備えたシヨツトキバリア半導体装置。
  2. 【請求項2】第1の半導体材料から成る一導電形の第1
    の半導体領域(23)と、 第1の半導体領域(23)の所定の表面を包囲するように前
    記第1の半導体領域(23)に隣接して配置され、かつ前記
    第1の半導体材料よりも禁止帯のエネルギー幅が大きい
    第2の半導体材料により形成され、かつ一導電形と反対
    の導電形を有している第2の半導体領域(38)と、 前記第1の半導体領域(23)の前記所定の表面との間にシ
    ヨツトキバリアを生じさせ、かつ前記第2の半導体領域
    (38)がガードリングとして働くように前記第2の半導体
    領域(38)に電気的に接続されているバリア電極(31)と を備えたシヨツトキバリア半導体装置。
JP63053918A 1988-03-07 1988-03-07 シヨツトキバリア半導体装置 Expired - Fee Related JPH0618278B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63053918A JPH0618278B2 (ja) 1988-03-07 1988-03-07 シヨツトキバリア半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63053918A JPH0618278B2 (ja) 1988-03-07 1988-03-07 シヨツトキバリア半導体装置

Publications (2)

Publication Number Publication Date
JPH01227473A JPH01227473A (ja) 1989-09-11
JPH0618278B2 true JPH0618278B2 (ja) 1994-03-09

Family

ID=12956092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63053918A Expired - Fee Related JPH0618278B2 (ja) 1988-03-07 1988-03-07 シヨツトキバリア半導体装置

Country Status (1)

Country Link
JP (1) JPH0618278B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW497207B (en) * 2001-04-10 2002-08-01 United Microelectronics Corp Guard ring structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5135360B2 (ja) * 1971-09-14 1976-10-01
JPS587298B2 (ja) * 1973-05-28 1983-02-09 株式会社クラレ 親水性表面を有するビニルエステル系合成樹脂からなる医療用成形物の製造法
JPS5120249B2 (ja) * 1973-10-29 1976-06-23
JPS5132541A (en) * 1974-09-12 1976-03-19 Fujisawa Pharmaceutical Co Dll22 * 44 hidorokishifueniru * gurishinnokogakubunkatsuho
JPS5160461A (en) * 1974-11-25 1976-05-26 Hitachi Ltd Handotaisochi oyobi sonoseizohoho

Also Published As

Publication number Publication date
JPH01227473A (ja) 1989-09-11

Similar Documents

Publication Publication Date Title
CN109478571B (zh) 半导体装置及半导体装置的制造方法
US8629525B2 (en) Second contact schottky metal layer to improve GaN schottky diode performance
US5331186A (en) Heterojunction bipolar transistor with base electrode having Schottky barrier contact to the emitter
US8679954B2 (en) Schottky barrier diode and method for making the same
JPH0618276B2 (ja) 半導体装置
JP3093774B2 (ja) 電極構造
US20210184054A1 (en) Semiconductor device and its manufacturing method
KR920006429B1 (ko) 반도체 장치
JP3068119B2 (ja) ショットキ障壁を有する半導体装置
JPH0618278B2 (ja) シヨツトキバリア半導体装置
JPH0618271B2 (ja) シヨツトキバリア半導体装置
WO2024122610A1 (ja) ジャンクションバリアショットキーダイオード及びその製造方法
JP4405060B2 (ja) ヘテロ接合型バイポーラトランジスタ
JPH0618280B2 (ja) ショットキバリア半導体装置
JPH0618273B2 (ja) ショットキバリア半導体装置
JP2001298031A (ja) 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置
JP3139506B2 (ja) ショットキ障壁を有する半導体装置の製造方法
JP2884376B2 (ja) 金属酸化物抵抗体の形成方法
JPS5891631A (ja) 半導体装置
JPH11186537A (ja) 半導体装置及びその製造方法
JPH01140663A (ja) 半導体装置の電極
JP3029064B2 (ja) ショットキ障壁を有する半導体装置の製造方法
JPH0618270B2 (ja) シヨツトキバリア半導体装置
JPH0618272B2 (ja) シヨツトキバリア半導体装置
JPH04218969A (ja) ショットキーバリア半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees