JPS61259528A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61259528A JPS61259528A JP10205285A JP10205285A JPS61259528A JP S61259528 A JPS61259528 A JP S61259528A JP 10205285 A JP10205285 A JP 10205285A JP 10205285 A JP10205285 A JP 10205285A JP S61259528 A JPS61259528 A JP S61259528A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- mask
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000003486 chemical etching Methods 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 22
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 16
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 11
- 239000000377 silicon dioxide Substances 0.000 abstract description 11
- 238000001020 plasma etching Methods 0.000 abstract description 8
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract description 4
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 27
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- QYSGYZVSCZSLHT-UHFFFAOYSA-N octafluoropropane Chemical compound FC(F)(F)C(F)(F)C(F)(F)F QYSGYZVSCZSLHT-UHFFFAOYSA-N 0.000 description 1
- 229960004065 perflutren Drugs 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- PJVWKTKQMONHTI-UHFFFAOYSA-N warfarin Chemical compound OC=1C2=CC=CC=C2OC(=O)C=1C(CC(=O)C)C1=CC=CC=C1 PJVWKTKQMONHTI-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の層間膜などに用いられる三層絶
縁膜に連通ずる共通の開口を構成する半導体装置の製造
方法に関する。
縁膜に連通ずる共通の開口を構成する半導体装置の製造
方法に関する。
従来の技術
従来、中間層のみが異種絶縁膜で形成される三層絶縁膜
を開口する場合、最下層を化学的エッチ法を用いてエツ
チングを行うと、最下層と最上層の横方向へのエツチン
グが起こり、中間層の突起が現れるために後の電極物質
形成時に断線が起きていた。これを避けるため、従来よ
り中間層を開口した後、異方性プラズマエッチ法を用い
て最下層のエツチングを行っている。−例をあげると最
下層及び最上層が二酸化シリコン、中間層が窒化シリコ
ンの膜の場合、最下層の二酸化シリコン膜はパフロロプ
ロパンによる異方性プラズマエッチ法で開口する。
を開口する場合、最下層を化学的エッチ法を用いてエツ
チングを行うと、最下層と最上層の横方向へのエツチン
グが起こり、中間層の突起が現れるために後の電極物質
形成時に断線が起きていた。これを避けるため、従来よ
り中間層を開口した後、異方性プラズマエッチ法を用い
て最下層のエツチングを行っている。−例をあげると最
下層及び最上層が二酸化シリコン、中間層が窒化シリコ
ンの膜の場合、最下層の二酸化シリコン膜はパフロロプ
ロパンによる異方性プラズマエッチ法で開口する。
発明が解決しようとする問題点
従来の製造方法は二層膜開口の際に、前述のように二酸
化シリコン膜である最下層を化学的エッチ法で開口する
と、半導体基板へのダメージは避けられず、また中間層
の突起が開口部に形成され、後の電極の断線を引き起こ
していた。
化シリコン膜である最下層を化学的エッチ法で開口する
と、半導体基板へのダメージは避けられず、また中間層
の突起が開口部に形成され、後の電極の断線を引き起こ
していた。
問題点を解決するための手段
本発明は、半導体基板上に第１の第一種絶縁膜、第二種
絶縁膜、および第２の第一種絶縁膜を順に上部に積層し
、前記積層された絶縁膜に共通の連通ずる開口を構成す
る半導体装置の製造方法において、フ第１・レジストマ
スクを用いて最上層の第２の第一種絶縁膜に所定形状に
開口する工程、前記開口された第２の第一種絶縁膜及び
レジストをマスクとしてプラズマエッチ法により第二種
絶縁膜をエツチングする工程、化学的エッチ法により第
１の最下層及び第２の最上層の第一種絶縁膜をエツチン
グする工程、フォトレジストマスクを除去する工程およ
び前記化学的エツチング後に形成される第二種絶縁膜の
突起を化学的エッチ法によって取り去る工程からなるも
のである。
絶縁膜、および第２の第一種絶縁膜を順に上部に積層し
、前記積層された絶縁膜に共通の連通ずる開口を構成す
る半導体装置の製造方法において、フ第１・レジストマ
スクを用いて最上層の第２の第一種絶縁膜に所定形状に
開口する工程、前記開口された第２の第一種絶縁膜及び
レジストをマスクとしてプラズマエッチ法により第二種
絶縁膜をエツチングする工程、化学的エッチ法により第
１の最下層及び第２の最上層の第一種絶縁膜をエツチン
グする工程、フォトレジストマスクを除去する工程およ
び前記化学的エツチング後に形成される第二種絶縁膜の
突起を化学的エッチ法によって取り去る工程からなるも
のである。
作用
本発明の製造方法によって三層膜を開口した場合、半導
体基板へのダメージが避けられ、また中間層の突起を取
り除くことができるため、開口部分がなめらかな傾斜を
持った形となり、後の電極形成の際にこの部分における
断線を防ぐことができる。
体基板へのダメージが避けられ、また中間層の突起を取
り除くことができるため、開口部分がなめらかな傾斜を
持った形となり、後の電極形成の際にこの部分における
断線を防ぐことができる。
実施例
以下に本発明の半導体装置の製造方法の一実施例につい
て図を参照しながら説明する。
て図を参照しながら説明する。
図は本発明の製造方法によって三層膜の開口を行う場合
の工程順を示す。
の工程順を示す。
図（ａ）に示すように、半導体基板（１）上に熱酸化法
により厚さ０６μｍの第１の第一種絶縁膜である二酸化
シリコン膜（２）を形成し、次に化学的気相成長法ある
いはプラズマ気相成長法により第二種絶縁膜である窒化
シリコン膜（３）を０１μｍ形成し、さらに化学的気相
成長法により第２の第一種絶縁膜である二酸化シリコン
膜（４）（以下ＮＳＧという。）を０１μｍ形成した試
料にフォトレジストのマスク（５）を形成した図である
。このフォトレジスト（５）をマスクとしてＮ Ｓ Ｃ
（４１を開口した後、窒化シリコン膜＋３） ヲプラズ
マエッチングで除去すると図（ｂ）に示すような形状と
なる。
により厚さ０６μｍの第１の第一種絶縁膜である二酸化
シリコン膜（２）を形成し、次に化学的気相成長法ある
いはプラズマ気相成長法により第二種絶縁膜である窒化
シリコン膜（３）を０１μｍ形成し、さらに化学的気相
成長法により第２の第一種絶縁膜である二酸化シリコン
膜（４）（以下ＮＳＧという。）を０１μｍ形成した試
料にフォトレジストのマスク（５）を形成した図である
。このフォトレジスト（５）をマスクとしてＮ Ｓ Ｃ
（４１を開口した後、窒化シリコン膜＋３） ヲプラズ
マエッチングで除去すると図（ｂ）に示すような形状と
なる。
次に第２の第一種絶縁膜である熱酸化膜（２）を窒化シ
リコン膜（３）をマスクにして化学的エッチ法を用いて
開口すると、熱酸化膜（２）及びＮ Ｓ ａ （４１が
横方向にエツチングされ、図（Ｑ）に示されるように窒
化シリコン膜（３）が突起した形状の構造になる。この
後フォトレジストを除去した後に化学溶液により窒化シ
リコン膜（３）を化学的エツチングすることにより窒化
シリコン膜（３）の突起を取り除くことができる。この
時、開口部の形状は図（ｄ）に示すようななめらかなも
のとなる。
リコン膜（３）をマスクにして化学的エッチ法を用いて
開口すると、熱酸化膜（２）及びＮ Ｓ ａ （４１が
横方向にエツチングされ、図（Ｑ）に示されるように窒
化シリコン膜（３）が突起した形状の構造になる。この
後フォトレジストを除去した後に化学溶液により窒化シ
リコン膜（３）を化学的エツチングすることにより窒化
シリコン膜（３）の突起を取り除くことができる。この
時、開口部の形状は図（ｄ）に示すようななめらかなも
のとなる。
発明の効果
本発明によれば、三層膜の最下層を化学的エッチ法によ
って開口することが可能なため、プラズマエツチングに
よる半導体基板へのダメージを与えることがない。また
、開口部はなめらかな傾斜を持った形状となるために、
後の電極物質の断線は起らない、などの効果を生ずる。
って開口することが可能なため、プラズマエツチングに
よる半導体基板へのダメージを与えることがない。また
、開口部はなめらかな傾斜を持った形状となるために、
後の電極物質の断線は起らない、などの効果を生ずる。
図は本発明の製造方法によって三層膜の開口を行なう場
合の工程順を示す。 １：半導体基板 ２：熱酸化二酸化シリコン膜３：窒
化シリコン膜 ４：Ｎ５Ｇ ５：フォトレジスト 特許出願人 松下電子工業株式会社代理人弁理士
阿 部 功／： Ｐ９シリコン菓歇４：ｌ
Ｖ／５ｃ７２：二面９イ１−７９コン月東 左：
ンにトレ内ト３：↑イ乙ア９コン九（ 手 続 補 正 書 （方式）％式％ ２発明の名称 半導体装置の製造方法 ３補正をする者 事件との関係 特許出願人 住 所 大阪府門真市大字門真１００６番地名 称５
８４松下電子工業株式会社 ４、代 理 人 住 所 東京都国分寺市南町三丁目１２番１１号６補
正の対象 １１発明の詳細な説明の欄２図面の簡単な
説明の欄 ３、図面の欄 ７、補正の内容 １２ 別紙 ３、第１図〜第４図の番号を記載する（別紙） ・合、
半導体基板へのダメージが避けられ、また中間層の突起
を取り除くことができるため、開口部分がなめらかな傾
斜を持った形となり、後の電極形成の際にこの部分にお
ける断線を防ぐことができる。 実施例 以下に本発明の半導体装置の製造方法の一実施例につい
て図を参照しながら説明する。 第１図〜第４図は本発明の製造方法によって三層膜の開
口を行う場合の工程順を示す。 第１図に示すように、半導体基板＋１１上に熱酸化法に
より厚さ０６μｍの第１の第一種絶縁膜である二酸化シ
リコン膜（２）を形成し、次に化学的気相成長法あるい
はプラズマ気相成長法により第二種絶縁膜である窒化シ
リコン膜（３）を０１μｍ形成し、 、さらに化学的
気相成長法により第２の第一種絶縁膜である二酸化シリ
コン膜（４）（以下ＮＳＧという。）を０．１μｍ形成
した試料にフォトレジストのマスク（５）を形成した図
である。このフォトレジスト（５）をマスクとしてＮ
Ｓ Ｇ （４１を開口した後、窒化シリ（４）
、、、１％コン膜（３）をプラズマ
エツチングで除去すると第２図に示すような形状となる
。 次に第２の第一種絶縁膜である熱酸化膜（２）を窒化シ
リコン膜（３）をマスクにして化学的エッチ法を用いて
開口すると、熱酸化膜（２）及びＮ Ｓ Ｇ （４１が
横方向にエツチングされ、第３図に示されるように窒化
シリコン膜（３）が突起した形状の構造になる。 この後フォトレジストを除去した後に化学溶液により窒
化シリコン膜（３）を化学的エツチングすることにより
窒化シリコン膜（３）の突起を取り除くことができる。 この時、開口部の形状は第４図に示すようななめらかな
ものとなる。 発明の効果 本発明によれば、三層膜の最下層を化学的エッチ法によ
って開口することが可能なため、プラズマエツチングに
よる半導体基板へのダメージを与えることがない。また
、開口部はなめらかな傾斜を持った形状となるために、
後の電極物質の断線は起らない、などの効果を生ずる。 、図面の簡単な説明 第１図〜第４図は本発明の製造方法によって三層膜の開
口を行なう場合の工程順を示す。 １：半導体基板 ２：熱酸化二酸化シリコン膜３：窒
化シリコン膜 ４：Ｎ５Ｇ ５：フォトレジスト 特許出願人 松下電子工業株式会社代理人弁理士
阿 部 功／： Ｐ児シジコン輩欲
４：へ１硫２：二叫劉（ヒ功コ〉刃欠、 旗
ｚｉトレジ’ｘｌ−３：１化Δコン月先
合の工程順を示す。 １：半導体基板 ２：熱酸化二酸化シリコン膜３：窒
化シリコン膜 ４：Ｎ５Ｇ ５：フォトレジスト 特許出願人 松下電子工業株式会社代理人弁理士
阿 部 功／： Ｐ９シリコン菓歇４：ｌ
Ｖ／５ｃ７２：二面９イ１−７９コン月東 左：
ンにトレ内ト３：↑イ乙ア９コン九（ 手 続 補 正 書 （方式）％式％ ２発明の名称 半導体装置の製造方法 ３補正をする者 事件との関係 特許出願人 住 所 大阪府門真市大字門真１００６番地名 称５
８４松下電子工業株式会社 ４、代 理 人 住 所 東京都国分寺市南町三丁目１２番１１号６補
正の対象 １１発明の詳細な説明の欄２図面の簡単な
説明の欄 ３、図面の欄 ７、補正の内容 １２ 別紙 ３、第１図〜第４図の番号を記載する（別紙） ・合、
半導体基板へのダメージが避けられ、また中間層の突起
を取り除くことができるため、開口部分がなめらかな傾
斜を持った形となり、後の電極形成の際にこの部分にお
ける断線を防ぐことができる。 実施例 以下に本発明の半導体装置の製造方法の一実施例につい
て図を参照しながら説明する。 第１図〜第４図は本発明の製造方法によって三層膜の開
口を行う場合の工程順を示す。 第１図に示すように、半導体基板＋１１上に熱酸化法に
より厚さ０６μｍの第１の第一種絶縁膜である二酸化シ
リコン膜（２）を形成し、次に化学的気相成長法あるい
はプラズマ気相成長法により第二種絶縁膜である窒化シ
リコン膜（３）を０１μｍ形成し、 、さらに化学的
気相成長法により第２の第一種絶縁膜である二酸化シリ
コン膜（４）（以下ＮＳＧという。）を０．１μｍ形成
した試料にフォトレジストのマスク（５）を形成した図
である。このフォトレジスト（５）をマスクとしてＮ
Ｓ Ｇ （４１を開口した後、窒化シリ（４）
、、、１％コン膜（３）をプラズマ
エツチングで除去すると第２図に示すような形状となる
。 次に第２の第一種絶縁膜である熱酸化膜（２）を窒化シ
リコン膜（３）をマスクにして化学的エッチ法を用いて
開口すると、熱酸化膜（２）及びＮ Ｓ Ｇ （４１が
横方向にエツチングされ、第３図に示されるように窒化
シリコン膜（３）が突起した形状の構造になる。 この後フォトレジストを除去した後に化学溶液により窒
化シリコン膜（３）を化学的エツチングすることにより
窒化シリコン膜（３）の突起を取り除くことができる。 この時、開口部の形状は第４図に示すようななめらかな
ものとなる。 発明の効果 本発明によれば、三層膜の最下層を化学的エッチ法によ
って開口することが可能なため、プラズマエツチングに
よる半導体基板へのダメージを与えることがない。また
、開口部はなめらかな傾斜を持った形状となるために、
後の電極物質の断線は起らない、などの効果を生ずる。 、図面の簡単な説明 第１図〜第４図は本発明の製造方法によって三層膜の開
口を行なう場合の工程順を示す。 １：半導体基板 ２：熱酸化二酸化シリコン膜３：窒
化シリコン膜 ４：Ｎ５Ｇ ５：フォトレジスト 特許出願人 松下電子工業株式会社代理人弁理士
阿 部 功／： Ｐ児シジコン輩欲
４：へ１硫２：二叫劉（ヒ功コ〉刃欠、 旗
ｚｉトレジ’ｘｌ−３：１化Δコン月先
Claims (1)
- 半導体基板上に第１の第一種絶縁膜、第二種絶縁膜、お
よび第２の第一種絶縁膜を順に上部に積層し、前記積層
された絶縁膜に共通の連通する開口を構成する半導体装
置の製造方法において、フォトレジストマスクを用いて
最上層の第２の第一種絶縁膜に所定形状に開口する工程
、前記開口された第２の第一種絶縁膜及びレジストをマ
スクとしてプラズマエッチ法により第二種絶縁膜をエッ
チングする工程、化学的エッチ法により第１の最下層及
び第２の最上層の第一種絶縁膜をエッチングする工程、
フォトレジストマスクを除去する工程および前記化学的
エッチング後に形成される第二種絶縁膜の突起を化学的
エッチ法によつて取り去る工程からなることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10205285A JPS61259528A (ja) | 1985-05-13 | 1985-05-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10205285A JPS61259528A (ja) | 1985-05-13 | 1985-05-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61259528A true JPS61259528A (ja) | 1986-11-17 |
Family
ID=14316993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10205285A Pending JPS61259528A (ja) | 1985-05-13 | 1985-05-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61259528A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461326A (ja) * | 1990-06-29 | 1992-02-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| WO2016151829A1 (ja) * | 2015-03-26 | 2016-09-29 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
1985
- 1985-05-13 JP JP10205285A patent/JPS61259528A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461326A (ja) * | 1990-06-29 | 1992-02-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| WO2016151829A1 (ja) * | 2015-03-26 | 2016-09-29 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPWO2016151829A1 (ja) * | 2015-03-26 | 2017-08-10 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US10242876B2 (en) | 2015-03-26 | 2019-03-26 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0620102B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61259528A (ja) | 半導体装置の製造方法 | |
| JPS5898944A (ja) | 半導体装置の製造方法 | |
| JPS5825229A (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JP2551030B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61287146A (ja) | 多層配線の形成方法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPS63257249A (ja) | 半導体装置の製造方法 | |
| JPS6396973A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS61259527A (ja) | 半導体装置の製造方法 | |
| JPS60134482A (ja) | 半導体装置の製造方法 | |
| JPH03290934A (ja) | 半導体装置の製造方法 | |
| JPH01155641A (ja) | 半導体集積回路装置 | |
| JPH05308068A (ja) | 半導体装置の製造方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPS5815249A (ja) | コンタクトホ−ル形成法 | |
| JPS6271247A (ja) | 半導体装置の製造方法 | |
| JPS59181075A (ja) | ジヨセフソン集積回路装置の製造方法 | |
| JPS60102757A (ja) | 半導体装置の製造方法 | |
| JPS61229377A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPS63308958A (ja) | 半導体装置の製造方法 | |
| JPS58135651A (ja) | 半導体装置の製造方法 | |
| JPS6182461A (ja) | 半導体装置の製造方法 | |
| JPS63219140A (ja) | 半導体素子の多層配線形成方法 |