CN104157564B - 改善刻蚀后关键尺寸均匀性的方法 - Google Patents

改善刻蚀后关键尺寸均匀性的方法 Download PDF

Info

Publication number
CN104157564B
CN104157564B CN201310178481.0A CN201310178481A CN104157564B CN 104157564 B CN104157564 B CN 104157564B CN 201310178481 A CN201310178481 A CN 201310178481A CN 104157564 B CN104157564 B CN 104157564B
Authority
CN
China
Prior art keywords
etching
lines
hard mask
width
critical dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310178481.0A
Other languages
English (en)
Other versions
CN104157564A (zh
Inventor
张城龙
何其暘
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310178481.0A priority Critical patent/CN104157564B/zh
Publication of CN104157564A publication Critical patent/CN104157564A/zh
Application granted granted Critical
Publication of CN104157564B publication Critical patent/CN104157564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

本发明提供一种改善刻蚀后关键尺寸均匀性的方法，至少包括以下步骤：提供一基板，其上依次形成有硬掩模层及若干平行排列的线条；然后测试所述线条的线宽并沉积侧壁隔离层，根据线宽判断所需刻蚀时间对侧壁隔离层进行刻蚀，使相邻隔离墙之间的间隙宽度等于所述线条的线宽；再去除所述线条，根据线宽确定刻蚀气体的比例，在所述硬掩模层中刻蚀形成若干具有预设底部宽度的开口；最后在所述基板中刻蚀形成分布均匀的若干凹槽。本发明通过监测线条的线宽，并根据测得的线宽调整侧壁隔离墙刻蚀时间得到预设厚度的隔离墙，再调整硬掩膜开口的倾斜角度来控制开口的底部宽度，最终得到均匀的凹槽分布，改善了器件的RC性能及可靠性。

Description

改善刻蚀后关键尺寸均匀性的方法
技术领域
本发明半导体制造领域，涉及一种双重图形化方法，特别是涉及一种改善刻蚀后关键尺寸均匀性的方法。
背景技术
半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。而光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点进入到65纳米、45纳米，甚至更低的32纳米，现有的193nm的ArF光源光刻技术已经无法满足半导体制造的需要。多年以来，光刻技术人员将解决小节点图形制作的方案聚焦在了降低波长及增大数值孔径（NA）上。每一套波长与NA的组合可以解决一定极限的图形尺寸，如今的193nm波长和1.35的NA在实际生产中可以达到的极限是40nm的半节距。并且1.35的NA被认为几乎就是ArF系统的极限，所以减小波长就成了业内人士研究的焦点。波长仅13.5nm的EUV光刻无疑为产业带来了希望，然而尽管EUV光刻的研究已研究多时，并且取得了不小的进展，但是很多配套相关技术依然不够成熟。而其它研究热点技术如多波束无掩膜技术和纳米压印技术也仍然存在有不便与缺陷，亟待加以进一步的改进。
当摩尔定律继续向前延伸的脚步不可逆转的时候，双重图形化技术无疑成为了业界的最佳选择。双重图形化技术只需要对现有的光刻基础设施进行很小的改动，就可以有效地填补45纳米到32纳米甚至更小节点的光刻技术空白。双重图形化技术的原理是将一套高密度的电路图形分解成两套分立的、密度低一些的图形，然后将它们制备到晶圆上。
目前实现双重图形的方法大致分为三类：自对准双重图形、二次刻蚀双重图形和单刻蚀双重图形。其中自对准双重曝光（SADP）技术有能力实现拥有有益线宽和节距控制效果的高密度平行线条。对于任意给定的可以用光刻方法定义的线条，可以在每个侧边使用间隔层，当去除最初的模板材料后，就能有效实现线条密度的加倍。
在自对准双重图形的制作中，对光刻定义的线条线宽的控制是一个很大的挑战，因为线条的线宽将会影响最终的关键尺寸。关键尺寸方面的非均匀性可以由上游的工艺流程引起，例如，光刻。由于光刻的平行特征（例如在基板上所有器件管芯同时暴露）和因素很难控制，例如光源不均匀性，光掩膜上的衍射，温度的不均匀性，光刻胶厚度的不均匀性等，使得光刻后和蚀刻前的基板在器件特征上通常有不均匀性。例如光刻定义的线条线宽过大，就会使得后续刻蚀得到的沟槽宽度呈现奇偶分布，即不均匀分布，这种不均匀性可以导致减少器件产量。因此光刻定义的线条线宽异常的晶圆通常只能返工或报废，造成巨大浪费。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善刻蚀后关键尺寸均匀性的方法，用于解决现有技术中光刻定义的线条线宽异常的晶圆通常只能返工或报废，造成巨大浪费的问题。
为实现上述目的及其他相关目的，本发明提供一种改善刻蚀后关键尺寸均匀性的方法，该方法至少包括以下步骤：
1）提供一基板，所述基板上形成有硬掩模层，所述硬掩膜层上形成有若干平行排列的线条；
2）测试所述线条的线宽；
3）沉积侧壁隔离层，所述侧壁隔离层覆盖所述线条外表面及所述硬掩模表面；
4）根据步骤2）中测得的线宽判断所需刻蚀时间，采用该刻蚀时间对所述侧壁隔离层进行刻蚀，直至在所述线条侧壁留下预设厚度的隔离墙，使相邻隔离墙之间的间隙宽度等于所述线条的线宽；
5）去除所述线条，根据步骤2）中测得的线宽确定刻蚀气体的比例，然后以所述预设厚度的隔离墙为掩模、并采用该比例的刻蚀气体对所述硬掩模层进行刻蚀，在所述硬掩模层中形成若干具有预设底部宽度的开口；
6）以刻蚀后的硬掩膜层为掩模，对所述基板进行刻蚀，在所述基板中形成分布均匀的若干凹槽。
可选地，于所述步骤5）中，所述刻蚀气体为CHF3与CF4，其中CHF3与CF4的体积比是x:1，0.01≤x≤100。
可选地，于所述步骤5）中，所述刻蚀气体为CH2F2与O2，其中CH2F2与O2的体积比是y:1，0.2≤y≤500。
可选地，所述步骤6）中形成的凹槽的宽度范围是5~2000 nm。
可选地，所述侧壁隔离层通过原子层沉积法得到。
可选地，所述硬掩膜层为单层、双层或多层结构。
可选地，所述硬掩膜的材料包括金属、金属氮化物、氮化硅、氧化硅或碳化硅中的一种或多种。
可选地，所述侧壁隔离层的材料为氧化物或氮化物。
如上所述，本发明的改善刻蚀后关键尺寸均匀性的方法，具有以下有益效果：通过监测线条的线宽，并根据测得的线宽调整侧壁隔离墙刻蚀时间得到预设厚度的隔离墙，再调整硬掩膜开口的倾斜角度来控制开口的底部宽度，最终得到均匀的凹槽分布，改善器件的RC性能及可靠性。
附图说明
图1显示为本发明的改善刻蚀后关键尺寸均匀性的方法提供的基板及在基板上形成的硬掩膜层和线条结构的剖面示意图。
图2显示为本发明的改善刻蚀后关键尺寸均匀性的方法在线条及硬掩模层表面沉积侧壁隔离层的示意图。
图3显示为本发明的改善刻蚀后关键尺寸均匀性的方法刻蚀侧壁隔离层使相邻隔离墙之间的间隙等于线条线宽的示意图。
图4显示为本发明的改善刻蚀后关键尺寸均匀性的方法去除隔离墙之间的线条之后的剖面结构示意图。
图5显示为本发明的改善刻蚀后关键尺寸均匀性的方法在硬掩膜层中刻蚀形成若干具有预设底部宽度的开口的示意图。
图6显示为本发明的改善刻蚀后关键尺寸均匀性的方法在基板中形成分布均匀的若干凹槽的示意图。
元件标号说明
1基板
2硬掩膜层
3线条
4侧壁隔离层
5隔离墙
6开口
7凹槽
d1线宽
d2间隙宽度
d3预设底部宽度
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种改善刻蚀后关键尺寸均匀性的方法，该方法至少包括以下步骤：
步骤1），请参阅图1，提供一基板1，所述基板1上形成有硬掩模层2，所述硬掩膜层2上形成有若干平行排列的线条3。
具体的，所述基板1可以为硅、SOI、锗、锗硅等衬底，也可以为包括制作好部分电路或其它元件的衬底，还可以是包括金属层及覆盖电介质层的衬底，在此特地说明，不应过分限制本发明的保护范围。本实施例中，所述基板1优选为包括低k电介质层及覆盖于所述低k电介质层上的帽层（未具体图示）。
具体地，所述硬掩膜层2为单层、双层或多层结构，所述硬掩模层2的材料可以包括无机物、有机物或金属中的一种或多种，优选的，可包括Ti、TiN、其它金属氮化物、氮化硅、氧化硅或碳化硅中的一种或多种。。
具体的，所述线条3通过光刻工艺形成，各个线条平行排列且间距相等。由于光刻的平行特征和因素很难控制，例如光源不均匀性，光掩膜上的衍射，温度的不均匀性，光刻胶厚度的不均匀性等，使得光刻后得到的线条具有不均匀性。而过宽或过细的线条线宽分布将会使后续蚀刻得到的双重图案关键尺寸呈现奇偶分布，即不均匀分布，导致器件性能不符合要求。通常这种线条线宽异常的晶圆只能返工或报废，而本发明的改善刻蚀后关键尺寸均匀性的方法可以在一定程度上解决这个问题，请参见后续步骤。
步骤2），测试所述线条3的线宽d1。
具体的，通过关键尺寸扫描电子显微镜（CD-SEM）测量所述线条3的线宽d1，请参阅图1，示出了所述线宽d1。
步骤3），请参阅图2，沉积侧壁隔离层4，所述侧壁隔离层4覆盖所述线条3外表面及所述硬掩模2表面。
具体的，本实施例中，所述侧壁隔离层可通过原子层沉积法得到，采用原子层沉积可以得到较好的台阶覆盖率。在其它实施例中，也可采用其它沉积方法来形成所述侧壁隔离层。
具体的，所述侧壁隔离层4的材料为氧化物或氮化物，如氧化硅或氮化硅。
步骤4），请参阅图3，根据步骤2）中测得的线宽d1判断所需刻蚀时间，采用该刻蚀时间对所述侧壁隔离层4进行刻蚀，直至在所述线条侧壁留下预设厚度的隔离墙5，使相邻隔离墙5之间的间隙宽度d2等于所述线条3的线宽d1。
具体的，可采用等离子体刻蚀法对所述侧壁隔离层4进行各向异性刻蚀，去除所述线条上表面及所述硬掩膜层表面的部分侧墙隔离层材料，仅在各个线条两侧壁保留预设厚度的隔离墙5。
需要指出的是，对于线宽d1的测量，可以在实时生产线上进行监控，并将测得的线宽数据反馈到刻蚀侧壁隔离层的工艺流程中，计算出最终要保留的隔离墙5的厚度，从而对刻蚀时间进行调整，使相邻隔离墙5之间的间隙宽度d2等于所述线条3的线宽d1。
步骤5），请参阅图4及图5，去除所述线条3，根据步骤2）中测得的线宽d1确定刻蚀气体的比例，然后以所述预设厚度的隔离墙5为掩模、并采用该比例的刻蚀气体对所述硬掩模层2进行刻蚀，在所述硬掩模层2中形成若干具有预设底部宽度d3的开口6。
具体的，如图4所示，显示为去除隔离墙5之间的线条之后的剖面结构示意图，在双重图形制作工艺中，隔离墙之间的线条也可称为内核（core），去除内核后，然后可以利用所述隔离墙5为掩模，采用等离子体刻蚀对所述硬掩膜层2进行刻蚀，在所述硬掩模层2中形成若干开口6。可以进行适当的过刻蚀，使得所述开口6的底部达到所述硬掩模层下表面以下。
具体的，可通过改变刻蚀气体的组合及其比例来调整所述开口6的侧壁倾斜度，从而达到调整所述开口底部宽度的目的，使其符合后续沟槽刻蚀的要求。例如刻蚀气体为CHF3与CF4，如果其中CHF3气体的比例越高，所述开口6的侧壁就会越倾斜，反之，若CF4气体越多，所述开口6的侧壁就会越垂直。本实施例中，所述刻蚀气体优选为CHF3与CF4，其中CHF3与CF4的体积比是x:1，0.01≤x≤100。所述开口侧壁倾斜度（与水平方向的夹角）的范围是45°~90°。在另一实施例中，所述刻蚀气体还可以为CH2F2与O2，其中CH2F2与O2的体积比是y:1，0.2≤y≤500。
需要指出的是，刻蚀气体除了前面指出的CHF3/CF4或CH2F2/O2，还可以为其它类似的组合，在此特地说明，不应过分限制本发明的保护范围。
步骤6），请参阅图6，以刻蚀后的硬掩膜层2为掩模，对所述基板1进行刻蚀，在所述基板1中形成分布均匀的若干凹槽7。
需要指出的是，在刻蚀形成所述凹槽7的过程中，所述隔离墙5会慢慢消耗完毕，接下来的刻蚀会由刻蚀后的硬掩膜层2来继续定义所述凹槽7。
具体的，所述凹槽7的宽度范围是5~2000 nm。所述凹槽7可作为沟槽（trench），在其中沉积金属形成互连线，在互连结构中，从第一金属层到顶层金属的制作都可采用上述方法。需要指出的是，对于所述基板1中包含刻蚀停止层的情况，形成所述凹槽7的过程中还包括衬垫层蚀除（Liner Removal，LRM）的步骤，即包括对刻蚀停止层进行刻蚀的步骤。
至此，在所述基板1中形成了分布均匀的若干凹槽7，改善了自对准双曝光技术中刻蚀后检测（After Etch Inspection，AEI）关键尺寸（CD）的均匀性。由于凹槽大小决定互连线的电阻(R)，凹槽的间距决定了电容(C)，因此分布均匀宽度一致的凹槽会使得器件的RC性能更好，并可改善电迁移（EM）的问题，提高器件的可靠性。
综上所述，本发明的改善刻蚀后关键尺寸均匀性的方法首先通过监测光刻定义的线条的线宽，并根据测得的线条线宽调整侧壁隔离墙刻蚀时间，在所述线条侧壁留下预设厚度的隔离墙，使相邻隔离墙之间的间隙宽度等于所述线条的线宽，初步形成均匀的图案分布；然后通过控制刻蚀气体的比例来调整硬掩膜开口的倾斜角度以控制硬掩模开口的底部宽度，使得其满足后续凹槽刻蚀宽度的需求，并最终得到均匀的凹槽分布，从而改善器件的RC性能及可靠性。本发明还可以在一定范围内解决光刻定义的线条线宽异常的晶圆只能返工或者报废的问题，大大节约生产成本，减少浪费。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种改善刻蚀后关键尺寸均匀性的方法，其特征在于，所述改善刻蚀后关键尺寸均匀性的方法至少包括以下步骤：
1)提供一基板，所述基板上形成有硬掩模层，所述硬掩膜层上形成有若干平行排列的线条；
2)测试所述线条的线宽；
3)沉积侧壁隔离层，所述侧壁隔离层覆盖所述线条外表面及所述硬掩模表面；
4)根据步骤2)中测得的线宽判断所需刻蚀时间，采用该刻蚀时间对所述侧壁隔离层进行刻蚀，直至在所述线条侧壁留下预设厚度的隔离墙，使相邻隔离墙之间的间隙宽度等于所述线条的线宽；
5)去除所述线条，根据步骤2)中测得的线宽确定刻蚀气体的比例，然后以所述预设厚度的隔离墙为掩模、并采用该比例的刻蚀气体对所述硬掩模层进行刻蚀，在所述硬掩模层中形成若干具有预设底部宽度的开口；通过改变刻蚀气体的组合及其比例来调整所述开口的侧壁倾斜度，以达到调整所述开口底部宽度的目的，使其符合后续沟槽刻蚀的要求；
6)以刻蚀后的硬掩膜层为掩模，对所述基板进行刻蚀，在所述基板中形成分布均匀的若干凹槽。
2.根据权利要求1所述的改善刻蚀后关键尺寸均匀性的方法，其特征在于：于所述步骤5)中，所述刻蚀气体为CHF3与CF4，其中CHF3与CF4的体积比是x:1，0.01≤x≤100。
3.根据权利要求1所述的改善刻蚀后关键尺寸均匀性的方法，其特征在于：于所述步骤5)中，所述刻蚀气体为CH2F2与O2，其中CH2F2与O2的体积比是y:1，0.2≤y≤500。
4.根据权利要求1所述的改善刻蚀后关键尺寸均匀性的方法，其特征在于：所述步骤6)中形成的凹槽的宽度范围是5～2000nm。
5.根据权利要求1所述的改善刻蚀后关键尺寸均匀性的方法，其特征在于：所述侧壁隔离层通过原子层沉积法得到。
6.根据权利要求1所述的改善刻蚀后关键尺寸均匀性的方法，其特征在于：所述硬掩膜层为单层、双层或多层结构。
7.根据权利要求1所述的改善刻蚀后关键尺寸均匀性的方法，其特征在于：所述硬掩膜的材料包括金属、金属氮化物、氮化硅、氧化硅或碳化硅中的一种或多种。
8.根据权利要求1所述的改善刻蚀后关键尺寸均匀性的方法，其特征在于：所述侧壁隔离层的材料为氧化物或氮化物。
CN201310178481.0A 2013-05-15 2013-05-15 改善刻蚀后关键尺寸均匀性的方法 Active CN104157564B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310178481.0A CN104157564B (zh) 2013-05-15 2013-05-15 改善刻蚀后关键尺寸均匀性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310178481.0A CN104157564B (zh) 2013-05-15 2013-05-15 改善刻蚀后关键尺寸均匀性的方法

Publications (2)

Publication Number Publication Date
CN104157564A CN104157564A (zh) 2014-11-19
CN104157564B true CN104157564B (zh) 2016-12-28

Family

ID=51883038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310178481.0A Active CN104157564B (zh) 2013-05-15 2013-05-15 改善刻蚀后关键尺寸均匀性的方法

Country Status (1)

Country Link
CN (1) CN104157564B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431009B (zh) * 2015-03-26 2020-10-27 三菱电机株式会社 半导体装置的制造方法
US10211051B2 (en) * 2015-11-13 2019-02-19 Canon Kabushiki Kaisha Method of reverse tone patterning
CN105702709B (zh) * 2016-01-29 2018-08-21 上海华虹宏力半导体制造有限公司 沟槽型超级结的制造方法
CN107946172B (zh) * 2016-10-13 2021-07-13 联芯集成电路制造(厦门)有限公司 一种先进制作工艺控制方法
CN109216163A (zh) * 2017-06-29 2019-01-15 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN111656283B (zh) * 2019-01-03 2021-09-14 京东方科技集团股份有限公司 模板制备方法
CN111627801B (zh) * 2019-02-28 2023-08-01 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
CN113823434B (zh) * 2020-06-19 2023-09-08 中国科学院福建物质结构研究所 一种防散射栅格及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10301291B3 (de) * 2003-01-15 2004-08-26 Infineon Technologies Ag Verfahren zum Einbringen von eine unterschiedliche Dimensionierung aufweisenden Strukturen in ein Substrat
DE10312469A1 (de) * 2003-03-20 2004-10-07 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur
KR100827534B1 (ko) * 2006-12-28 2008-05-06 주식회사 하이닉스반도체 반도체 소자 및 그의 미세 패턴 형성 방법
CN101459074B (zh) * 2007-12-13 2011-01-12 中芯国际集成电路制造(上海)有限公司 刻蚀方法和双镶嵌结构的形成方法
US20090311634A1 (en) * 2008-06-11 2009-12-17 Tokyo Electron Limited Method of double patterning using sacrificial structure

Also Published As

Publication number Publication date
CN104157564A (zh) 2014-11-19

Similar Documents

Publication Publication Date Title
CN104157564B (zh) 改善刻蚀后关键尺寸均匀性的方法
KR102436100B1 (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
KR102098438B1 (ko) 반전 톤 패터닝 방법
KR102603019B1 (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
KR101860251B1 (ko) 평탄화를 위해 기판을 패터닝하는 방법
US9373580B2 (en) Dual hard mask lithography process
US6995439B1 (en) Method of fabricating low dielectric constant dielectric films
KR100880323B1 (ko) 플래시 메모리 소자의 제조 방법
KR100858877B1 (ko) 반도체 소자 제조 방법
US20120115074A1 (en) Methods Of Forming Patterned Masks
KR20160061968A (ko) Beol 상호접속들에 대한 자체-정렬형 비아 및 플러그 패터닝
KR102424807B1 (ko) 기판의 에칭 기반 평탄화를 위한 방법
JP2013533611A (ja) ピッチを２倍にするリソグラフィ方法
CN102446703A (zh) 双重图形化方法
KR20080034234A (ko) 반도체 장치의 미세 패턴 형성 방법
JP2009164546A (ja) 半導体素子のパターン形成方法
CN102446704B (zh) 双重图形化方法
TWI609237B (zh) 形成用於半導體元件之目標圖案的方法
KR20200067214A (ko) 반도체 디바이스 및 그 제조 방법
KR100919349B1 (ko) 반도체 소자의 금속 배선 형성 방법
US8835322B2 (en) Method for reducing a minimum line width in a spacer-defined double patterning process
US6998348B2 (en) Method for manufacturing electronic circuits integrated on a semiconductor substrate
CN104658939B (zh) 用于自对准双构图技术的关键尺寸补偿方法
KR100917820B1 (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant