CN114551569A - 面向高压碳化硅功率器件的沟槽调制型结终端扩展结构 - Google Patents
面向高压碳化硅功率器件的沟槽调制型结终端扩展结构 Download PDFInfo
- Publication number
- CN114551569A CN114551569A CN202210121620.5A CN202210121620A CN114551569A CN 114551569 A CN114551569 A CN 114551569A CN 202210121620 A CN202210121620 A CN 202210121620A CN 114551569 A CN114551569 A CN 114551569A
- Authority
- CN
- China
- Prior art keywords
- trench
- silicon carbide
- etched
- epitaxial layer
- extension structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 89
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 88
- 238000005530 etching Methods 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 41
- 230000008569 process Effects 0.000 claims abstract description 34
- 238000001312 dry etching Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 7
- 101100134058 Caenorhabditis elegans nth-1 gene Proteins 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 abstract description 22
- 238000012545 processing Methods 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 4
- 241001391944 Commicarpus scandens Species 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000010923 batch production Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，沟槽调制型结终端扩展结构构建在掺杂碳化硅表面外延层上，包括刻蚀沟槽环和划片槽。刻蚀沟槽环有多个，多个刻蚀沟槽环位于紧邻功率器件有源区的四周外侧的结终端区且自结终端区的内侧到外侧依次环向设置，多个刻蚀沟槽环的环宽自结终端区的内侧到外侧按照设定尺寸逐渐减小，多个刻蚀沟槽环的环间距自结终端区的内侧到外侧按照设定尺寸逐渐增加；划片槽位于结终端区的四周外侧。本发明的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，能提高高压碳化硅功率器件的阻断电压的同时具有更宽的工艺窗口，成品率高、一致性好、重复性好、成本低。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种面向高压碳化硅功率器件的沟槽调制型结终端扩展结构。
背景技术
碳化硅(SiC)是一种典型的第三代半导体材料，与(硅)Si相比，其禁带宽度大，临界击穿场强高且热导率较高。因此，相比于传统的硅基功率半导体器件，基于碳化硅的功率半导体器件能够实现高温、高压和高频工作，明显提升系统能源转换效率、减小系统体积以及提升系统可靠性。
对于高压碳化硅功率器件，阻断电压是其一项关键性能指标。如何提高阻断电压一直是器件研发的重点。阻断电压主要取决于器件漂移层的厚度、掺杂浓度和器件的边缘终端结构。总体而言，漂移层越厚且其掺杂浓度越低，则阻断电压越高。由于电场在PN结边缘的集中效应，功率器件往往会在远小于理想阻断电压时就发生了击穿。因此，在设计高压SiC器件时，对结终端结构及其加工技术的选择至关重要。目前，典型的终端结构包括场限环和结终端扩展结构。相比于场限环结构，结终端结构能够实现更高的击穿电压和终端保护效率。在设计的工艺制备中，会不可避免的引入界面态电荷。而且，半导体掺杂的激活率受工艺因素的影响较大。传统的结终端扩展结构对实际工艺波动的冗余窗口较小，无法保证功率器件的成品率。目前已经提出了碳化硅功率器件的多种边缘结终端结构，如基于离子注入的单区或多区结终端扩展(JTE)结构、在JTE外侧增加若干个浮动保护环的空间调制结终端扩展(SMJTE)结构等，其通常需要在500℃高温下进行离子注入、成本高、易受激活率的影响，离子注入工艺窗口宽度有限，获得高的击穿电压所需的最佳注入剂量范围往往比较小。此外，由于刻蚀JTE技术结构和工艺步骤相对简单，且能获得较为理想的阻断性能，近年来被认为是注入JTE技术的有效替代而受到关注。在保证达到设计阻断电压的情况下，如何尽量简化刻蚀工艺与步骤并获得更宽的工艺窗口，以提高器件的成品率、一致性、重复性并降低成本还面临严峻挑战。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明的一个目的在于提出一种面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，能提高高压碳化硅功率器件的阻断电压的同时具有更宽的工艺窗口，成品率高、一致性好、重复性好、成本低。
根据本发明实施例的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，所述沟槽调制型结终端扩展结构构建在掺杂碳化硅表面外延层上，包括：
刻蚀沟槽环，所述刻蚀沟槽环有多个，多个所述刻蚀沟槽环位于紧邻功率器件有源区的四周外侧的结终端区且自所述结终端区的内侧到外侧依次环向设置，多个所述刻蚀沟槽环的环宽自所述结终端区的内侧到外侧按照设定尺寸逐渐减小，多个所述刻蚀沟槽环的环间距自所述结终端区的内侧到外侧按照设定尺寸逐渐增加；
划片槽，所述划片槽位于所述结终端区的四周外侧。
根据本发明实施例的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，一方面可以提高高压碳化硅功率器件的阻断电压，使高压碳化硅功率器件不易被击穿，满足功率器件的设计要求；另一方面，非常适于采用现有成熟的图形转移技术并以光刻与干法刻蚀工艺相结合的方式进行批量生产，对制造过程中的工艺波动具有更宽的冗余窗口，可放宽对各种工艺误差/波动的要求，成品率高、一致性好、重复性好且成本低。
根据本发明的一些实施例，多个所述刻蚀沟槽环中的相邻所述环宽与所述环间距的尺寸按照设定规则进行设置。
根据本发明的一些实施例，多个所述刻蚀沟槽环的沟槽深度与所述环间距有关而不尽相同。
根据本发明的一些实施例，多个所述刻蚀沟槽环与所述划片槽采用干法刻蚀工艺同时形成。
根据本发明的一些实施例，多个所述刻蚀沟槽环的侧壁不垂直而是具有倾斜角度。
根据本发明的一些实施例，多个所述刻蚀沟槽环的侧壁倾斜角度为35°～85°。
根据本发明的一些实施例，多个所述刻蚀沟槽环中的侧壁倾斜角度在设定范围内变化，并不尽相同。
根据本发明的一些实施例，所述沟槽调制型结终端扩展结构自所述结终端区的内侧到外侧包含至少一个具有设定台阶宽度与台阶高度的刻蚀台阶区，每一所述刻蚀台阶区中设有多个所述刻蚀沟槽环。
根据本发明的一些实施例，所述刻蚀台阶区自所述结终端区的内侧到外侧有N个，其中，第一个所述刻蚀台阶区紧邻所述有源区，第N个所述刻蚀台阶区位于第N-1个所述刻蚀台阶区的四周外侧，所述N为大于等于1的自然数。
根据本发明的一些实施例，N个所述刻蚀台阶区的所述台阶宽度或/和所述台阶高度并不相同。
根据本发明的一些实施例，N个所述刻蚀台阶区中的多个所述刻蚀沟槽环的个数或/和结构并不相同。
根据本发明的一些实施例，第N-1个所述刻蚀台阶区中的所述刻蚀沟槽环与第N个所述刻蚀台阶区采用一次干法刻蚀工艺同时完成。
根据本发明的一些实施例，所述掺杂碳化硅表面外延层从表面至衬底的方向依次包括第一表面外延层和第二表面外延层，所述第一表面外延层的掺杂类型与所述第二表面外延层的掺杂类型不同，且至少一个所述刻蚀台阶区中的多个所述刻蚀沟槽环的底部位于所述第二表面外延层中。
根据本发明的一些实施例，所述掺杂碳化硅表面外延层还包括第三表面外延层，所述第一表面外延层、所述第二表面外延层和所述第三表面外延层按照所述从表面至衬底的方向依次排列，所述第三表面外延层的掺杂类型与所述第二表面外延层掺杂类型不同，第一个所述刻蚀台阶区位于所述第二表面外延层中。
根据本发明的一些实施例，至少有一个所述刻蚀台阶区中的多个所述刻蚀沟槽环的底部位于所述第三表面外延层中。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明第一个实施例的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构的结构示意图。
图2为本发明第二个实施例的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构的结构示意图。
图3为本发明第三个实施例的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构的结构示意图。
图4为本发明第四个实施例的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构的结构示意图。
图5为本发明第五个实施例的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构的结构示意图。
图6为本发明第六个实施例的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构的结构示意图。
图7为本发明实施例的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构的实物样品断面的电镜照片。
附图标记：
掺杂碳化硅表面外延层1
刻蚀沟槽环101 划片槽102 刻蚀台阶区103 第一个刻蚀台阶区1031
第二个刻蚀台阶区1032 第一表面外延层104 第二表面外延层105
第三表面外延层106
有源区2 结终端区3 SiO2介质层4
环宽D 环间距d 沟槽深度h 倾斜角度θ 台阶宽度W 台阶高度H
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
下面结合图1至图7来描述本发明实施例的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构。
如图1所示，根据本发明实施例的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，该沟槽调制型结终端扩展结构构建在掺杂碳化硅表面外延层1上，高压碳化硅功率器件可以是MOS、SBD、PIN、GTO、IGBT等各种类型的功率器件，根据具体的功率器件类型，掺杂碳化硅表面外延层1可以是N型掺杂碳化硅表面外延层、P型掺杂碳化硅表面外延层或具有N/P、P/N、N/P/N或P/N/P等多层掺杂碳化硅外延层组成的表面外延层结构。
该沟槽调制型结终端扩展结构包括刻蚀沟槽环101和划片槽102，其中，刻蚀沟槽环101有多个，多个刻蚀沟槽环101位于紧邻功率器件有源区2的四周外侧的结终端区3且自结终端区3的内侧到外侧依次环向设置，多个刻蚀沟槽环101的环宽D自结终端区3的内侧到外侧按照设定尺寸逐渐减小，多个刻蚀沟槽环101的环间距d自结终端区3的内侧到外侧按照设定尺寸逐渐增加；划片槽102位于结终端区3的四周外侧。
具体而言，器件有源区2位于高压碳化硅功率器件的中央且包含了高压碳化硅功率器件的所有元胞结构(图中未示出)，结终端区3位于器件有源区2的四周外侧。结终端区3设置的刻蚀沟槽环101有多个，这里的多个刻蚀沟槽环101通常至少包括三个，实际中，可以按照具体需要在结终端区3内设置十几个或上百个刻蚀沟槽环101。多个刻蚀沟槽环101位于紧邻功率器件有源区2的四周外侧的结终端区3且自结终端区3的内侧到外侧依次环向设置，多个刻蚀沟槽环101的环宽D自结终端区3的内侧到外侧按照设定尺寸逐渐减小，多个刻蚀沟槽环101的环间距d自结终端区3的内侧到外侧按照设定尺寸逐渐增加，环宽D与环间距d的尺寸范围可以为五百纳米至几十微米，刻蚀沟槽环101的深度范围可以为两百纳米至几微米，这样可以实现在结终端区3的掺杂渐变，一方面可以提高高压碳化硅功率器件的阻断电压，使高压碳化硅功率器件不易被击穿，满足功率器件的设计要求；另一方面，沟槽调制型结终端扩展结构的自身结构设计及刻蚀沟槽环101加工工艺采用刻蚀法例如可以采用干刻蚀法加工而成，相比于需要高温离子注入的传统注入型终端，对制造过程中的工艺波动具有更宽的冗余窗口，可放宽对各种工艺误差/波动的要求，成品率高、一致性好、重复性好且加工设备简单、成本低。
划片槽102位于结终端区3的四周外侧；划片槽102的宽度范围通常为几十至几百微米，深度通常为两百纳米至十几微米。
根据本发明实施例的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，一方面可以提高高压碳化硅功率器件的阻断电压，使高压碳化硅功率器件不易被击穿，满足功率器件的设计要求；另一方面，非常适于采用现有成熟的图形转移技术并以光刻与干法刻蚀工艺相结合的方式进行批量生产，对制造过程中的工艺波动具有更宽的冗余窗口，可放宽对各种工艺误差/波动的要求，成品率高、一致性好、重复性好且成本低。
根据本发明的一些实施例，如图1所示，多个刻蚀沟槽环101中的相邻环宽D与环间距d的尺寸按照设定规则进行设置。例如，在保持环宽D与环间距d之和相同的条件下按照某一比例来逐渐减小环宽D的尺寸，这样可以大大简化沟槽调制型结终端扩展结构的设计工作，但不限于此，相邻环宽D与环间距d的尺寸的设定规则可以根据实际需要进行设计。
根据本发明的一些实施例，如图1所示，多个刻蚀沟槽环101的沟槽深度h与环间距d有关而不尽相同。具体地，由于多个刻蚀沟槽环101是采用干法刻蚀工艺同时形成的，因此刻蚀出的刻蚀沟槽环101的沟槽深度h几乎是相同的。但是由于干法刻蚀加工能力与水平的限制，环间距d较小的沟槽深度h和形状与环间距d较大的沟槽深度h和形状可能是明显不同的，例如，如果最小环间距d小于1微米，其最终获得的刻蚀沟槽深度h与形状可能与环间距d大于10微米的情况有明显不同，如图1至图7所示，环间距d越小，沟槽侧壁的倾斜角度θ越大，环间距d越大，沟槽侧壁的倾斜角度θ越小。
根据本发明的一些实施例，多个刻蚀沟槽环101与划片槽102采用干法刻蚀工艺同时形成。如图2至图6所示，这样最外围的刻蚀沟槽环101会与划片槽102成为一体，多个刻蚀沟槽环101的制造过程和划片槽102的制造过程可以一次性同时完成，不必再增加刻蚀划片槽102的相关工艺过程，可以大大简化加工工艺并明显降低加工成本。
根据本发明的一些实施例，如图1至图6所示，多个刻蚀沟槽环101的侧壁不垂直而是具有倾斜角度θ。这样有利于提高刻蚀沟槽环101的加工冗余窗口，提高采用沟槽调制型结终端扩展结构的高压碳化硅功率器件的阻断电压和成品率，使采用沟槽调制型结终端扩展结构的高压碳化硅功率器件的一致性和重复性好。
根据本发明的一些实施例，多个刻蚀沟槽环101的侧壁为35°～85°。优选为50°～80°，更优选的为60°～75°。
根据本发明的一些实施例，如图1至图6所示，多个刻蚀沟槽环101中的侧壁倾斜角度θ在设定范围内变化，并不尽相同。也就是说，不同的刻蚀沟槽环101的侧壁倾斜角度θ大小是不受限制的，只要处于特定的范围内即可，这样有利于拓宽刻蚀沟槽环101的加工冗余窗口，提高采用沟槽调制型结终端扩展结构的高压碳化硅功率器件的阻断电压和成品率，使采用沟槽调制型结终端扩展结构的高压碳化硅功率器件的一致性和重复性好。
根据本发明的一些实施例，如图3至图6所示，沟槽调制型结终端扩展结构自结终端区3的内侧到外侧包含至少一个具有设定台阶宽度W与台阶高度H的刻蚀台阶区103，每一刻蚀台阶区103中设有多个刻蚀沟槽环101。刻蚀台阶区103的设置用于更有效地实现掺杂剂量的线性渐变，拓宽了沟槽调制型结终端扩展结构的加工冗余窗口，提高采用沟槽调制型结终端扩展结构的高压碳化硅功率器件的阻断电压和成品率，使采用沟槽调制型结终端扩展结构的高压碳化硅功率器件的一致性和重复性好。如图3和图5所示，结终端区3包含一个刻蚀台阶区103，如图4和图6所示，结终端区3包含两个刻蚀台阶区103。
根据本发明的一些实施例，刻蚀台阶区103自结终端区3的内侧到外侧有N个，其中，第一个刻蚀台阶区1031紧邻有源区2，第N个刻蚀台阶区103位于第N-1个刻蚀台阶区103的四周外侧，N为大于等于1的自然数。N个刻蚀台阶区103的设置更有效地实现了掺杂剂量的线性渐变，拓宽了沟槽调制型结终端扩展结构的加工冗余窗口，提高采用沟槽调制型结终端扩展结构的高压碳化硅功率器件的阻断电压和成品率，使采用沟槽调制型结终端扩展结构的高压碳化硅功率器件的一致性和重复性好。如图3所示，结终端区3包含一个刻蚀台阶区103，该刻蚀台阶区103紧邻有源区2。
根据本发明的一些实施例，如图3至图6所示，N个刻蚀台阶区103的台阶宽度W或/和台阶高度H并不相同。这样可以更灵活有效地拓宽沟槽调制型结终端扩展结构的加工冗余窗口，提高采用沟槽调制型结终端扩展结构的高压碳化硅功率器件的阻断电压和成品率，使采用沟槽调制型结终端扩展结构的高压碳化硅功率器件的一致性和重复性好。
根据本发明的一些实施例，如图3至图6所示，N个刻蚀台阶区103中的多个刻蚀沟槽环101的个数或/和结构并不相同。这样可以拓宽沟槽调制型结终端扩展结构的加工冗余窗口，提高采用沟槽调制型结终端扩展结构的高压碳化硅功率器件的阻断电压和成品率，使采用沟槽调制型结终端扩展结构的高压碳化硅功率器件的一致性和重复性好。
根据本发明的一些实施例，第N-1个刻蚀台阶区103中的刻蚀沟槽环101与第N个刻蚀台阶区103采用一次干法刻蚀工艺同时完成。这样可以减少加工工艺过程，不必再单独增加刻蚀第N个刻蚀台阶区103的相关工艺，从而可以简化加工工艺并明显降低加工成本。如图4和图6所示，结终端区3包含第一个刻蚀台阶区1031和第二个刻蚀台阶区1032，可以看出第一个刻蚀台阶区1031中多个刻蚀沟槽环101的沟槽深度h与第二个刻蚀台阶区1032的台阶高度H基本相同。
根据本发明的一些实施例，掺杂碳化硅表面外延层1从表面至衬底的方向依次包括第一表面外延层104和第二表面外延层105，第一表面外延层104的掺杂类型与第二表面外延层105的掺杂类型不同，例如，第一表面外延层104为P型掺杂碳化硅表面外延层，第二表面外延层105为N型掺杂碳化硅表面外延层，或者第一表面外延层104为N型掺杂碳化硅表面外延层，第二表面外延层105为P型掺杂碳化硅表面外延层。至少一个刻蚀台阶区103中的多个刻蚀沟槽环101的底部位于第二表面外延层105中。例如如图5所示，紧邻有源区2的多个刻蚀沟槽环101全部位于第一表面外延层104中，在这组多个刻蚀沟槽环101的外侧还设有一个与其同时形成的一个刻蚀台阶区103，设置在这个刻蚀台阶区103中的多个刻蚀沟槽环101的沟槽底部已经深入到第二表面外延层105中，第二表面外延层105为漂移层，第二表面外延层105的掺杂浓度和厚度决定了整个高压碳化硅功率器件的理论最高阻断电压，至少一个刻蚀台阶区103中的多个刻蚀沟槽环101的底部深入到这一层，才可能获得尽可能宽的工艺窗口，放宽对各种工艺误差/波动的要求，进而提高阻断电压，满足要求指标的器件成品率。
根据本发明的一些实施例，掺杂碳化硅表面外延层1还包括第三表面外延层106，第一表面外延层104、第二表面外延层105和第三表面外延层106按照从表面至衬底的方向依次排列(如图6所示)，第三表面外延层106的掺杂类型与第二表面外延层105的掺杂类型不同，例如，第一表面外延层104、第二表面外延层105和第三表面外延层106依次为N/P/N型或P/N/P型，第一个刻蚀台阶区1031位于第二表面外延层105中。例如如图6所示，掺杂碳化硅表面外延层1从表面至衬底依次包含有第一表面外延层104(图中未示出)、第二表面外延层105和第三表面外延层106，紧邻有源区2设置的第一个刻蚀台阶区1031和第一个刻蚀台阶区1031内的多个刻蚀沟槽环101全部位于第二表面外延层105中，这表明整个第一个刻蚀台阶区1031的刻蚀深度已经超过了第一表面外延层104，在结终端区3内已经完全刻蚀掉了第一表面外延层104。
根据本发明的一些实施例，至少有一个刻蚀台阶区103中的多个刻蚀沟槽环101的底部位于第三表面外延层106中,如图6所示。第三表面外延层106为漂移层，第三表面外延层106的掺杂浓度和厚度决定了整个高压碳化硅功率器件的理论最高阻断电压，至少一个刻蚀台阶区103中的多个刻蚀沟槽环101的底部深入到这一层，才可能获得尽可能宽的工艺窗口，可放宽对各种工艺误差/波动的要求，进而提高阻断电压，满足要求指标的器件成品率。
本发明实施例提出的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构可以采用现有半导体制造工艺中非常成熟的图形转移技术并以光刻与干法刻蚀工艺相结合方式批量制造，加工工艺窗口宽，能够保证获得高成品率的特高压功率器件，重复性、一致性好且比高温离子注入法成本更低。
本发明还提出了一种特高压(≥10kV)碳化硅功率器件，该特高压(≥10kV)碳化硅功率器件采用本发明上述实施例中的沟槽调制型结终端扩展结构制造而成，图7为该特高压(≥10kV)碳化硅功率器件的实物样品断面在结终端区3的电镜照片，其中在掺杂碳化硅表面外延层1上覆盖有SiO2介质层4，SiO2介质层4为淀积在掺杂碳化硅表面外延层1表面的保护介质。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (15)
1.一种面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，其特征在于，所述沟槽调制型结终端扩展结构构建在掺杂碳化硅表面外延层上，包括：
刻蚀沟槽环，所述刻蚀沟槽环有多个，多个所述刻蚀沟槽环位于紧邻功率器件有源区的四周外侧的结终端区且自所述结终端区的内侧到外侧依次环向设置，多个所述刻蚀沟槽环的环宽自所述结终端区的内侧到外侧按照设定尺寸逐渐减小，多个所述刻蚀沟槽环的环间距自所述结终端区的内侧到外侧按照设定尺寸逐渐增加；
划片槽，所述划片槽位于所述结终端区的四周外侧。
2.根据权利要求1所述的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，其特征在于，多个所述刻蚀沟槽环中的相邻所述环宽与所述环间距的尺寸按照设定规则进行设置。
3.根据权利要求1所述的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，其特征在于，多个所述刻蚀沟槽环的沟槽深度与所述环间距有关而不尽相同。
4.根据权利要求1所述的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，其特征在于，多个所述刻蚀沟槽环与所述划片槽采用干法刻蚀工艺同时形成。
5.根据权利要求1所述的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，其特征在于，多个所述刻蚀沟槽环的侧壁不垂直而是具有倾斜角度。
6.根据权利要求5所述的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，其特征在于，多个所述刻蚀沟槽环的侧壁倾斜角度为35°～85°。
7.根据权利要求5所述的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，其特征在于，多个所述刻蚀沟槽环中的侧壁倾斜角度在设定范围内变化，并不尽相同。
8.根据权利要求1所述的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，其特征在于，所述沟槽调制型结终端扩展结构自所述结终端区的内侧到外侧包含至少一个具有设定台阶宽度与台阶高度的刻蚀台阶区，每一所述刻蚀台阶区中设有多个所述刻蚀沟槽环。
9.根据权利要求8所述的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，其特征在于，所述刻蚀台阶区自所述结终端区的内侧到外侧有N个，其中，第一个所述刻蚀台阶区紧邻所述有源区，第N个所述刻蚀台阶区位于第N-1个所述刻蚀台阶区的四周外侧，所述N为大于等于1的自然数。
10.根据权利要求9所述的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，其特征在于，N个所述刻蚀台阶区的所述台阶宽度或/和所述台阶高度并不相同。
11.根据权利要求9所述的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，其特征在于，N个所述刻蚀台阶区中的多个所述刻蚀沟槽环的个数或/和结构并不相同。
12.根据权利要求9所述的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，其特征在于，第N-1个所述刻蚀台阶区中的所述刻蚀沟槽环与第N个所述刻蚀台阶区采用一次干法刻蚀工艺同时完成。
13.根据权利要求9所述的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，其特征在于，所述掺杂碳化硅表面外延层从表面至衬底的方向依次包括第一表面外延层和第二表面外延层，所述第一表面外延层的掺杂类型与所述第二表面外延层的掺杂类型不同，且至少一个所述刻蚀台阶区中的多个所述刻蚀沟槽环的底部位于所述第二表面外延层中。
14.根据权利要求13所述的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，其特征在于，所述掺杂碳化硅表面外延层还包括第三表面外延层，所述第一表面外延层、所述第二表面外延层和所述第三表面外延层按照所述从表面至衬底的方向依次排列，所述第三表面外延层的掺杂类型与所述第二表面外延层掺杂类型不同，第一个所述刻蚀台阶区位于所述第二表面外延层中。
15.根据权利要求14所述的面向高压碳化硅功率器件的沟槽调制型结终端扩展结构，其特征在于，至少有一个所述刻蚀台阶区中的多个所述刻蚀沟槽环的底部位于所述第三表面外延层中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210121620.5A CN114551569A (zh) | 2022-02-09 | 2022-02-09 | 面向高压碳化硅功率器件的沟槽调制型结终端扩展结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210121620.5A CN114551569A (zh) | 2022-02-09 | 2022-02-09 | 面向高压碳化硅功率器件的沟槽调制型结终端扩展结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114551569A true CN114551569A (zh) | 2022-05-27 |
Family
ID=81674533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210121620.5A Pending CN114551569A (zh) | 2022-02-09 | 2022-02-09 | 面向高压碳化硅功率器件的沟槽调制型结终端扩展结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114551569A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117577586A (zh) * | 2024-01-16 | 2024-02-20 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
-
2022
- 2022-02-09 CN CN202210121620.5A patent/CN114551569A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117577586A (zh) * | 2024-01-16 | 2024-02-20 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
| CN117577586B (zh) * | 2024-01-16 | 2024-04-30 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002159A (en) | SiC semiconductor device comprising a pn junction with a voltage absorbing edge | |
| KR100884077B1 (ko) | 트렌치 쇼트키 정류기 | |
| TWI441342B (zh) | 用於碳化矽裝置之邊緣終止結構及含該終止結構之碳化矽裝置之製造方法 | |
| KR101595587B1 (ko) | 실리콘 카바이드 디바이스를 위한 이중 가드 링 에지 종단 및 이를 포함하는 실리콘 카바이드 디바이스를 제조하는 방법 | |
| WO1998032178A1 (en) | JUNCTION TERMINATION FOR SiC SCHOTTKY DIODE | |
| JP2004529506A5 (zh) | ||
| JP2014508411A (ja) | 保護リング延長部を含む接合部終端構造及びそれを組み込む電子デバイスの製作方法 | |
| CN109509795B (zh) | 一种具有复合沟槽结构的碳化硅肖特基器件及其制造方法 | |
| CN113555447B (zh) | 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法 | |
| CN114551569A (zh) | 面向高压碳化硅功率器件的沟槽调制型结终端扩展结构 | |
| CN113517355B (zh) | 基于隐埋AlTiO3终端结构的4H-SiC肖特基二极管及制备方法 | |
| CN105932046B (zh) | 面向碳化硅高压大功率器件的边缘结终端结构 | |
| CN116779648A (zh) | 一种肖特基二极管版图结构及其制作方法 | |
| CN216871978U (zh) | 一种终端结构以及功率器件 | |
| JP2024515152A (ja) | 電力半導体デバイス | |
| WO2022142371A1 (zh) | 一种半导体器件及其制造方法 | |
| CN114284348A (zh) | 一种终端结构、制作方法以及功率器件 | |
| CN113555448A (zh) | 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法 | |
| WO2013181043A9 (en) | High-voltage monolithic schottky device structure | |
| Dai et al. | A Compact and Cost-efficient Edge Termination Design for High Voltage 4H-SiC Devices | |
| CN219917174U (zh) | 一种适用于高压功率芯片的终端结构 | |
| CN116314279B (zh) | 一种电力电子芯片终端保护结构 | |
| EP4394883A1 (en) | Reverse-conducting insulated gate bipolar transistor and method for producing a reverse-conducting insulated gate bipolar transistor | |
| CN115985939A (zh) | 一种终端沟槽结构的碳化硅二极管及其制备方法 | |
| WO2024141213A1 (en) | Reverse-conducting insulated gate bipolar transistor and method for producing a reverse-conducting insulated gate bipolar transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |