CN109585533A - 一种功率器件终端结构及其制作方法 - Google Patents
一种功率器件终端结构及其制作方法 Download PDFInfo
- Publication number
- CN109585533A CN109585533A CN201811506398.0A CN201811506398A CN109585533A CN 109585533 A CN109585533 A CN 109585533A CN 201811506398 A CN201811506398 A CN 201811506398A CN 109585533 A CN109585533 A CN 109585533A
- Authority
- CN
- China
- Prior art keywords
- limiting ring
- injection region
- field limiting
- injection
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000002347 injection Methods 0.000 claims abstract description 229
- 239000007924 injection Substances 0.000 claims abstract description 229
- 238000000034 method Methods 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 229920002120 photoresistant polymer Polymers 0.000 claims description 42
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000002513 implantation Methods 0.000 claims description 14
- 229910052796 boron Inorganic materials 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 27
- 229910052710 silicon Inorganic materials 0.000 description 27
- 239000010703 silicon Substances 0.000 description 25
- 150000002500 ions Chemical class 0.000 description 24
- 239000004065 semiconductor Substances 0.000 description 20
- 239000000463 material Substances 0.000 description 18
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- -1 phosphonium ion Chemical class 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 239000007787 solid Substances 0.000 description 8
- 230000001413 cellular effect Effects 0.000 description 7
- 239000012808 vapor phase Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 210000000056 organ Anatomy 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000007921 spray Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000000007 visual effect Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000007791 liquid phase Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- PBZHKWVYRQRZQC-UHFFFAOYSA-N [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O Chemical compound [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O PBZHKWVYRQRZQC-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001657 homoepitaxy Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种功率器件终端结构及其制作方法，所述方法包括：提供衬底，在所述衬底上形成第一导电类型的第一外延层；在第一导电类型的第一外延层表面形成多个间隔排列的第二导电类型的第一场限环区；在所述第一外延层表面相邻的两个第一场限环区之间形成多个交替间隔排列的第一导电类型的第一注入区及第二导电类型的第二注入区；在所述第一外延层上形成第一导电类型的第二外延层在所述第二外延层内形成多个间隔排列的第二导电类型的第二场限环区；在所述第二外延层表面的两个第二场限环区之间形成多个交替间隔排列的第一导电类型的第三注入区及第二导电类型的第四注入区；通过上述方法形成使功率器件的终端区能够承担更高的反向电压。
Description
技术领域
本发明涉及半导体技术领域，具体的说是一种功率器件终端结构及其制作方法。
背景技术
功率器件的最重要性能就是阻断高压，随着外加电压的增大，耗尽层电场强度也会增大，最终超过材料极限出现雪崩击穿。在器件边缘耗尽区电场曲率增大，会导致电场强度比管芯内部大，在电压升高的过程中管芯边缘会早于管芯内部出现雪崩击穿，为了最大化器件的性能，需要在器件边缘设计分压结构，减少有源区(元胞区)边缘PN结的曲率，使耗尽层横向延伸，增强水平方向的耐压能力，使器件的边缘和内部同时发生击穿。目前，功率器件终端结构基本采用场限环来减小器件表面的电场强度。对于场限环的设计，主要考虑的是场限环的个数、间距等。通常来说，耐压会随着场限环个数的增加而上升，但是，场限环数目的增多也会增大所占的芯片面积，即会增加芯片的成本，因此，如何在不增加场限环个数，不增加芯片面积的情况下，提高耐压，即提高芯片面积的利用效率就成了关注的问题。
发明内容
本发明实施例提供了一种功率器件的终端结构及其制作方法，可以在不浪费芯片面积的前提下提高器件的耐压。
第一方面，一种功率器件终端结构的制作方法，所述方法包括：提供衬底，在所述衬底上形成第一导电类型的第一外延层；在第一导电类型的第一外延层表面形成多个间隔排列的第二导电类型的第一场限环区；在所述第一外延层表面相邻的两个第一场限环区之间形成多个交替间隔排列的第一导电类型的第一注入区及第二导电类型的第二注入区，多个所述第一注入区及所述第二注入区的两端均连接相邻的两个第一场限环区；在所述第一外延层上形成第一导电类型的第二外延层；在所述第二外延层内形成多个间隔排列的第二导电类型的第二场限环区，所述第二场限环区与所述第一场限环区上下连接；在所述第二外延层表面的两个第二场限环区之间形成多个交替间隔排列的第一导电类型的第三注入区及第二导电类型的第四注入区，所述第三注入区及所述第四注入区分别位于所述第二注入区及所述第一注入区上方且所述第三注入区与所述第四注入区的两端分别连接相邻的两个第二场限环区；通过热扩散工艺使所述第一注入区、第二注入区、第三注入区及第四注入区扩散连接在一起形成场限环耐压结构。
第二方面，本发明又一实施例提供了一种功率器件终端结构，包括：衬底；形成在所述衬底上的第一导电类型的第一外延层；形成在所述第一外延层上的第一导电类型的第二外延层；形成于所述第二外延层内并延伸进入所述第一外延层上表面的多个间隔排列的第二导电类型的场限环，所述场限环包括位于所述第一外延层表面区域的第一场限环区以及位于所述第二外延层内的第二场限环区；形成于所述第一外延层并延伸进入所述第一外延层上表面的场限环耐压结构，所述场限环耐压结构位于相邻的两个场限环之间，所述场限环耐压结构包括位于相邻的两个第一场限环区之间的多个交替排列且依次的第一导电类型的第一注入区及第二导电类型的第二注入区，以及位于相邻的两个第一场限环区之间的多个交替排列且依次连接的第一导电类型的第三注入区及第二导电类型的第四注入区，所述第三注入区及所述第四注入区分别位于所述第二注入区及所述第一注入区上方，多个所述第一注入区及所述第二注入区的两端均连接相邻的两个第一场限环区，多个所述第三注入区及所述第四注入区的两端均连接相邻的两个第一场限环区。
可以理解，本发明通过在所述场限环之间的表面引入所述场限环耐压结构，在器件反向承压时，使所述器件终端区能够承担更高的反向电压，此种方法可以有效降低终端区表面电场，大幅缩小传统终端区的尺寸，进而提升器件性能，降低器件成本。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
构成本发明的一部分附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明书用于解释本发明，并不构成对不让你发明的不当限定。
图1为本发明实施例提供的一种功率器件终端结构制作方法的流程示意图；
图2为本发明实施例提出的一种功率器件的俯视结构示意图；
图3为本发明实施例提出的一种功率器件终端结构的立体结构示意图；
图4为本发明实施例提供的一种功率器件终端结构制作方法的步骤1在竖直方向上的剖面结构示意图；
图5为本发明实施例提供的一种功率器件终端结构制作方法的步骤2在竖直方向上的剖面结构示意图；
图6为本发明实施例提供的一种功率器件终端结构制作方法的步骤3的俯视结构示意图；
图7为本发明实施例提供的一种功率器件终端结构制作方法的步骤3在竖直方向上的剖面结构示意图；
图8为本发明实施例提供的一种功率器件终端结构制作方法的步骤4在竖直方向上的剖面结构示意图；
图9为本发明实施例提供的一种功率器件终端结构制作方法中步骤5在竖直方向上的剖面结构示意图；
图10为本发明实施例提供的一种功率器件终端结构制作方法中步骤6的俯视示意图；
图11为本发明实施例提供的一种功率器件终端结构制作方法中步骤6在竖直方向上的剖面结构示意图；
图12为本发明实施例提供的一种功率器件终端结构制作方法中步骤7在竖直方向上的剖面结构示意图；
图13为本发明实施例提供的一种功率器件终端结构制作方法中步骤7的俯视示意图；
附图标记说明：1、衬底；2、第一外延层；100、有源区；200、终端区；31、第一场限环区；32、第二场限环区；4、第一注入区；5、第二注入区；6、第二外延层；7、第四注入区；8、第三注入区。
具体实施方式
为了使本发明的目的、技术方案和有益技术效果更加清晰明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将使用“A直接在B上面”或“A在B上面并与之邻接”的表述方法。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理方法和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
请参阅图1，图1为本发明实施例提供的一种功率器件终端结构制作方法的流程示意图；如图1所示，本发明提供一种功率器件终端结构的制作方法，包括：
步骤S01：提供衬底，在所述衬底上形成第一导电类型的第一外延层；
步骤S02：在第一导电类型的第一外延层表面形成多个间隔排列的第二导电类型的第一场限环区；
步骤S03：在所述第一外延层表面相邻的两个第一场限环区之间形成多个交替间隔排列的第一导电类型的第一注入区及第二导电类型的第二注入区，多个所述第一注入区及所述第二注入区的两端均连接相邻的两个第一场限环区；
步骤S04：在所述第一外延层上形成第一导电类型的第二外延层；
步骤S05：在所述第二外延层内形成多个间隔排列的第二导电类型的第二场限环区，所述第二场限环区与所述第一场限环区上下连接；
步骤S06：在所述第二外延层表面的两个第二场限环区之间形成多个交替间隔排列的第一导电类型的第三注入区及第二导电类型的第四注入区，所述第三注入区及所述第四注入区分别位于所述第二注入区及所述第一注入区上方且所述第三注入区与所述第四注入区的两端分别连接相邻的两个第二场限环区；
步骤S07：通过热扩散工艺使所述第一注入区、第二注入区、第三注入区及第四注入区扩散连接在一起形成场限环耐压结构。
本发明通过在所述场限环之间的表面引入双层的所述场限环耐压结构，在器件反向承压时，使所述器件的终端区能够承担更高的反向电压，此种方法可以有效降低功率器件的终端区表面的电场，大幅缩小传统功率器件的终端区的尺寸，进而提升器件性能，降低器件成本。
下面参照附图，对上述形成所述功率器件的方法加以详细阐述。
为方便后面的描述，特在此说明：本发明技术方案涉及半导体器件的设计和制造，半导体是指一种导电性可受控制，导电范围可从绝缘体至导体之间变化的材料，常见的半导体材料有硅、锗、砷化镓等，而硅是各种半导体材料中最具有影响力、应用最为广泛的一种。半导体分为本征半导体、P型半导体和N型半导体，不含杂质且无晶格缺陷的半导体称为本征半导体，在纯净的硅晶体中掺入三价元素(如硼、铟、镓等)，使之取代晶格中硅原子的位子，就形成P型半导体，在纯净的硅晶体中掺入五价元素(如磷、砷、锑等)，使之取代晶格中硅原子的位置，就形成了N型半导体，P型半导体和N型半导体的导电类型不同，在本发明的实施例中，第一导电类型为N型，第二导电类型为P型，在本发明的实施例中，如果没有特别说明，每种导电类型的优选掺杂离子都是可以换为具有相同导电类型的离子，以下就不再赘述。
请参照附图2，应当说明的是，所述功率器件包括有源区100(即元胞区)以及位于所述有源区100外围的终端区200，所述有源区100为半导体硅片上做有源器件的区域，所述有源区1主要针对MOS(metal-oxide-semiconductor，金属-氧化物-半导体)而言，不同掺杂可形成N或P型的有源区100。需要知道的是，功率器件的耐压能力主要取决于器件结构中特定PN结的反偏击穿电压，为了得到一定的电流能力，通常由很多的元胞并联组成，在器件反向耐压时，由于元胞和元胞之间的横向电场相互抵消，因为击穿一般不会发生在元胞内部，但是最外面的元胞会由于电场集中而发生击穿。因此就需要特定的结构来降低电场从而提高击穿电压，这些特殊结构为终端结构，形成所述终端结构的区域为所述终端区200。
请参照附图4，执行步骤S01：提供衬底，在所述衬底1上形成第一导电类型的第一外延层2；在本实施方式中，所述第一外延层2为N型轻掺杂外延层，通过外延生长法形成于衬底1上，所述衬底1作为所述器件的载体，主要起到支撑的作用。一般情况下，所述衬底1的材质可以有硅衬底、碳化硅衬底、氮化硅衬底等，在本实施方式中，所述衬底1为硅衬底，硅为最常见、低廉且性能稳定的半导体材料。在本实施方式中，所述衬底1为N型轻掺杂衬底，其掺杂浓度在5E11-8E13/cm3之间，其掺杂离子具体为磷离子。在本实施方式中，所述第一外延层2的厚度与浓度与器件的耐压密切相关，其厚度在5-10um之间。优选的，所述第一外延层2通过工艺较为简单的同质外延形成，即所述第一外延层2的材料与所述衬底1的材料相同，当衬底1的材料为硅时，所述第一外延层2的材料也为硅。所述第一外延层2的掺杂类型与所述衬底1的掺杂类型相同，在本实施方式中，所述衬底1为N型掺杂，所述第一外延层2为N型掺杂，在其他实施方式中，若所述衬底1为P型掺杂，所述第一外延层2为P型掺杂。在本实施方式中，所述第一外延层2的掺杂离子具体为磷离子。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的外延生长法，该方法将硅与掺杂元素喷射于所述衬底1之上，均匀性，重复性好，且台阶覆盖性优良，同时化学汽相淀积方法可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。
请参阅附图5，执行步骤S02：在第一导电类型的第一外延层2表面形成多个间隔排列的第二导电类型的第一场限环区31；在第一导电类型的第一外延层2表面形成多个间隔排列的第二导电类型的第一场限环区31具体包括：在所述第一外延层2上形成具有多个间隔排列的注入窗口的第一光刻胶层；以所述第一光刻胶层为掩膜，进行对第二导电类型离子的注入，形成所述第一场限环区31，然后去除所述第一光刻胶层；进行热扩散工艺，形成所述多个间隔排列于所述第一外延层2表面的第二导电类型的第一场限环区31；通常情况下，所述注入窗口的区域相较于高温驱入后的所述第一场限环区31的区域要小一些，具体尺寸要根据器件体区设计的驱入时间来调整。
所述第一场限环区31在所述终端区200内呈环状以一定间隔围绕所述有源区100形成，在本实施方式中，所述第一场限环区31的掺杂离子为硼离子，在其他的一些实施方式中，所述第一场限环区31的掺杂离子还可以为铟、镓等三价离子。在本实施方式中，所述第一场限环区31的掺杂浓度视器件的耐压需求来定，一般情况下，所述第一场限环区31的注入剂量在2E15-5E15/cm2之间，注入能量通常为30KeV-60KeV之间。所述第一场限环区31的注入宽度通常为5-7um之间，驱入后最终形成的结的宽度在8-12um之间，当然，每个所述第一场限环区31的宽度可以相同也可以不同，为了保证器件的性能及一致性，优选的，所述第一场限环区31驱入后所形成的结的宽度相同。所述第一场限环区31之间的间距视器件设计而定，通常在15-20um之间，每两个第一场限环区31之间的间距可以相同也可以不同，为了保证器件的性能及一致性，优选的，每两个第一场限环区31之间的间距优选为相同。
请参照附图6及附图7，执行步骤S03：在所述第一外延层2表面相邻的两个第一场限环区31之间形成多个交替间隔排列的第一导电类型的第一注入区4及第二导电类型的第二注入区5，多个所述第一注入区4及所述第二注入区5的两端均连接相邻的两个第一场限环区31；具体的，在所述第一外延层2表面相邻的两个第一场限环区31之间形成多个交替间隔排列的第一导电类型的第一注入区4及第二导电类型的第二注入区5具体包括：在所述第一外延层2上形成有多个间隔排列的注入窗口的第二光刻胶层；以所述第二光刻胶层为掩膜，在所述第一外延层2表面相邻的两个第一场限环区31之间形成多个第一注入区4；去除所述第二光刻胶层；在所述第一外延层2上形成有多个间隔排列的注入窗口的第三光刻胶层；以所述第三光刻胶层为掩膜，在所述第一外延层2表面相邻的两个第一场限环区31之间形成与所述第一注入区4交替排列的多个第二注入区5；去除所述第三光刻胶层。当然，在其他实施方式中，可以先形成所述第二导电类型的第二注入区5，然后再形成所述第一导电类型的第一注入区4；所述第一注入区4及所述第二注入区5均通过先光刻后通过离子注入工艺的方式形成，其中离子注入工艺是利用高能粒子轰击掺杂的杂质原子或分子，使之电离，再加速到一定能量，使其直接射入硅片内部，然后经过退火使杂质激活，达到掺杂的目的，离子注入能保证结深的一致性、重复性，从而确保器件参数的一致性。在本发明的一些实施例中，所述第一注入区4为N型注入区，注入离子为磷离子，当然，在其他实施方式中，还可以为砷离子等，注入剂量为2E13-5E13/cm2之间，注入能量通常为30KeV-60KeV之间。所述第一注入区4为P型注入区，注入离子为硼离子，当然，在其他实施方式中，还可以为铟、镓等离子，注入剂量为2E13-5E13/cm3之间，注入能量通常为30KeV-60KeV之间。需要说明的是，此时所述第一注入区4及所述第二注入区5并未进行高温驱入，因此，所述第一注入区4及所述第二注入区5间隔交替分布于所述第二外延层6的表面，所述第一注入区4及所述第二注入区5在两个所述第一场限环区31之间围绕所述第一场限环区31周向交替延伸。
请参照附图8，执行步骤S04：在所述第一外延层2上形成第一导电类型的第二外延层6；所述第一外延层2与所述第二外延层6的掺杂类型及掺杂浓度一致，所述第二外延层6的厚度要小于所述第二外延层6的厚度，所述第二外延层6同样通过外延生长法形成于所述第一外延层2的表面，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的外延生长法，该方法将硅与掺杂元素喷射于所述第一外延层2之上，均匀性，重复性好，且台阶覆盖性优良，同时化学汽相淀积方法可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。
请参阅附图9，执行步骤S05：在所述第二外延层6内形成多个间隔排列的第二导电类型的第二场限环区32，所述第二场限环区32与所述第一场限环区31上下连接；具体的，在第一导电类型的第二外延层6表面形成多个间隔排列的第二导电类型的第二场限环区32具体包括：在所述第二外延层6上形成有多个间隔排列的注入窗口的第四光刻胶层；以所述第四光刻胶层为掩膜，进行对第二导电类型离子的注入形成所述第二场限环区32；去除所述第四光刻胶层；进行热扩散工艺，形成所述多个间隔排列于所述第一外延层2内且与所述第一场限环区31上下连接的第二导电类型的第二场限环区32。需要说明的是，所述第二场限环区32与所述第一场限环区31的在平行于水平线上所形成图形的形状及宽度大体一致，所述第二场限环区32形成于所述第二外延层6内，所述第一场限环区31形成于所述第一外延层2内，所述第二场限环区32位于所述第一场限环区31的正上方，经过高温驱入之后，所述第二场限环区3232与所述第一场限环区31上下连接在一起形成场限环，所述场限环用来降低结结曲率效应引起的表面电场的集中，因此，所述场限环在某种程度上对所述功率器件起到分压器的作用。
请参阅附图10及附图11，执行步骤S06：在所述第二外延层6表面的两个第二场限环区32之间形成多个交替间隔排列的第一导电类型的第三注入区8及第二导电类型的第四注入区7，所述第三注入区8及所述第四注入区7分别位于所述第二注入区5及所述第一注入区4上方且所述第三注入区8与所述第四注入区7的两端分别连接相邻的两个第二场限环区32；具体的，在所述第二外延层6表面的两个第二场限环区32之间形成多个交替间隔排列的第一导电类型的第三注入区8及第二导电类型的第四注入区7具体包括：在所述第二外延层6上形成具有多个间隔排列的注入窗口的第五光刻胶层；以所述第五光刻胶层为掩膜，在所述第二外延层6相邻的两个第二场限环区32之间形成多个第一导电类型的第三注入区8，所述第三注入区8位于所述第二注入区5的正上方；去除所述第五光刻胶层；在所述第二外延层6上形成具有多个间隔排列的注入窗口的第六光刻胶层；以所述第六光刻胶层为掩膜，在所述第二外延层6相邻的两个第二场限环区32之间形成与多个所述第三注入区8交替排列的多个第四注入区7，所述第四注入区7位于所述第一注入区4的上方；去除所述第六光刻胶层。需要说明的是，所述第一光刻胶层、第二光刻胶层、第三光刻胶层、第四光刻胶层、第五光刻胶层及第六光刻胶层可以为氧化硅、氮化硅、氧化铝以及氮氧化硅等其中一种或任意多种的组合。当然，在其他实施方式中，可以先形成所述第二导电类型的第四注入区7，然后再形成所述第一导电类型的第三注入区8；所述第三注入区8及所述第四注入区7均通过先光刻后通过离子注入工艺的方式形成，其中离子注入工艺是利用高能粒子轰击掺杂的杂质原子或分子，使之电离，再加速到一定能量，使其直接射入硅片内部，然后经过退火使杂质激活，达到掺杂的目的，离子注入能保证结深的一致性、重复性，从而确保器件参数的一致性。在本发明的一些实施例中，所述第一注入区4、第二注入区5、第三注入区8及所述第四注入区7的掺杂浓度大致相等，所述第一注入区4与所述第三注入区8的掺杂离子类型相同，所述第二注入区5与所述第四注入区7的掺杂离子类型相同，所述第四注入区7位于所述第二注入区5的正上方，所述第三注入区8位于所述第二注入区5的正上方，所述第三注入区8及所述第四注入区7间隔交替分布于所述第一外延层2内，所述第三注入区8及所述第四注入区7在两个所述第二场限环区32之间围绕所述第二场限环区32周向交替延伸。
请参阅附图12及附图13，执行步骤S07：通过热扩散工艺使所述第一注入区4、第二注入区5、第三注入区8及第四注入区7扩散连接在一起形成场限环耐压结构。所述热扩散工艺利用原子在高温下的扩散运动，使杂质原子从浓度很高的杂质源向硅中扩散并形成一定的分布。热扩散通常分两个步骤进行：预淀积(预扩散)和主扩散(也称推进)。预淀积是在高温下利用诸如硼、磷等杂质源对硅片上的掺杂窗口进行扩散，在窗口处形成一层较薄但具有较高浓度的杂质层。主扩散是利用预淀积所形成的表面杂质层做杂质源，在高温下将这层杂质向硅体内扩散的过程，通常推进的时间较长。通过热扩散工艺后，所述第一注入区4与其下方的所述第四注入区7上下连接在一起，所述第二注入区5与其下方的所述第四注入区7上下连接到一起，所述第一注入区4及其相邻的所述第二注入区5左右连接在一起，所述第三注入区8及其相邻的所述第四注入区7左右连接在一起，进而形成所述场限环耐压结构，可以知道，本发明通过所述场限环耐压结构，在器件反偏时，在每两条场限环中间区域的表面引入了双层超结结构，在反偏时，两条场限环之间会全部耗尽，从而可以承担较高的表面电场，同时也使单个场限环的耐压提升。在实现同样的耐压下，可以大幅缩短场限环的个数，从而节省芯片面积，提升产品竞争力。
请参阅附图3、附图12及附图13，本发明又一实施例提供一种功率器件终端结构，包括：
衬底1；
形成在所述衬底1上的第一导电类型的第一外延层2；
形成在所述第一外延层2上的第一导电类型的第二外延层6；
形成于所述第二外延层6内并延伸进入所述第一外延层2上表面的多个间隔排列的第二导电类型的场限环，所述场限环包括位于所述第一外延层2表面区域的第一场限环区31以及位于所述第二外延层6内的第二场限环区32；
形成于所述第一外延层2并延伸进入所述第一外延层2上表面的场限环耐压结构，所述场限环耐压结构位于相邻的两个场限环之间，所述场限环耐压结构包括位于相邻的两个第一场限环区31之间的多个交替排列且依次的第一导电类型的第一注入区4及第二导电类型的第二注入区5，以及位于相邻的两个第一场限环区31之间的多个交替排列且依次连接的第一导电类型的第三注入区8及第二导电类型的第四注入区7，所述第三注入区8及所述第四注入区7分别位于所述第二注入区5及所述第一注入区4上方，多个所述第一注入区4及所述第二注入区5的两端均连接相邻的两个第一场限环区31，多个所述第三注入区8及所述第四注入区7的两端均连接相邻的两个第一场限环区31。
可以理解，本发明通过在所述场限环之间的表面引入所述场限环耐压结构，在器件反向承压时，使所述器件终端区能够承担更高的反向电压，此种方法可以有效降低终端区表面电场，大幅缩小传统终端区的尺寸，进而提升器件性能，降低器件成本。
进一步的，所述第一外延层2为N型轻掺杂外延层，所述第一外延层2通过外延生长法形成于衬底1上，所述衬底1作为所述器件的载体，主要起到支撑的作用。一般情况下，所述衬底1的材质可以有硅衬底、碳化硅衬底、氮化硅衬底等，在本实施方式中，所述衬底1为硅衬底，硅为最常见、低廉且性能稳定的半导体材料。在本实施方式中，所述衬底1为N型轻掺杂衬底，其掺杂浓度在5E11-8E13/cm3之间，其掺杂离子具体为磷离子。在本实施方式中，所述第一外延层2的厚度与浓度与器件的耐压密切相关，其厚度在5-10um之间。优选的，所述第一外延层2通过工艺较为简单的同质外延形成，即所述第一外延层2的材料与所述衬底1的材料相同，当衬底1的材料为硅时，所述第一外延层2的材料也为硅。所述第一外延层2的掺杂类型与所述衬底1的掺杂类型相同，在本实施方式中，所述衬底1为N型掺杂，所述第一外延层2为N型掺杂，在其他实施方式中，若所述衬底1为P型掺杂，所述第一外延层2为P型掺杂。在本实施方式中，所述第一外延层2的掺杂离子具体为磷离子。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的外延生长法，该方法将硅与掺杂元素喷射于所述衬底1之上，均匀性，重复性好，且台阶覆盖性优良，同时化学汽相淀积方法可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。
进一步的，所述第一场限环区31在所述终端区200内呈环状以一定间隔围绕所述有源区100形成，在本实施方式中，所述第一场限环区31的掺杂离子为硼离子，在其他的一些实施方式中，所述第一场限环区31的掺杂离子还可以为铟、镓等三价离子。在本实施方式中，所述第一场限环区31的掺杂浓度视器件的耐压需求来定，一般情况下，所述第一场限环区31的掺杂浓度在2E15-5E15/cm3之间，注入能量通常为30KeV-60KeV之间。所述第一场限环区31的注入宽度通常为5-7um之间，驱入后最终形成的结的宽度在8-12um之间，当然，每个所述第一场限环区31的宽度可以相同也可以不同，为了保证器件的性能及一致性，优选的，所述第一场限环区31驱入后所形成的结的宽度相同。所述第一场限环区31之间的间距视器件设计而定，通常在15-20um之间，每两个第一场限环区31之间的间距可以相同也可以不同，为了保证器件的性能及一致性，优选的，每两个第一场限环区31之间的间距优选为相同。
进一步的，所述第一注入区4为N型注入区，注入离子为磷离子，当然，在其他实施方式中，还可以为砷离子等，注入剂量为2E13-5E13/cm3之间，注入能量通常为30KeV-60KeV之间。所述第一注入区4为P型注入区，注入离子为硼离子，当然，在其他实施方式中，还可以为铟、镓等离子，注入剂量为2E13-5E13/cm3之间，注入能量通常为30KeV-60KeV之间。
进一步的，所述第二外延层6与所述第一外延层2的掺杂类型及掺杂浓度一致，所述第二外延层6的厚度要小于所述第二外延层6的厚度，所述第二外延层6同样通过外延生长法形成于所述第一外延层2的表面，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的外延生长法，该方法将硅与掺杂元素喷射于所述第一外延层2之上，均匀性，重复性好，且台阶覆盖性优良，同时化学汽相淀积方法可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。
所述第三注入区8及所述第四注入区7均通过先光刻后通过离子注入工艺的方式形成，在本发明的一些实施例中，所述第一注入区4、第二注入区5、第三注入区8及所述第四注入区7的掺杂浓度大致相等，所述第一注入区4与所述第三注入区8的掺杂离子类型相同，所述第二注入区5与所述第四注入区7的掺杂离子类型相同，所述第四注入区7位于所述第二注入区5的正上方，所述第三注入区8位于所述第二注入区5的正上方，所述第三注入区8及所述第四注入区7间隔交替分布于所述第二外延层6内，所述第三注入区8及所述第四注入区7在两个所述第二场限环区32之间围绕所述第二场限环区32周向交替延伸。所述第一注入区4与其下方的所述第四注入区7上下连接在一起，所述第二注入区5与其下方的所述第四注入区7上下连接到一起，所述第一注入区4及其相邻的所述第二注入区5左右连接在一起，所述第三注入区8及其相邻的所述第四注入区7左右连接在一起，进而形成所述场限环耐压结构，可以知道，本发明通过所述场限环耐压结构，在器件反偏时，在每两条场限环中间区域的表面引入了双层超结结构，在反偏时，两条场限环之间会全部耗尽，从而可以承担较高的表面电场，同时也使单个场限环的耐压提升。在实现同样的耐压下，可以大幅缩短场限环的个数，从而节省芯片面积，提升产品竞争力。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种功率器件终端结构的制作方法，其特征在于，所述方法包括：
提供衬底，在所述衬底上形成第一导电类型的第一外延层；
在第一导电类型的第一外延层表面形成多个间隔排列的第二导电类型的第一场限环区；
在所述第一外延层表面相邻的两个第一场限环区之间形成多个交替间隔排列的第一导电类型的第一注入区及第二导电类型的第二注入区，多个所述第一注入区及所述第二注入区的两端均连接相邻的两个第一场限环区；
在所述第一外延层上形成第一导电类型的第二外延层；
在所述第二外延层内形成多个间隔排列的第二导电类型的第二场限环区，所述第二场限环区与所述第一场限环区上下连接；
在所述第二外延层表面的两个第二场限环区之间形成多个交替间隔排列的第一导电类型的第三注入区及第二导电类型的第四注入区，所述第三注入区及所述第四注入区分别位于所述第二注入区及所述第一注入区上方且所述第三注入区与所述第四注入区的两端分别连接相邻的两个第二场限环区；
通过热扩散工艺使所述第一注入区、第二注入区、第三注入区及第四注入区扩散连接在一起形成场限环耐压结构。
2.根据权利要求1所述的制作方法，其特征在于，在第一导电类型的第一外延层表面形成多个间隔排列的第二导电类型的第一场限环区具体包括：
在所述第一外延层上形成具有多个间隔排列的注入窗口的第一光刻胶层；
以所述第一光刻胶层为掩膜，进行对第二导电类型离子的注入，形成所述第一场限环区，然后去除所述第一光刻胶层；
进行热扩散工艺，形成所述多个间隔排列于所述第一外延层表面的第二导电类型的第一场限环区。
3.根据权利要求1所述的制作方法，其特征在于，在所述第一外延层表面相邻的两个第一场限环区之间形成多个交替间隔排列的第一导电类型的第一注入区及第二导电类型的第二注入区具体包括：
在所述第一外延层上形成有多个间隔排列的注入窗口的第二光刻胶层；
以所述第二光刻胶层为掩膜，在所述第一外延层表面相邻的两个第一场限环区之间形成多个第一注入区；
去除所述第二光刻胶层；
在所述第一外延层上形成有多个间隔排列的注入窗口的第三光刻胶层；
以所述第三光刻胶层为掩膜，在所述第一外延层表面相邻的两个第一场限环区之间形成与所述第一注入区交替排列的多个第二注入区；
去除所述第三光刻胶层。
4.根据权利要求1所述的制作方法，其特征在于，在第一导电类型的第二外延层表面形成多个间隔排列的第二导电类型的第二场限环区具体包括：在所述第二外延层上形成有多个间隔排列的注入窗口的第四光刻胶层；
以所述第四光刻胶层为掩膜，进行对第二导电类型离子的注入形成所述第二场限环区；
去除所述第四光刻胶层；
进行热扩散工艺，形成所述多个间隔排列于所述第一外延层内且与所述第一场限环区上下连接的第二导电类型的第二场限环区。
5.根据权利要求1所述的制作方法，其特征在于，在所述第二外延层表面的两个第二场限环区之间形成多个交替间隔排列的第一导电类型的第三注入区及第二导电类型的第四注入区具体包括：
在所述第二外延层上形成具有多个间隔排列的注入窗口的第五光刻胶层；
以所述第五光刻胶层为掩膜，在所述第二外延层相邻的两个第二场限环区之间形成多个第一导电类型的第三注入区，所述第三注入区位于所述第二注入区的正上方；
去除所述第五光刻胶层；
在所述第二外延层上形成具有多个间隔排列的注入窗口的第六光刻胶层；
以所述第六光刻胶层为掩膜，在所述第二外延层相邻的两个第二场限环区之间形成与多个所述第三注入区交替排列的多个第四注入区，所述第四注入区位于所述第一注入区的上方；
去除所述第六光刻胶层。
6.根据权利要求2所述的制作方法，其特征在于，所述第一场限环区的注入离子为硼离子，注入剂量在1E15-5E15/cm2之间，注入能量在70KeV-100KeV之间。
7.根据权利要求4所述的制作方法，其特征在于，所述第二场限环区的注入离子为硼离子，注入剂量在1E15-5E15/cm2之间，注入能量在70KeV-100KeV之间。
8.根据权利要求4所述的制作方法，其特征在于，所述第一注入区、第二注入区、第三注入区及第四注入区的掺杂浓度在2E13-5E13/cm3之间。
9.一种功率器件终端结构，其特征在于，包括：
衬底；
形成在所述衬底上的第一导电类型的第一外延层；
形成在所述第一外延层上的第一导电类型的第二外延层；
形成于所述第二外延层内并延伸进入所述第一外延层上表面的多个间隔排列的第二导电类型的场限环，所述场限环包括位于所述第一外延层表面区域的第一场限环区以及位于所述第二外延层内的第二场限环区；
形成于所述第一外延层并延伸进入所述第一外延层上表面的场限环耐压结构，所述场限环耐压结构位于相邻的两个场限环之间，所述场限环耐压结构包括位于相邻的两个第一场限环区之间的多个交替排列且依次的第一导电类型的第一注入区及第二导电类型的第二注入区，以及位于相邻的两个第一场限环区之间的多个交替排列且依次连接的第一导电类型的第三注入区及第二导电类型的第四注入区，所述第三注入区及所述第四注入区分别位于所述第二注入区及所述第一注入区上方，多个所述第一注入区及所述第二注入区的两端均连接相邻的两个第一场限环区，多个所述第三注入区及所述第四注入区的两端均连接相邻的两个第一场限环区。
10.根据权利要求9所述的制作方法，其特征在于，所述第一外延层的掺杂浓度与所述第二外延层的掺杂浓度相等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811506398.0A CN109585533A (zh) | 2018-12-10 | 2018-12-10 | 一种功率器件终端结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811506398.0A CN109585533A (zh) | 2018-12-10 | 2018-12-10 | 一种功率器件终端结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109585533A true CN109585533A (zh) | 2019-04-05 |
Family
ID=65928045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811506398.0A Withdrawn CN109585533A (zh) | 2018-12-10 | 2018-12-10 | 一种功率器件终端结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109585533A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113299739A (zh) * | 2021-05-21 | 2021-08-24 | 江苏东海半导体科技有限公司 | 一种功率器件外延结构及其制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050035371A1 (en) * | 1998-07-24 | 2005-02-17 | Tatsuhiko Fujihira | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
| US20060033153A1 (en) * | 2004-08-04 | 2006-02-16 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device with improved breakdown voltage and high current capacity |
| US20090236697A1 (en) * | 2008-03-24 | 2009-09-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| CN202111097U (zh) * | 2011-06-20 | 2012-01-11 | 中国科学院微电子研究所 | 一种场限环结构 |
| CN102931217A (zh) * | 2011-08-10 | 2013-02-13 | 株式会社东芝 | 半导体装置 |
| US20140077257A1 (en) * | 2012-09-19 | 2014-03-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20150380483A1 (en) * | 2014-06-30 | 2015-12-31 | Alpha And Omega Semiconductor Incorporated | Compact guard ring structure for cmos integrated circuits |
| CN107316896A (zh) * | 2017-06-26 | 2017-11-03 | 电子科技大学 | 功率半导体器件的3d‑resurf终端结构及其制造方法 |
-
2018
- 2018-12-10 CN CN201811506398.0A patent/CN109585533A/zh not_active Withdrawn
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050035371A1 (en) * | 1998-07-24 | 2005-02-17 | Tatsuhiko Fujihira | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
| US20060033153A1 (en) * | 2004-08-04 | 2006-02-16 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device with improved breakdown voltage and high current capacity |
| US20090236697A1 (en) * | 2008-03-24 | 2009-09-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| CN202111097U (zh) * | 2011-06-20 | 2012-01-11 | 中国科学院微电子研究所 | 一种场限环结构 |
| CN102931217A (zh) * | 2011-08-10 | 2013-02-13 | 株式会社东芝 | 半导体装置 |
| US20130037851A1 (en) * | 2011-08-10 | 2013-02-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20140077257A1 (en) * | 2012-09-19 | 2014-03-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN103681785A (zh) * | 2012-09-19 | 2014-03-26 | 株式会社东芝 | 半导体装置 |
| US20150380483A1 (en) * | 2014-06-30 | 2015-12-31 | Alpha And Omega Semiconductor Incorporated | Compact guard ring structure for cmos integrated circuits |
| CN107316896A (zh) * | 2017-06-26 | 2017-11-03 | 电子科技大学 | 功率半导体器件的3d‑resurf终端结构及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| F. UDREA.ET. AL.: "Ultra-high voltage device termination using the 3D RESURF (Super- Junction) concept - experimental demonstration at 6.5 kV", 《PROCEEDINGS OF 2001 INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES & ICS》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113299739A (zh) * | 2021-05-21 | 2021-08-24 | 江苏东海半导体科技有限公司 | 一种功率器件外延结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| KR0134794B1 (ko) | 전도도 변조형 반도체 장치 및 그 제조방법 | |
| CN101540283A (zh) | 场限环结构的4H-SiC PiN/肖特基二极管制作方法 | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| JP2002368216A (ja) | 半導体素子及びその製造方法 | |
| CN105047700A (zh) | 一种新型轻穿通igbt器件的制备方法 | |
| CN102916042A (zh) | 逆导igbt器件结构及制造方法 | |
| CN114093928B (zh) | 一种快恢复二极管的铂掺杂方法 | |
| CN113555446B (zh) | 一种基于金刚石终端结构的Ga2O3肖特基二极管及制作方法 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| US20180358451A1 (en) | Method of manufacturing power semiconductor device | |
| CN109585533A (zh) | 一种功率器件终端结构及其制作方法 | |
| CN109119341A (zh) | 一种vdmos器件终端结构及其制作方法 | |
| CN114050183B (zh) | 逆导型功率芯片制造方法 | |
| CN203774332U (zh) | 一种igbt芯片 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| CN110942989A (zh) | 一种用于硅基快恢复二极管芯片的铂金掺杂方法 | |
| CN110212015A (zh) | 超结器件结构及其制备方法 | |
| CN113555448B (zh) | 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法 | |
| CN108987460A (zh) | 一种二极管及其制备方法 | |
| US20050227461A1 (en) | Semiconductor device having increased switching speed | |
| CN104934470A (zh) | 一种igbt芯片及其制造方法 | |
| CN109037309B (zh) | 一种功率器件终端结构及其制作方法 | |
| CN109192667A (zh) | 一种功率器件终端结构及其制作方法 | |
| CN110690294A (zh) | 一种快恢复二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190405 |