JP2009246050A - Igbtの製造方法 - Google Patents

Igbtの製造方法 Download PDF

Info

Publication number
JP2009246050A
JP2009246050A JP2008088830A JP2008088830A JP2009246050A JP 2009246050 A JP2009246050 A JP 2009246050A JP 2008088830 A JP2008088830 A JP 2008088830A JP 2008088830 A JP2008088830 A JP 2008088830A JP 2009246050 A JP2009246050 A JP 2009246050A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
type semiconductor
igbt
type
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008088830A
Other languages
English (en)
Other versions
JP5197098B2 (ja
Inventor
Hisaki Matsubara
寿樹 松原
Masahiro Kuriyama
昌弘 栗山
Masahito Mikawa
雅人 三川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2008088830A priority Critical patent/JP5197098B2/ja
Publication of JP2009246050A publication Critical patent/JP2009246050A/ja
Application granted granted Critical
Publication of JP5197098B2 publication Critical patent/JP5197098B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Laser Beam Processing (AREA)

Abstract

【課題】逆方向の電流駆動能力の高いIGBTを高い生産性で製造可能とする。
【解決手段】n型半導体基板準備工程と、n型半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、n型半導体基板の他方の表面を表面加工することによって薄化する半導体基板薄化工程と、n型半導体基板の他方の表面を表面の全面にわたってn型不純物を供給するn型不純物供給工程と、n型半導体基板の他方の表面側から部分的にレーザ光を照射して、n型半導体基板他方の表面に部分的にn型不純物領域を形成するレーザ光照射工程と、n型半導体基板の他方の表面にバリアメタル膜を形成するバリアメタル膜形成工程と、n型半導体基板の一方の表面に施された縦方向及び横方向のダイシングラインに沿ってダイシングすることにより、チップ化された複数のIGBTを製造するダイシング工程とをこの順序で含む。
【選択図】図1

Description

本発明は、IGBTの製造方法に関する。
pn接合からホールを注入する代わりにショットキ接合からホールを注入するIGBTが知られている(例えば、特許文献1参照。)。
図4は、特許文献1に開示されているIGBTを説明する図である。特許文献1に開示されているIGBT800(第1従来技術によるIGBT800という。)は、図4に示すように、n型半導体基板810と、n型半導体基板810の表面に形成されたn型エピタキシャル層812と、n型エピタキシャル層812の表面に形成された絶縁ゲートトランジスタ840と、n型半導体基板810の裏面に形成されたショットキ金属膜を含むコレクタ電極826とを備えている。
絶縁ゲートトランジスタ840は、図4に示すように、n型エピタキシャル層812の表面に形成されたp型ベース領域814と、p型ベース領域814の表面に形成されたn型エミッタ領域816と、n型エピタキシャル層812の上方にゲート絶縁膜818を介して形成されたゲート電極820と、n型エミッタ領域816と電気的に接続され、ゲート電極820の上方に層間絶縁膜822を介して形成されたエミッタ電極824とを有する。
第1従来技術によるIGBT800によれば、pn接合からホールを注入するIGBTと比較して、ホールの注入量が少ないため、ターンオフ時間を短縮してスイッチング速度を高速化することが可能となる。
しかしながら、第1従来技術によるIGBT800においては、逆方向の電流駆動能力を高めるための内部転流ダイオードを有しないため、転流用ダイオードを必要とする用途に用いる場合には、IGBTのコレクタ・エミッタ間に転流用ダイオードを外付けする必要があるという問題があった。
なお、pn接合からホールを注入するIGBTにおいて、コレクタ電極が形成される側に反転マスクを用いてn層とp層とを交互に配置した、いわゆるアノード・ショート型又はカソード・ショート型のIGBTが提案されている(例えば、特許文献2参照。)。
図5は、特許文献2に開示されているIGBTを説明する図である。特許文献2に開示されているIGBT900(第2従来技術によるIGBT900という。)によれば、IGBTに対して逆並列の内部転流ダイオードをモノリシックに集積することが可能になる。その結果、IGBTのコレクタ・エミッタ間に転流用ダイオードを外付けすることなく、逆方向の電流駆動能力の高いIGBTとすることができる。
従って、第1従来技術によるIGBT800においても、このようなアノード・ショート型又はカソード・ショート型のIGBTの技術を転用することにより、IGBTに対して逆並列の内部転流ダイオードをモノリシックに集積することが考えられる。
特開2005-129747号公報 (図6) 特許第2864629号公報 (第3図)
しかしながら、第2従来技術によるIGBT900は、n型半導体基板の厚さを薄くした状態で、反転マスクを用いてn層とp層とを交互に配置するようにして、逆方向の電流駆動能力の高いアノード・ショート型又はカソード・ショート型のIGBTとしているため、逆方向の電流駆動能力の高いIGBTを高い生産性で製造することは容易ではないという問題がある。したがって、第1従来技術によるIGBT800を逆方向の電流駆動能力の高いIGBTとする場合にも、同様に、n型半導体基板の厚さを薄くした状態で、反転マスクを用いてn型半導体基板の裏面側に部分的にn層を形成する必要があるため、逆方向の電流駆動能力の高いIGBTを高い生産性で製造することは容易ではないという問題がある。
そこで、本発明はこのような問題を解決するためになされたもので、逆方向の電流駆動能力の高いIGBTを高い生産性で製造可能とするIGBTの製造方法を提供することを目的とする。
(1)本発明のIGBTの製造方法は、n型半導体基板を準備するn型半導体基板準備工程と、前記n型半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、前記n型半導体基板の他方の表面を表面加工することによって前記n型半導体基板を薄化する半導体基板薄化工程と、前記n型半導体基板の他方の表面の全面にわたってn型不純物を供給するn型不純物供給工程と、前記n型半導体基板の他方の表面側から部分的にレーザ光を照射して、前記n型半導体基板の他方の表面に部分的にn型不純物領域を形成するレーザ光照射工程と、前記n型半導体基板の他方の表面にバリアメタル膜を形成するバリアメタル膜形成工程と、前記n型半導体基板の一方の表面に施された縦方向及び横方向のダイシングラインに沿って前記n型半導体基板をダイシングすることにより、チップ化された複数のIGBTを製造するダイシング工程とをこの順序で含むことを特徴とする。
本発明におけるIGBTの製造方法は、n型半導体基板の他方の表面側(絶縁ゲートトランジスタが形成される面と反対側の面)にn型不純物を供給したあと、n型半導体基板の他方の表面側からレーザ光を部分的に照射して、n型半導体基板の他方の表面に部分的にn型不純物領域を形成することにより、逆方向の電流駆動能力の高いIGBTを製造するようにしている。その結果、本発明におけるIGBTの製造方法によれば、従来技術のように、半導体基体の厚さを薄くした状態で反転マスクを用いたイオン注入を行うといった工程が不要となるため、逆方向の電流駆動能力の高いIGBTを高い生産性で製造することができる。
(2)前記(1)に記載の本発明のIGBTの製造方法においては、前記レーザ照射工程においては、前記n型半導体基板の他方の表面側に設定された直線状の複数のレーザ光照射ラインの各レーザ光照射ラインに沿ってレーザ光を照射することが好ましい。
これにより、レーザ光照射工程においては、レーザ光を直線状に照射すればよいので、効率よくレーザ照射を行うことができる。それによって、n型不純物領域をn型半導体基板の他方の表面に効率よく形成することが可能となる。なお、「直線状の複数のレーザ光照射ラインの各レーザ光照射ラインに沿ってレーザ光を照射する」というのは、レーザ光を連続的に発振させながら各レーザ光照射ラインに沿って照射することと、レーザ光を断続的に発振させながら各レーザ光照射ラインに沿って照射することの両方を含むものである。また、レーザ光の照射を行う場合、n型半導体基板に対してレーザ光側を走査させるようにしてもよく、レーザ光に対してn型半導体基板側を移動させるようにしてもよい。
(3)前記(2)に記載の本発明のIGBTの製造方法においては、前記各レーザ光照射ラインは、縦方向および横方向のダイシングラインの一方の方向のダイシングラインとのなす角度が15°〜75°の範囲のいずれかの角度を有するように設定されることが好ましい。
これは、縦方向及び横方向のダイシングラインに対して斜め方向に各レーザ光照射ラインを設定するというものである。各レーザ光照射ラインをこのように設定することによって、各レーザ光照射ラインは、ダイシングラインに一致することがなくなる。これによって、各レーザ光照射ラインのピッチ(間隔)をダイシングラインのピッチ(間隔)に対して適切に設定することにより、縦方向および横方向のダイシングラインで囲まれる矩形内に、少なくとも一本のレーザ光照射ラインを確実に設定することができ、設定されたレーザ光照射ラインに沿ってレーザ光を照射することによって、縦方向および横方向のダイシングラインで囲まれる矩形内に確実にn型不純物領域を形成することができる。
(4)前記(1)〜(3)のいずれかに記載の本発明のIGBTの製造方法においては、前記n型不純物供給工程は、前記n型半導体基板の他方の表面の全面にわたってn型不純物を含む液体を塗布する工程であることが好ましい。
n型不純物供給工程をこのよう工程とすることにより、n型半導体基板の他方の表面に適量のn型不純物を供給することが可能となる。なお、n型不純物を含む液体としては、例えば、リン化合物(例えば、ピロリン酸)を有機溶媒(例えば、エタノール)に溶解させた液体などを好ましく用いることができる。塗布の方法としては、ディッピング法、スピナー法、スプレー法などの公知の方法を用いることができる。
(5)前記(1)〜(3)のいずれかに記載の本発明のIGBTの製造方法においては、前記n型不純物供給工程は、前記n型半導体基板の他方の表面の全面にわたってn型不純物を含むガスを供給する工程であることもまた好ましい。
n型不純物供給工程をこのよう工程とすることによっても、n型半導体基板の他方の表面に適量のn型不純物を供給することが可能となる。n型不純物を含むガスとしては、例えばホスフィンと不活性ガスとの混合ガスなどを好ましく用いることができる。供給の方法としては、n型半導体基板を当該ガスにさらす方法などを用いることができる。
以下、本発明のIGBT及びIGBTの製造方法について、図に示す実施形態に基づいて説明する。
図1は、本発明の実施形態に係るIGBTの製造方法を説明する図である。図1(a)〜図(e)は本発明の実施形態に係るIGBTの製造方法の各工程を示す図である。
(a)n型半導体基板準備工程
型半導体基板準備工程は、n型半導体基板100を準備する工程である(図1(a)参照。)。n型半導体基板100の不純物濃度は、例えば2×1014/cmとする。また、n型半導体基板100の厚さは、例えば400μmとする。
(b)絶縁ゲートトランジスタ形成工程
絶縁ゲートトランジスタ形成工程は、n型半導体基板の一方の表面(素子形成面100aという。)に絶縁ゲートトランジスタ110を形成する工程である(図1(b)参照。)。なお、絶縁ゲートトランジスタ110の構成は、図1においては図面を簡略化するため、その構成については図示を省略するが、例えば、図4において説明した絶縁ゲートトランジスタ840と同様の構成を有している。すなわち、図4に示すように、n型エピタキシャル層812の表面に形成されたp型ベース領域814と、p型ベース領域814の表面に形成されたn型エミッタ領域816と、n型エピタキシャル層812の上方にゲート絶縁膜818を介して形成されたゲート電極820と、n型エミッタ領域816と電気的に接続され、ゲート電極820の上方に層間絶縁膜を介して形成されたエミッタ電極824とを有する。
(c)半導体基板薄化工程
半導体基板薄化工程は、n型半導体基板100の他方の表面(裏面100bという。)に研磨などの表面加工を施すことによって、n型半導体基板100を薄化するものである(図1(c)参照。)。半導体薄化工程により、例えば、400μm程度の厚みを有するn型半導体基板を50μm程度まで薄化する。
(d)n型不純物供給工程
n型不純物供給工程は、n型半導体基板100の裏面100bの全面にわたってn型不純物(n型不純物を含有した溶液またはn型不純物を含むガス)120を供給する工程である(図1(d)参照。)。n型不純物を含有した溶液(n型不純物含有溶液)としては、例えば、リン化合物(例えば、ピロリン酸)を有機溶媒(例えば、エタノール)に溶解させた液体などを好ましく用いることができる。n型不純物含有溶液の供給方法としては、ディッピング法、スピナー法、スプレー法などの公知の方法を用いることができ、それによって、n型不純物含有溶液をn型半導体基板100の裏面100b全面にわたって塗布することができる。
一方、n型不純物を含むガスとしては、例えば、ホスフィンと不活性ガスとの混合ガスなどを好ましく用いることができる。n型不純物を含むガスの供給方法としては、n型半導体基板100を当該ガスにさらす方法などを用いることができる。
(e)レーザ光照射工程
レーザ光照射工程は、n型半導体基板100の裏面100b側から部分的にレーザ光を照射して、n型半導体基板100の裏面100bに部分的にn型不純物領域130を形成する(図1(e)参照。)。n型不純物領域130におけるn型不純物濃度は、例えば、2×1017/cmとする。なお、レーザ光照射工程のあとに、n型半導体基板100の裏面100bに塗布された余分なn型不純物を除去して、n型半導体基板100の裏面100bを清浄化することが好ましい。
(f)バリアメタル膜形成工程
バリアメタル膜形成工程は、レーザ光照射後のn型半導体基板100の裏面に、n型半導体基板100との間にショットキ接合を形成するための例えば白金などからなるバリアメタル膜140を形成する(図1(f)参照。)。
(g)ダイシング工程
型半導体基板100の素子形成面100aに格子状に施されたダイシングライン(図1では図示せず)に沿ってn型半導体基板100を図1(g)の一点鎖線で示すように切断することにより、チップ化された複数のIGBT(図示せず)を製造する。
以上の各工程を含む本発明の実施形態に係るIGBTの製造方法において製造されたIGBTは、pn接合の代わりにショットキ接合を備えた、いわゆるショットキ接合型IGBTとなる。また、上記(d)のn型不純物供給工程(図1(d)参照)及び(e)のレーザ光照射工程(図1(e)参照)を行うことにより、n型不純物領域130が形成され、n型不純物領域130部分がオーミック接合となる。
このように、本発明の実施形態に係るIGBTの製造方法においては、ショットキ接合を形成するためのバリアメタル膜形成工程の前に、n型不純物供給工程及びレーザ光照射工程を行うことによって、逆方向の電流駆動能力の高いアノード・ショート型のIGBTを製造するようにしている。したがって、従来のように、アノード・ショート型のIGBTとするために、n型半導体基板100の厚さを薄くした状態で反転マスクを用いたイオン注入を行うといった工程を行う必要がなくなるため、逆方向の電流駆動能力の高いアノード・ショート型のIGBTを高い生産性で製造可能となる。
図2は、レーザ光照射工程におけるレーザ光の照射ラインの設定例を模式的に示す図である。なお、図2(a)〜図2(c)はn型半導体基板100を裏面100b側から見た平面図であり、破線で描かれた格子状のラインは、n型半導体基板100の素子形成面100a側に施されたダイシングライン(縦方向ダイシングライン210及び横方向ダイシングライン220)である。また、図2(a)〜図2(c)においては、縦方向ダイシングライン210及び横方向ダイシングライン220で囲まれる各矩形は正方形であるとする。
図2(a)はレーザ光を照射する前の段階のn型半導体基板100であり、これは、図1(d)に示す工程までが終了したものである。また、図2(b)及び図2(c)はレーザ光の照射ライン(レーザ光照射ラインL,L,・・・という。)の設定例を示すものであり、図2(b)及び図2(c)に示すようなレーザ光照射ラインL,L,・・・に沿って、n型半導体基板100の裏面100bにレーザ光の照射を行う。なお、レーザ光としては、可視光レーザ(例えば、波長532nmのグリーンレーザ。)を好ましく用いることができる。また、照射するレーザ光の幅は概ね30μm程度とする。
また、レーザ光の照射を行う方法としては、レーザ光を連続的に発振させながら各レーザ光照射ラインに沿って照射するようにしてもよく、レーザ光を断続的に発振させながら各レーザ光照射ラインに沿って照射するようにしてもよい。このようなレーザ光の照射を行う場合、n型半導体基板に対してレーザ光側を走査させるようにしてもよく、レーザ光に対してn型半導体基板側を移動させるようにしてもよい。
本発明の実施形態に係るIGBTの製造方法においては、図2(b)及び図2(c)に示すように、縦方向ダイシングライン210及び横方向ダイシングライン220の一方の方向のダイシングラインに対して斜め方向、すなわち、縦方向ダイシングライン210及び横方向ダイシングライン220の一方の方向のダイシングラインとのなす角度θが、15°≦θ≦75°の範囲のいずれかの角度を有するようにレーザ光照射ラインL,L,・・を設定する。以下の説明では、ダイシングラインに対するレーザ光照射ラインL,L,・・・の角度は、縦方向ダイシングライン210との角度として示すものとする。
なお、図2(b)及び図2(c)においては、縦方向ダイシングライン210に対するレーザ光照射ラインL,L,・・・の角度θを45°とした場合を例示している。
ところで、縦方向ダイシングライン210に対するレーザ光照射ラインL,L,・・・の角度及び各レーザ光照射ラインL,L,・・・の間隔は、レーザ光の照射回数をできるだけ少なくし、かつ、チップ化された各IGBTにおけるn型不純物領域130の有無や数などの違いによる各IGBTの電気的特性にバラツキが生じないように設定することが好ましい。
例えば、図2(b)及び図2(c)に示すように、縦方向ダイシングライン210に対する各レーザ光照射ラインL,L,・・・の角度θを45°とした場合には、各レーザ光照射ラインL,L,・・・のx軸に沿ったピッチ(x軸上における間隔d1)を縦方向ダイシングライン210のx軸に沿ったピッチ(x軸上における間隔d2)と同じとすることにより、レーザ光の照射回数をできるだけ少なくすることができ、また、チップ化された各IGBTにおいてn型不純物領域130が同じように形成されるので、各IGBTの電気的特性のバラツキを抑制することができる。
すなわち、図2(b)の場合は、各レーザ光照射ラインL,L,・・・が縦方向ダイシングライン210及び横方向ダイシングライン220で囲まれる矩形(図2の例では正方形)の対角を通過するように設定された場合であり、この場合は、縦方向ダイシングライン210及び横方向ダイシングライン220で囲まれる矩形内に一本のレーザ光照射ラインLが存在することとなる。
また、図2(c)の場合は、各レーザ光照射ラインL,L,・・・が縦方向ダイシングライン210及び横方向ダイシングライン220で囲まれる各矩形(図2の例では正方形)の縦方向の辺及び横方向の辺の中点を通過するように設定された場合であり、この場合は、縦方向ダイシングライン210及び横方向ダイシングライン220で囲まれる各矩形内に二本のレーザ光照射ラインが存在することとなる。
図2(b)及び図2(c)に示すようにレーザ光照射ラインL,L,・・・を設定することにより、レーザ光の照射回数を少なくすることができる。また、図2(b)及び図2(c)に示すように設定されたレーザ光照射ラインL,L,・・・に沿ってレーザ光を照射することにより、縦方向ダイシングライン210及び横方向ダイシングライン220で囲まれる各矩形内においては同じようにレーザ光を照射がなされる。このため、チップ化された各IGBTにおいてn型不純物領域130が同じように形成されるので、各IGBTの電気的特性のバラツキを抑制することができる。
本発明の実施形態に係るIGBTの製造方法によれば、高い生産性を維持しながら、どの半導体チップにおいても逆方向の電流駆動能力を高めることができるIGBTを製造することができる。
また、本発明の実施形態に係るIGBTの製造方法においては、各レーザ光照射ラインL,L,・・・を縦方向ダイシングライン210及び横方向ダイシングライン220に対して斜め方向としているので、各レーザ光照射ラインL,L,・・・は縦方向ダイシングライン210及び横方向ダイシングライン220と一致することがない。このため、各レーザ光照射ラインL,L,・・・を有効利用することができる。また、レーザ光の照射を行う際、縦方向ダイシングライン210及び横方向ダイシングライン220の位置などを、あまり意識しなくても、レーザ光を照射することができるため、半導体ウエハの位置決めは、それほど高い精度が要求されないので、生産性の向上に寄与できる。
なお、本発明は前述の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲で種々変形実施可能となるものである。たとえば、前述の実施形態においては、レーザ光照射ラインをダイシングラインに対して斜め方向としたが、ダイシングラインに平行となるように設定してもよい。
図3はレーザ光照射ラインをダイシングラインに平行となるように設定した例を示す図である。図3に示すように、レーザ光照射ラインL,L,・・・をダイシングラインに平行となるように設定する場合には、各レーザ光照射ラインL,L,・・・・・・の間隔を、縦方向ダイシングライン210及び横方向ダイシングライン220の間隔と同程度とする場合、各レーザ光照射ラインL,L,・・・がダイシングライン(縦方向ダイシングライン210)に一致しないように各レーザ光照射ラインL,L,・・・を設定する。このようにレーザ光照射ラインL,L,・・・を設定することによって、前述の実施形態と同様の効果を得ることができる。
また、前述の実施形態においては、縦方向ダイシングライン210及び横方向ダイシングライン220で囲まれる矩形は正方形としたが、長方形であっても同様に実施することができる。
また、前述の実施形態においては、各レーザ光照射ラインL,L,・・・のx軸に沿ったピッチ(x軸上における間隔d1)を縦方向ダイシングライン210のx軸に沿ったピッチ(x軸上における間隔d2)と同じとした場合を例示したが、各レーザ光照射ラインL,L,・・・のx軸に沿ったピッチ(x軸上における間隔d1)を縦方向ダイシングライン210のx軸に沿ったピッチ(x軸上における間隔d2)に対して、より細かく設定してもよい。
また、前述の実施形態においては、縦方向ダイシングラインに対する各レーザ光照射ラインL,L,・・・の角度θを45°とした場合を例示したが、この角度も所定範囲で種々設定可能である。
また、前述の実施形態においては、ダイシングラインに対するレーザ光照射ラインL,L,・・・の角度は、縦方向ダイシングライン210に対する角度として説明したが、横方向ダイシングラインに対する角度とした場合にも同様に実施することができる。
また、前述の実施形態では、n型半導体基板を用いたが、本発明はこれに限られるものではない。例えば、n型半導体基板の一部の層にn型半導体層またはn型半導体層が形成されたn型半導体基板であってもよい。
本発明の実施形態に係るIGBTの製造方法を説明する図である。 レーザ光照射工程におけるレーザ光の照射ラインの設定例を模式的に示す図である。 レーザ光照射ラインをダイシングラインに平行となるように設定した例を示す図である。 特許文献1に開示されているIGBTを説明するために示す図である。 特許文献2に開示されているIGBTを説明するために示す図である。
符号の説明
100・・・n型半導体基板、100a・・・一方の表面(素子形成面)、100b・・・他方の表面(裏面)、110・・・絶縁ゲートトランジスタ、120・・・n型不純物、130・・・n型不純物領域、140・・・バリアメタル膜、210・・・縦方向ダイシングライン、220・・・横方向ダイシングライン、800,900・・・IGBT、810・・・n型半導体基板、812・・・n型エピタキシャル層、814・・・p型ベース領域、816・・・n型エミッタ領域、818・・・ゲート絶縁膜、820,901・・・ゲート電極、822・・・層間絶縁膜、824,907・・・エミッタ電極、826,908・・・コレクタ電極、828・・・n型チャネルストッパ領域、830・・・絶縁膜、840・・・絶縁ゲートトランジスタ、902・・・p型ベース領域、903・・・n型ソース領域、904・・・n型半導体基板、905・・・n層、906,921・・・p層、L,L,・・・・・・レーザ光照射ライン

Claims (5)

  1. 型半導体基板を準備するn型半導体基板準備工程と、
    前記n型半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
    前記n型半導体基板の他方の表面を表面加工することによって前記n型半導体基板を薄化する半導体基板薄化工程と、
    前記n型半導体基板の他方の表面の全面にわたってn型不純物を供給するn型不純物供給工程と、
    前記n型半導体基板の他方の表面側から部分的にレーザ光を照射して、前記n型半導体基板の他方の表面に部分的にn型不純物領域を形成するレーザ光照射工程と、
    前記n型半導体基板の他方の表面にバリアメタル膜を形成するバリアメタル膜形成工程と、
    前記n型半導体基板の一方の表面に施された縦方向及び横方向のダイシングラインに沿って前記n型半導体基板をダイシングすることにより、チップ化された複数のIGBTを製造するダイシング工程と、
    をこの順序で含むことを特徴とするIGBTの製造方法。
  2. 請求項1に記載のIGBTの製造方法において、
    前記レーザ照射工程においては、前記n型半導体基板の他方の表面側に設定された直線状の複数のレーザ光照射ラインの各レーザ光照射ラインに沿ってレーザ光を照射することを特徴とするIGBTの製造方法。
  3. 請求項2に記載のIGBTの製造方法において、
    前記各レーザ光照射ラインは、前記縦方向および横方向のダイシングラインの一方の方向のダイシングラインとのなす角度が15°〜75°の範囲のいずれかの角度を有するように設定されることを特徴とするIGBTの製造方法。
  4. 請求項1〜3のいずれかに記載のIGBTの製造方法において、
    前記n型不純物供給工程は、前記n型半導体基板の他方の表面の全面にわたってn型不純物を含む液体を塗布する工程であることを特徴とするIGBTの製造方法。
  5. 請求項1〜3のいずれかに記載のIGBTの製造方法において、
    前記n型不純物供給工程は、前記n型半導体基板の他方の表面の全面にわたってn型不純物を含むガスを供給する工程であることを特徴とするIGBTの製造方法。
JP2008088830A 2008-03-28 2008-03-28 Igbtの製造方法 Active JP5197098B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008088830A JP5197098B2 (ja) 2008-03-28 2008-03-28 Igbtの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008088830A JP5197098B2 (ja) 2008-03-28 2008-03-28 Igbtの製造方法

Publications (2)

Publication Number Publication Date
JP2009246050A true JP2009246050A (ja) 2009-10-22
JP5197098B2 JP5197098B2 (ja) 2013-05-15

Family

ID=41307640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008088830A Active JP5197098B2 (ja) 2008-03-28 2008-03-28 Igbtの製造方法

Country Status (1)

Country Link
JP (1) JP5197098B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033782A (ja) * 2010-07-30 2012-02-16 Shindengen Electric Mfg Co Ltd Igbtの製造方法及びigbt

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03254159A (ja) * 1990-03-05 1991-11-13 Fuji Electric Co Ltd 伝導度変調型mosfet
JP2005129747A (ja) * 2003-10-24 2005-05-19 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2008004867A (ja) * 2006-06-26 2008-01-10 Denso Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03254159A (ja) * 1990-03-05 1991-11-13 Fuji Electric Co Ltd 伝導度変調型mosfet
JP2005129747A (ja) * 2003-10-24 2005-05-19 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2008004867A (ja) * 2006-06-26 2008-01-10 Denso Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033782A (ja) * 2010-07-30 2012-02-16 Shindengen Electric Mfg Co Ltd Igbtの製造方法及びigbt

Also Published As

Publication number Publication date
JP5197098B2 (ja) 2013-05-15

Similar Documents

Publication Publication Date Title
US11552165B2 (en) Semiconductor device and manufacturing method of 1HE same
CN104904020B (zh) 二极管、电力变换装置
JPH0424944A (ja) メサ型半導体ペレットの製造方法
KR100962832B1 (ko) 반도체 장치의 제조 방법
JP2007012972A (ja) 半導体装置及びその製造方法
JP6294175B2 (ja) 半導体装置およびそれを用いた電力変換システム
JP5509543B2 (ja) 半導体装置の製造方法
JP2020077674A (ja) 半導体装置および製造方法
JP5197098B2 (ja) Igbtの製造方法
WO2014199510A1 (ja) 半導体装置の製造方法および半導体装置
JP2008177203A (ja) 半導体デバイスの製造方法
JP5464192B2 (ja) 半導体装置の製造方法
JP2010212316A (ja) メサ型半導体装置の製造方法及びメサ型半導体装置
CN109390384B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP4989795B2 (ja) Igbtの製造方法
CN106463546B (zh) 半导体装置及半导体装置的制造方法
JP2007109783A (ja) 半導体装置およびその製造方法
JPWO2019224913A1 (ja) 半導体装置
US8993372B2 (en) Method for producing a semiconductor component
JP4146645B2 (ja) pn接合ダイオードの製造方法及びpn接合ダイオード
JP2024049656A (ja) 半導体装置とその製造方法
US20160276535A1 (en) Light emitting device and method of fabricating the same
JP6861914B1 (ja) 半導体装置及び半導体装置の製造方法
JPH02256287A (ja) 半導体発光装置およびその使用方法
JP2014187144A (ja) 半導体素子形成用基板、その製造方法、メサ型半導体素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5197098

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150