JP3831846B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3831846B2 JP3831846B2 JP2003163401A JP2003163401A JP3831846B2 JP 3831846 B2 JP3831846 B2 JP 3831846B2 JP 2003163401 A JP2003163401 A JP 2003163401A JP 2003163401 A JP2003163401 A JP 2003163401A JP 3831846 B2 JP3831846 B2 JP 3831846B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- plating
- metal
- metal electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 26
- 238000007772 electroless plating Methods 0.000 claims description 15
- 238000005476 soldering Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims 2
- 238000007747 plating Methods 0.000 description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 206010035148 Plague Diseases 0.000 description 1
- 241000607479 Yersinia pestis Species 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ダイオード等整流素子としての半導体装置に電極を無電解めっき方法で形成する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
インバータやコンバータ等直流と交流とを変換する電力変換装置では、IGBT等のパワー半導体素子に逆並列に接続して還流用に使用するフリーホイリングダイオードとして、単体の半導体チップで形成された整流素子が用いられる。
このダイオードの単位セル構造の断面を示したのが図８である。図８において、N型のシリコン基板１の一方の表面に選択的にP型拡散層２が形成され、その表面の外周にはP型拡散層２を囲むように酸化膜などの絶縁膜３が形成されている。P型拡散層２の表面にはアノード電極としてアルミワイヤーがボンディングし易いようにアルミ電極４が形成される。更にウェーハの大口径化に対応しやすいプレーナ構造では、活性領域のP型拡散層２を取り囲むようにリング状の複数のＰ型のガードリング領域が形成され、そのガードリング領域と接触して、絶縁膜上を外周方向へ拡がるフイールドプレートとしての金属層が耐圧構造として形成される。この耐圧構造部分の金属層は外部回路とは接続されないオープン電極５となる。また他方の表面にはカソード電極が形成されるが、この電極は半田付けがし易いよう、シリコン基板側からＴｉ層６、Ni層７、Ａｕ層８からなる複数の膜が形成されるのが一般的である。そして、シリコン基板のアノード側表面には、素子形成後にチップに分割するためのスクライブラインが格子状に掘られている。このスクライブラインはＰ型拡散層上に設けられ、しかもＰ型拡散層に達しているため、アノードの電位である。
【０００３】
このダイオードの動作は、アノード側にカソード側よりも高い電位を印加すると導通状態となり、逆にアノード側にカソード側よりも低い電位を印加した場合には非導通状態となり、整流素子として働く。
この整流素子を作成する時の合理化のために、電極が一度に大量に形成できるめっきにて形成したいとの要求がある。更に、整流素子をモジュールやモールドのパッケージに組み立てる際の合理化のためにアノード側の端子への接続をワイヤーボンディングに換えてリード端子の半田付けにより実施したいとの要求もある。この、リード端子のアノード側への半田付けを実施する場合は、電極のアルミ面には半田が付かないのでアノード側にもNiを付ける必要があり、その方法の一つとして無電解めっきによる選択的な電極形成方法がある（特許文献１〜４参照）。
【０００４】
この単位セル構造の断面図が図９である。図９において、アルミによるアノード電極４の表面に、Ｎｉめっき層９が形成されるが、一般的には、Ｎｉめっき層９の酸化防止の為にＡｕめっき層１０が更に形成される。
めっきは金属電極上に形成されるので、アノード電極となるアルミ電極４以外のオープン電極５の表面やカソード裏面にも形成される可能性があるが、これらオープン電極５の表面やカソード裏面にも形成されると金属電極膜が厚くなり、応力の違いによるウエーハの反り量が増加する問題がある。
また、別の要求としてめっきをアノード電極側にのみではなく、図１０の断面図に示すようにカソード電極側にもＮｉめっき層９およびＡｕめっき層１０を安定して形成したい要求がある。この場合のＮｉめっき層９とシリコン間には、アルミ電極４等なんらかの金属電極が介在している。
【０００５】
なお、シリコン基板に複数のダイオード領域を形成し、特性不良のダイオード領域を除いて外部回路に接続することも行われている（特許文献５，６参照）。
【０００６】
【特許文献１】
特開２０００−２１６４１０号公報
【特許文献２】
特開平１１−１７１９７号公報
【特許文献３】
特開平５−２９１１８６号公報
【特許文献４】
特開平５−３３５６００号公報
【特許文献５】
実公平５−４７４７９号公報
【特許文献６】
特公平５−５７７４４号公報
【０００７】
【発明が解決しようとする課題】
金属電極を形成する手段としては、蒸着も考えられ、蒸着では、Ｎｉの下地にバリアをつけられ、半田によるＮｉとの合金成長を止めることができるため約０．７μmの薄さでよい。しかし、段差を有する複雑な形状への形成や大量生産性を考えると無電解めっきの比ではない。大量生産によるコストダウンを考えると無電解めっきが適するが、無電解めっきでは半田によるＮｉとの合金成長を止めることが蒸着に比べて劣るため、約３μmの厚さを必要とする。このため、シリコン基板の表面の不要な部分や裏面にまで無電解めっきでめっきされると、その厚さによりウエーハの反り量が増大してしまい、最悪の場合、応力によりシリコン基板が割れてしまう問題がある。
【０００８】
この応力の増大を防ぐために、シリコン基板の裏面に酸化膜を残したり、テープ等で裏面を覆って裏面へのＮｉの付着を防ぐことが行われる。しかし、剥離を行う工程が増えたり、剥離時の強度不足等が考えられ、更にテープの糊等がめっき液に溶け込み膜質劣化を生ずる等の問題が生ずる。
また、Ｎｉ等の無電解めっきでは、めっき液中で正に帯電した金属イオンＮ＋が、めっきを行う物質の微小な電位差によって付着し成長する。 PＮ接合をなす整流素子ではＰＮ接合の拡散電位により、Ｐ型の部分は負に、Ｎ型の部分は正に帯電している。このため、金属イオンはＰ型のアノード電極にめっきされやすい傾向がある。めっきの付着状況を見ていくと、アノード側とカソード側がショートしない初期の段階ではアノード側表面にのみめっきが成長する。この時にアノードと同電位のスクライブラインにもめっきが成長する。スクライブラインにめっきが成長し、ウエーハ外周にもめっきが成長し、やがてウエーハ外周を介して成長しためっきによりアノードとカソードがショートすると、一気にカソード側にもめっきが成長する。一気にめっきが成長すると、めっき膜が非常に不安定であり、かつ膜厚のばらつきを生じてしまう。
【０００９】
そこで、本発明は、上記の問題に鑑みて、アノード側に安定して膜厚のばらつきの少ないめっきを形成し、かつカソード側に何ら手を加えることなく、カソード側にめっきが付かないようにし、アノード側の加工がその後に邪魔にならないようにする製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明によれば、半導体基板の一方の表面にスクライブラインを形成し、そのスクライブライン上を絶縁膜で覆った後に、該一方の表面の金属電極上に前記金属電極と異なる金属を無電解めっきで被着することとする。
また、半導体基板の一方の表面に金属のフイールドプレートを外周に有する素子領域を形成し、前記フイールドプレートを絶縁膜で覆った後に、前記素子領域の金属電極上に前記金属電極と異なる金属を無電解めっきで被着することとする。
【００１１】
また、半導体基板上にワイヤーボンディングを行うための第１の金属電極と、半田付けを行うための第２の金属電極とを備え、前記ワイヤーボンディングを行うための第１の金属電極を絶縁膜で覆った後に、半田付けを行うための第２の金属電極上に前記第１、第２の金属電極と異なる金属を無電解めっきで被着することとする。
あるいは、半導体基板の一方の表面の金属電極と他方の表面の金属電極を接続して同電位として前記金属電極と異なる金属を無電解めっきで被着することとする。
【００１２】
【発明の実施の形態】
図１は、第１の実施例の断面図である。図１においてN型のシリコン基板１の表面に選択的にP型拡散層２が形成され、その素子表面の外周には酸化膜などの絶縁膜３がある。この例では、スクライブラインで分割した後の状態となっているが、このチップの端面にはP型拡散層２に達するスクライブラインが設けられており、そのスクライブライン上にも絶縁膜３又はポリイミド等の絶縁膜１１が設けられていた。また、ウエーハの端面にも絶縁膜を形成している。P型拡散層２の表面にはアルミ電極４が形成される。またシリコン基板裏面にはカソード電極が形成されるが、この電極はシリコン基板側からＴｉ層６、Ni層７、Ａｕ層８からなる膜で形成される。そのアノード電極の内、後に外部回路へ接続しないフイールドプレート等のオープン電極５は表面をポリイミドなどの絶縁膜１１で覆う。脱脂等の前処理を行った後、Ｎｉを主成分としてリンを含む合金層を３μm程度めっきした後に、そのＮｉの酸化防止の為にＡｕを０．２μm程度めっきした２層構造とする。この実施例では、スクライブラインとウエーハの側面を絶縁膜で覆っているため、アノードと同電位の箇所がスクライブラインやウエーハの側面に露出していない。このため、無電解めっきでスクライブラインやウエーハ側面にめっきが被着されないので、カソード側にめっきが付かず、アノード側のみに所望のめっき膜を形成できる。
【００１３】
図２は、第２の実施例の断面図である。この図２においてN型のシリコン基板１の表面に選択的にP型拡散層２、およびＮ型拡散層１２が形成され、その素子表面の外周には酸化膜等の絶縁膜３がある。P型拡散層２の表面にはアルミなどによるアノード電極４が形成される。またカソード側表面にはカソード電極が形成されるが、この電極はシリコン基板側に近い方からＴｉ層５、Ni層６、Ａｕ層７からなる膜が形成される。その前記Ｐ型半導体層に接続される第１主電極のうち、アノード電極の中で、後に外部回路へ接続しないオープン電極5は表面を絶縁膜１1で覆う。この絶縁膜１１で覆うことにより、その部分にめっきが付着しない。
【００１４】
図３は、第３の実施例の断面図である。この図３においてN型のシリコン基板１の表面に選択的にP型拡散層２が形成され、その素子表面の外周には酸化膜などの絶縁膜３がある。P型拡散層２の表面にはアルミなどによるアノード電極４が形成される。またカソード側表面にはカソード電極が形成されるが、この電極はシリコン側に近い方からＴｉ層５、Ni層６、Ａｕ層７からなる膜で形成される。そのＰ型半導体層２の内、上に金属電極が無い部分は表面を絶縁膜３で覆っている。また図４は絶縁膜１１をアノード電極４の形成後に形成した実施例の断面図である。
【００１５】
図６及び図７に第４の実施例を示す。図６はウエーハの平面図であり、図７は図６のａ−ａ‘線での断面図である。これらの図においてＮ型シリコン基板１の表面に選択的に形成されたP型の第２半導体層２と、この第２半導体層２に選択的に接続される第１主電極４と、前記第１半導体層１のカソード側で共通に接続される第２主電極よりなる整流素子が複数配置されている。前記第1主電極の少なくとも一部を無電解めっきにて形成するのにおいて、前記第１主面の最外周部の内、第1主電極または第２拡散層がある部分は表面が絶縁膜３で覆うようにする。
【００１６】
なお、これらの実施例で、表面に残っているのは、酸化膜やパッシベーションで有害な物質ではないので、そのままダイシングをしてチップを形成しても何ら問題ない。
図５は 第５の実施例を示す断面図である。図５において、整流素子のＰ型半導体層２と、カソード側の第2主電極を導電性の配線１３等を用いて電気的に短絡した状態で無電解めっきを行う。この実施例では、めっき当初よりカソード側へもめっきが成長するので、シリコン基板の両面に対して同時にめっきが成長し、同一厚さのめっきをカソード側へも安定して、厚さのばらつきを小さくめっきすることができる。この実施例は第１〜第４の実施例のようにアノード側だけにめっきを行うのでなく、シリコン基板の両面にめっきを成長させる際に有効な手段である。
【００１７】
なお、本発明では、ダイオードを用いて説明してきたが、これに限定されることなく、例えばＭＯＳＦＥＴ，ＩＧＢＴ等のパワー素子やＭＯＳＦＥＴ，ＩＧＢＴと制御回路を１チップとしたパワーＩＣ等にも適用できる。この場合、大電流の流れる主端子が接続されるような箇所では、その主電極にめっきをしてリード端子を半田付けし、制御端子や信号端子のような小電流の箇所には従来通りワイヤーボンディングを行うことが考えられる。この時に、めっき箇所ではＮｉ，Ａｕの層が形成されており、Ａｕ面にアルミワイヤーをボンディングすると、パープルプレーグ（Ａｕ−Ａｌの結合部が高温ストレスにさらされるとＡｕ−Ａｌの金属間化合物が成長し、抵抗増大や断線に至ること）の問題が生じる。このため、制御端子や信号端子のワイヤーボンディングする金属電極部分は、めっきを行わないようにする。また、リード端子を半田付けする箇所以外の金属電極へもめっきすると、リード端子を半田付けする際に半田が流れて電極間でショートすることも考えられる。このため、フイールドプレートや信号端子等の金属電極部分には、めっきを付けないようにする。これにより、金属電極の不必要な厚さの増加を抑えて応力によるシリコン基板の反りも抑制する。
【００１８】
【発明の効果】
本発明によれば、第１〜第４の実施例によると、アノード側に安定して膜厚のばらつきの少ないめっきを形成し、かつカソード側に何ら手を加えることなく、カソード側にめっきが付かないようにし、アノード側の加工がその後に邪魔にならないようにする効果を奏する。また第５の実施例はアノード電極とカソード電極を最初から短絡する事により同一電位として、めっき形成の初期段階から安定してカソード側へもめっきを成長させる効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す断面図
【図２】本発明の第２の実施例を示す断面図
【図３】本発明の第３の実施例を示す断面図
【図４】本発明の第３の実施例を示す断面図
【図５】本発明の第５の実施例を示す断面図
【図６】本発明の第４の実施例を示す平面図
【図７】図６のａ−ａ‘線の断面図
【図８】従来例を示す断面図
【図９】従来例を示す断面図
【図１０】従来例を示す断面図
【符号の説明】
１ Ｎ型シリコン基板
２ Ｐ型拡散層
３ 絶縁膜
４ アルミ電極
５ オープン電極
６ Ｔｉ層
７ Ｎｉ層
８ Ａｕ層
９ Ｎｉめっき層
１０ Ａｕめっき層
１１ 絶縁膜
【発明の属する技術分野】
本発明は、ダイオード等整流素子としての半導体装置に電極を無電解めっき方法で形成する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
インバータやコンバータ等直流と交流とを変換する電力変換装置では、IGBT等のパワー半導体素子に逆並列に接続して還流用に使用するフリーホイリングダイオードとして、単体の半導体チップで形成された整流素子が用いられる。
このダイオードの単位セル構造の断面を示したのが図８である。図８において、N型のシリコン基板１の一方の表面に選択的にP型拡散層２が形成され、その表面の外周にはP型拡散層２を囲むように酸化膜などの絶縁膜３が形成されている。P型拡散層２の表面にはアノード電極としてアルミワイヤーがボンディングし易いようにアルミ電極４が形成される。更にウェーハの大口径化に対応しやすいプレーナ構造では、活性領域のP型拡散層２を取り囲むようにリング状の複数のＰ型のガードリング領域が形成され、そのガードリング領域と接触して、絶縁膜上を外周方向へ拡がるフイールドプレートとしての金属層が耐圧構造として形成される。この耐圧構造部分の金属層は外部回路とは接続されないオープン電極５となる。また他方の表面にはカソード電極が形成されるが、この電極は半田付けがし易いよう、シリコン基板側からＴｉ層６、Ni層７、Ａｕ層８からなる複数の膜が形成されるのが一般的である。そして、シリコン基板のアノード側表面には、素子形成後にチップに分割するためのスクライブラインが格子状に掘られている。このスクライブラインはＰ型拡散層上に設けられ、しかもＰ型拡散層に達しているため、アノードの電位である。
【０００３】
このダイオードの動作は、アノード側にカソード側よりも高い電位を印加すると導通状態となり、逆にアノード側にカソード側よりも低い電位を印加した場合には非導通状態となり、整流素子として働く。
この整流素子を作成する時の合理化のために、電極が一度に大量に形成できるめっきにて形成したいとの要求がある。更に、整流素子をモジュールやモールドのパッケージに組み立てる際の合理化のためにアノード側の端子への接続をワイヤーボンディングに換えてリード端子の半田付けにより実施したいとの要求もある。この、リード端子のアノード側への半田付けを実施する場合は、電極のアルミ面には半田が付かないのでアノード側にもNiを付ける必要があり、その方法の一つとして無電解めっきによる選択的な電極形成方法がある（特許文献１〜４参照）。
【０００４】
この単位セル構造の断面図が図９である。図９において、アルミによるアノード電極４の表面に、Ｎｉめっき層９が形成されるが、一般的には、Ｎｉめっき層９の酸化防止の為にＡｕめっき層１０が更に形成される。
めっきは金属電極上に形成されるので、アノード電極となるアルミ電極４以外のオープン電極５の表面やカソード裏面にも形成される可能性があるが、これらオープン電極５の表面やカソード裏面にも形成されると金属電極膜が厚くなり、応力の違いによるウエーハの反り量が増加する問題がある。
また、別の要求としてめっきをアノード電極側にのみではなく、図１０の断面図に示すようにカソード電極側にもＮｉめっき層９およびＡｕめっき層１０を安定して形成したい要求がある。この場合のＮｉめっき層９とシリコン間には、アルミ電極４等なんらかの金属電極が介在している。
【０００５】
なお、シリコン基板に複数のダイオード領域を形成し、特性不良のダイオード領域を除いて外部回路に接続することも行われている（特許文献５，６参照）。
【０００６】
【特許文献１】
特開２０００−２１６４１０号公報
【特許文献２】
特開平１１−１７１９７号公報
【特許文献３】
特開平５−２９１１８６号公報
【特許文献４】
特開平５−３３５６００号公報
【特許文献５】
実公平５−４７４７９号公報
【特許文献６】
特公平５−５７７４４号公報
【０００７】
【発明が解決しようとする課題】
金属電極を形成する手段としては、蒸着も考えられ、蒸着では、Ｎｉの下地にバリアをつけられ、半田によるＮｉとの合金成長を止めることができるため約０．７μmの薄さでよい。しかし、段差を有する複雑な形状への形成や大量生産性を考えると無電解めっきの比ではない。大量生産によるコストダウンを考えると無電解めっきが適するが、無電解めっきでは半田によるＮｉとの合金成長を止めることが蒸着に比べて劣るため、約３μmの厚さを必要とする。このため、シリコン基板の表面の不要な部分や裏面にまで無電解めっきでめっきされると、その厚さによりウエーハの反り量が増大してしまい、最悪の場合、応力によりシリコン基板が割れてしまう問題がある。
【０００８】
この応力の増大を防ぐために、シリコン基板の裏面に酸化膜を残したり、テープ等で裏面を覆って裏面へのＮｉの付着を防ぐことが行われる。しかし、剥離を行う工程が増えたり、剥離時の強度不足等が考えられ、更にテープの糊等がめっき液に溶け込み膜質劣化を生ずる等の問題が生ずる。
また、Ｎｉ等の無電解めっきでは、めっき液中で正に帯電した金属イオンＮ＋が、めっきを行う物質の微小な電位差によって付着し成長する。 PＮ接合をなす整流素子ではＰＮ接合の拡散電位により、Ｐ型の部分は負に、Ｎ型の部分は正に帯電している。このため、金属イオンはＰ型のアノード電極にめっきされやすい傾向がある。めっきの付着状況を見ていくと、アノード側とカソード側がショートしない初期の段階ではアノード側表面にのみめっきが成長する。この時にアノードと同電位のスクライブラインにもめっきが成長する。スクライブラインにめっきが成長し、ウエーハ外周にもめっきが成長し、やがてウエーハ外周を介して成長しためっきによりアノードとカソードがショートすると、一気にカソード側にもめっきが成長する。一気にめっきが成長すると、めっき膜が非常に不安定であり、かつ膜厚のばらつきを生じてしまう。
【０００９】
そこで、本発明は、上記の問題に鑑みて、アノード側に安定して膜厚のばらつきの少ないめっきを形成し、かつカソード側に何ら手を加えることなく、カソード側にめっきが付かないようにし、アノード側の加工がその後に邪魔にならないようにする製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明によれば、半導体基板の一方の表面にスクライブラインを形成し、そのスクライブライン上を絶縁膜で覆った後に、該一方の表面の金属電極上に前記金属電極と異なる金属を無電解めっきで被着することとする。
また、半導体基板の一方の表面に金属のフイールドプレートを外周に有する素子領域を形成し、前記フイールドプレートを絶縁膜で覆った後に、前記素子領域の金属電極上に前記金属電極と異なる金属を無電解めっきで被着することとする。
【００１１】
また、半導体基板上にワイヤーボンディングを行うための第１の金属電極と、半田付けを行うための第２の金属電極とを備え、前記ワイヤーボンディングを行うための第１の金属電極を絶縁膜で覆った後に、半田付けを行うための第２の金属電極上に前記第１、第２の金属電極と異なる金属を無電解めっきで被着することとする。
あるいは、半導体基板の一方の表面の金属電極と他方の表面の金属電極を接続して同電位として前記金属電極と異なる金属を無電解めっきで被着することとする。
【００１２】
【発明の実施の形態】
図１は、第１の実施例の断面図である。図１においてN型のシリコン基板１の表面に選択的にP型拡散層２が形成され、その素子表面の外周には酸化膜などの絶縁膜３がある。この例では、スクライブラインで分割した後の状態となっているが、このチップの端面にはP型拡散層２に達するスクライブラインが設けられており、そのスクライブライン上にも絶縁膜３又はポリイミド等の絶縁膜１１が設けられていた。また、ウエーハの端面にも絶縁膜を形成している。P型拡散層２の表面にはアルミ電極４が形成される。またシリコン基板裏面にはカソード電極が形成されるが、この電極はシリコン基板側からＴｉ層６、Ni層７、Ａｕ層８からなる膜で形成される。そのアノード電極の内、後に外部回路へ接続しないフイールドプレート等のオープン電極５は表面をポリイミドなどの絶縁膜１１で覆う。脱脂等の前処理を行った後、Ｎｉを主成分としてリンを含む合金層を３μm程度めっきした後に、そのＮｉの酸化防止の為にＡｕを０．２μm程度めっきした２層構造とする。この実施例では、スクライブラインとウエーハの側面を絶縁膜で覆っているため、アノードと同電位の箇所がスクライブラインやウエーハの側面に露出していない。このため、無電解めっきでスクライブラインやウエーハ側面にめっきが被着されないので、カソード側にめっきが付かず、アノード側のみに所望のめっき膜を形成できる。
【００１３】
図２は、第２の実施例の断面図である。この図２においてN型のシリコン基板１の表面に選択的にP型拡散層２、およびＮ型拡散層１２が形成され、その素子表面の外周には酸化膜等の絶縁膜３がある。P型拡散層２の表面にはアルミなどによるアノード電極４が形成される。またカソード側表面にはカソード電極が形成されるが、この電極はシリコン基板側に近い方からＴｉ層５、Ni層６、Ａｕ層７からなる膜が形成される。その前記Ｐ型半導体層に接続される第１主電極のうち、アノード電極の中で、後に外部回路へ接続しないオープン電極5は表面を絶縁膜１1で覆う。この絶縁膜１１で覆うことにより、その部分にめっきが付着しない。
【００１４】
図３は、第３の実施例の断面図である。この図３においてN型のシリコン基板１の表面に選択的にP型拡散層２が形成され、その素子表面の外周には酸化膜などの絶縁膜３がある。P型拡散層２の表面にはアルミなどによるアノード電極４が形成される。またカソード側表面にはカソード電極が形成されるが、この電極はシリコン側に近い方からＴｉ層５、Ni層６、Ａｕ層７からなる膜で形成される。そのＰ型半導体層２の内、上に金属電極が無い部分は表面を絶縁膜３で覆っている。また図４は絶縁膜１１をアノード電極４の形成後に形成した実施例の断面図である。
【００１５】
図６及び図７に第４の実施例を示す。図６はウエーハの平面図であり、図７は図６のａ−ａ‘線での断面図である。これらの図においてＮ型シリコン基板１の表面に選択的に形成されたP型の第２半導体層２と、この第２半導体層２に選択的に接続される第１主電極４と、前記第１半導体層１のカソード側で共通に接続される第２主電極よりなる整流素子が複数配置されている。前記第1主電極の少なくとも一部を無電解めっきにて形成するのにおいて、前記第１主面の最外周部の内、第1主電極または第２拡散層がある部分は表面が絶縁膜３で覆うようにする。
【００１６】
なお、これらの実施例で、表面に残っているのは、酸化膜やパッシベーションで有害な物質ではないので、そのままダイシングをしてチップを形成しても何ら問題ない。
図５は 第５の実施例を示す断面図である。図５において、整流素子のＰ型半導体層２と、カソード側の第2主電極を導電性の配線１３等を用いて電気的に短絡した状態で無電解めっきを行う。この実施例では、めっき当初よりカソード側へもめっきが成長するので、シリコン基板の両面に対して同時にめっきが成長し、同一厚さのめっきをカソード側へも安定して、厚さのばらつきを小さくめっきすることができる。この実施例は第１〜第４の実施例のようにアノード側だけにめっきを行うのでなく、シリコン基板の両面にめっきを成長させる際に有効な手段である。
【００１７】
なお、本発明では、ダイオードを用いて説明してきたが、これに限定されることなく、例えばＭＯＳＦＥＴ，ＩＧＢＴ等のパワー素子やＭＯＳＦＥＴ，ＩＧＢＴと制御回路を１チップとしたパワーＩＣ等にも適用できる。この場合、大電流の流れる主端子が接続されるような箇所では、その主電極にめっきをしてリード端子を半田付けし、制御端子や信号端子のような小電流の箇所には従来通りワイヤーボンディングを行うことが考えられる。この時に、めっき箇所ではＮｉ，Ａｕの層が形成されており、Ａｕ面にアルミワイヤーをボンディングすると、パープルプレーグ（Ａｕ−Ａｌの結合部が高温ストレスにさらされるとＡｕ−Ａｌの金属間化合物が成長し、抵抗増大や断線に至ること）の問題が生じる。このため、制御端子や信号端子のワイヤーボンディングする金属電極部分は、めっきを行わないようにする。また、リード端子を半田付けする箇所以外の金属電極へもめっきすると、リード端子を半田付けする際に半田が流れて電極間でショートすることも考えられる。このため、フイールドプレートや信号端子等の金属電極部分には、めっきを付けないようにする。これにより、金属電極の不必要な厚さの増加を抑えて応力によるシリコン基板の反りも抑制する。
【００１８】
【発明の効果】
本発明によれば、第１〜第４の実施例によると、アノード側に安定して膜厚のばらつきの少ないめっきを形成し、かつカソード側に何ら手を加えることなく、カソード側にめっきが付かないようにし、アノード側の加工がその後に邪魔にならないようにする効果を奏する。また第５の実施例はアノード電極とカソード電極を最初から短絡する事により同一電位として、めっき形成の初期段階から安定してカソード側へもめっきを成長させる効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す断面図
【図２】本発明の第２の実施例を示す断面図
【図３】本発明の第３の実施例を示す断面図
【図４】本発明の第３の実施例を示す断面図
【図５】本発明の第５の実施例を示す断面図
【図６】本発明の第４の実施例を示す平面図
【図７】図６のａ−ａ‘線の断面図
【図８】従来例を示す断面図
【図９】従来例を示す断面図
【図１０】従来例を示す断面図
【符号の説明】
１ Ｎ型シリコン基板
２ Ｐ型拡散層
３ 絶縁膜
４ アルミ電極
５ オープン電極
６ Ｔｉ層
７ Ｎｉ層
８ Ａｕ層
９ Ｎｉめっき層
１０ Ａｕめっき層
１１ 絶縁膜
Claims (4)
- 半導体基板の一方の表面にスクライブラインを形成し、そのスクライブライン上を絶縁膜で覆った後に、該一方の表面の金属電極上に前記金属電極と異なる金属を無電解めっきで被着することを特徴とする半導体装置の製造方法。
- 半導体基板の一方の表面に金属のフイールドプレートを外周に有する素子領域を形成し、前記フイールドプレートを絶縁膜で覆った後に、前記素子領域の金属電極上に前記金属電極と異なる金属を無電解めっきで被着することを特徴とする半導体装置の製造方法。
- 半導体基板上にワイヤーボンディングを行うための第１の金属電極と、半田付けを行うための第２の金属電極とを備え、前記ワイヤーボンディングを行うための第１の金属電極を絶縁膜で覆った後に、半田付けを行うための第２の金属電極上に前記第１、第２の金属電極と異なる金属を無電解めっきで被着することを特徴とする半導体装置の製造方法。
- 半導体基板の一方の表面の金属電極と他方の表面の金属電極を接続して同電位として前記金属電極と異なる金属を無電解めっきで被着することを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003163401A JP3831846B2 (ja) | 2003-06-09 | 2003-06-09 | 半導体装置の製造方法 |
| DE102004027176.3A DE102004027176B4 (de) | 2003-06-09 | 2004-06-03 | Verfahren zum Herstellen von Halbleiterbauteilen |
| US10/864,917 US7368380B2 (en) | 2003-06-09 | 2004-06-09 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003163401A JP3831846B2 (ja) | 2003-06-09 | 2003-06-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004363518A JP2004363518A (ja) | 2004-12-24 |
| JP3831846B2 true JP3831846B2 (ja) | 2006-10-11 |
Family
ID=33534565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003163401A Expired - Lifetime JP3831846B2 (ja) | 2003-06-09 | 2003-06-09 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7368380B2 (ja) |
| JP (1) | JP3831846B2 (ja) |
| DE (1) | DE102004027176B4 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7947586B2 (en) | 2009-02-04 | 2011-05-24 | Fuji Electric Systems Co., Ltd. | Method of manufacturing a semiconductor device |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5283326B2 (ja) | 2006-10-27 | 2013-09-04 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| KR101190942B1 (ko) | 2008-02-12 | 2012-10-12 | 미쓰비시덴키 가부시키가이샤 | 탄화규소 반도체 장치 |
| WO2009142077A1 (ja) * | 2008-05-22 | 2009-11-26 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
| JP5707709B2 (ja) | 2009-03-23 | 2015-04-30 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP6063629B2 (ja) * | 2012-03-12 | 2017-01-18 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| US20130277711A1 (en) * | 2012-04-18 | 2013-10-24 | International Rectifier Corporation | Oscillation Free Fast-Recovery Diode |
| US8836090B1 (en) * | 2013-03-01 | 2014-09-16 | Ixys Corporation | Fast recovery switching diode with carrier storage area |
| KR20180095590A (ko) | 2016-01-19 | 2018-08-27 | 미쓰비시덴키 가부시키가이샤 | 전력용 반도체 장치 및 전력용 반도체 장치를 제조하는 방법 |
| CN108520899A (zh) * | 2018-06-08 | 2018-09-11 | 西安电子科技大学 | 渐变Al组分AlGaN/GaN肖特基二极管及其制备方法 |
| US10950596B2 (en) * | 2018-10-03 | 2021-03-16 | Semiconductor Components Industries, Llc | Diode with current sensor |
| JP7392329B2 (ja) * | 2019-08-26 | 2023-12-06 | 株式会社デンソー | 半導体装置 |
| WO2023286692A1 (ja) * | 2021-07-14 | 2023-01-19 | 株式会社デンソー | 半導体ウェハ |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4264646A (en) * | 1979-03-12 | 1981-04-28 | Xerox Corporation | Selectively electrolessly depositing a metal pattern on the surface of a laminar film |
| JPS55153330A (en) * | 1979-05-18 | 1980-11-29 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| DE3018499A1 (de) * | 1980-05-14 | 1981-11-19 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement |
| JPS642357A (en) | 1987-06-25 | 1989-01-06 | Fuji Electric Co Ltd | Manufacture of semiconductor device |
| US5309632A (en) * | 1988-03-28 | 1994-05-10 | Hitachi Chemical Co., Ltd. | Process for producing printed wiring board |
| FR2676594B1 (fr) | 1991-05-17 | 1997-04-18 | Sgs Thomson Microelectronics | Procede de prise de contact sur un composant semiconducteur. |
| JPH0547479A (ja) | 1991-08-09 | 1993-02-26 | Tokyo Electric Co Ltd | 放電灯点灯装置 |
| JPH05335600A (ja) | 1992-05-29 | 1993-12-17 | Nec Corp | ダイオード素子 |
| JPH06209058A (ja) * | 1993-01-12 | 1994-07-26 | Mitsubishi Electric Corp | 半導体装置及びその製造方法，並びにその実装方法 |
| JP3387282B2 (ja) * | 1995-08-03 | 2003-03-17 | 日産自動車株式会社 | 半導体装置の構造及びその製造方法 |
| US6233017B1 (en) * | 1996-09-16 | 2001-05-15 | Microsoft Corporation | Multimedia compression system with adaptive block sizes |
| US6110763A (en) * | 1997-05-22 | 2000-08-29 | Intersil Corporation | One mask, power semiconductor device fabrication process |
| JPH1117197A (ja) | 1997-06-24 | 1999-01-22 | Hitachi Ltd | ショットキーダイオードおよびその製造方法 |
| US6083375A (en) * | 1998-11-02 | 2000-07-04 | International Business Machines Corporation | Process for producing corrosion-resistant terminal metal pads for thin film packages |
| JP2000216410A (ja) | 1999-01-22 | 2000-08-04 | Hitachi Ltd | ショットキ―バリアダイオ―ドの製造方法 |
| JP2000216184A (ja) * | 1999-01-25 | 2000-08-04 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US6329288B1 (en) * | 1999-01-25 | 2001-12-11 | Sanyo Eelctric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6326701B1 (en) * | 1999-02-24 | 2001-12-04 | Sanyo Electric Co., Ltd. | Chip size package and manufacturing method thereof |
| US6404061B1 (en) * | 1999-02-26 | 2002-06-11 | Rohm Co., Ltd. | Semiconductor device and semiconductor chip |
| US6181569B1 (en) * | 1999-06-07 | 2001-01-30 | Kishore K. Chakravorty | Low cost chip size package and method of fabricating the same |
| US6451681B1 (en) * | 1999-10-04 | 2002-09-17 | Motorola, Inc. | Method of forming copper interconnection utilizing aluminum capping film |
| CN1205818C (zh) * | 2000-04-11 | 2005-06-08 | 皇家菲利浦电子有限公司 | 视频编码和解码方法 |
| JP2002026515A (ja) * | 2000-07-07 | 2002-01-25 | Toshiba Corp | プリント配線板およびその製造方法 |
| JP3655181B2 (ja) * | 2000-09-28 | 2005-06-02 | 株式会社東芝 | 半導体装置およびそのパッケージ |
| CN1201590C (zh) * | 2000-11-17 | 2005-05-11 | 皇家菲利浦电子有限公司 | 使用块匹配处理的视频编码方法 |
| US6596611B2 (en) * | 2001-05-01 | 2003-07-22 | Industrial Technology Research Institute | Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed |
| US7193326B2 (en) * | 2003-06-23 | 2007-03-20 | Denso Corporation | Mold type semiconductor device |
| US6974776B2 (en) * | 2003-07-01 | 2005-12-13 | Freescale Semiconductor, Inc. | Activation plate for electroless and immersion plating of integrated circuits |
-
2003
- 2003-06-09 JP JP2003163401A patent/JP3831846B2/ja not_active Expired - Lifetime
-
2004
- 2004-06-03 DE DE102004027176.3A patent/DE102004027176B4/de not_active Expired - Lifetime
- 2004-06-09 US US10/864,917 patent/US7368380B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7947586B2 (en) | 2009-02-04 | 2011-05-24 | Fuji Electric Systems Co., Ltd. | Method of manufacturing a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050158979A1 (en) | 2005-07-21 |
| DE102004027176B4 (de) | 2016-11-03 |
| JP2004363518A (ja) | 2004-12-24 |
| DE102004027176A1 (de) | 2005-01-13 |
| US7368380B2 (en) | 2008-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101024474B1 (ko) | 전극 구조 및 반도체 장치 | |
| CN107210241B (zh) | 功率半导体装置 | |
| JP5983889B2 (ja) | 半導体装置の製造方法 | |
| JP3831846B2 (ja) | 半導体装置の製造方法 | |
| CN101040386B (zh) | 半导体器件以及其制造方法 | |
| JP2017059720A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4344560B2 (ja) | 半導体チップおよびこれを用いた半導体装置 | |
| US10068871B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN113140537A (zh) | 功率半导体器件和用于制造功率半导体器件的方法 | |
| JP5494559B2 (ja) | 半導体装置およびその製造方法 | |
| CN114846593A (zh) | 半导体装置 | |
| WO2021215472A1 (ja) | 半導体装置 | |
| JP6579653B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2019145667A (ja) | 半導体装置および半導体装置の製造方法 | |
| US11973016B2 (en) | Semiconductor device | |
| JP2016219749A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20240355738A1 (en) | Power Semiconductor Devices Including Beryllium Metallization | |
| US20240112992A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN115050656B (zh) | 一种集成续流二极管的氮化镓功率器件以及封装方法 | |
| JP4775369B2 (ja) | 半導体チップ、半導体装置および製造方法 | |
| WO2024220798A1 (en) | Power semiconductor devices including beryllium metallization | |
| US10651038B2 (en) | Semiconductor device | |
| JP2012199386A (ja) | 半導体装置 | |
| CN118825061A (zh) | 半导体器件和电接触件 | |
| CN114843196A (zh) | 电极导电柱绑定式晶圆制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060703 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3831846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |