CN115050656B - 一种集成续流二极管的氮化镓功率器件以及封装方法 - Google Patents

一种集成续流二极管的氮化镓功率器件以及封装方法 Download PDF

Info

Publication number
CN115050656B
CN115050656B CN202210816516.8A CN202210816516A CN115050656B CN 115050656 B CN115050656 B CN 115050656B CN 202210816516 A CN202210816516 A CN 202210816516A CN 115050656 B CN115050656 B CN 115050656B
Authority
CN
China
Prior art keywords
gallium nitride
layer
substrate
chip
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210816516.8A
Other languages
English (en)
Other versions
CN115050656A (zh
Inventor
傅玥
周叶凡
孔令涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Xingan Technology Co ltd
Original Assignee
Nanjing Xingan Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Xingan Technology Co ltd filed Critical Nanjing Xingan Technology Co ltd
Priority to CN202210816516.8A priority Critical patent/CN115050656B/zh
Publication of CN115050656A publication Critical patent/CN115050656A/zh
Application granted granted Critical
Publication of CN115050656B publication Critical patent/CN115050656B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种集成续流二极管的氮化镓功率器件以及封装方法包括：基板层；集成器件，位于所述基板层上层；所述集成器件包括：氮化镓芯片，采用倒封装将所述氮化镓芯片上部通过所述基板与所述基板形成电气连接；续流二极管，所述续流二极管阳极通过所述基板与所述氮化镓芯片漏极。本发明采用基板将氮化镓芯片和续流二极管连接，避免因氮化镓芯片与续流二极管导线连接较长而产生寄生参数，影响器件的性能，提高了元器件的稳定性，还采用DBC板作为上层板，可以更好的进行热传导，更好的进行散热，这种设计还节省了空间，便于后续元器件的制备。

Description

一种集成续流二极管的氮化镓功率器件以及封装方法
技术领域
本发明涉及半导体封装领域，特别是涉及一种集成续流二极管的氮化镓功率器件以及封装方法。
背景技术
Boost升压电路是六种基本斩波电路之一，是一种开关直流升压电路，它可以使输出电压比输入电压高。主要应用于直流电动机传动、单相功率因数校正(PFC)电路及其他交直流电源中。在Boost应用电路中，氮化镓器件和续流二极管作为重要元件一直分立在电路中，如图1所示形成电气连接，氮化镓器件的漏极(D极)与续流二极管的阳极(A极)相连接。这种传统方式，占用了较大的体积，且较长的导线很容易导致电路产生寄生参数，从而影响到整个电路的性能。
传统Boost应用电路中，氮化镓器件与续流二极管在电路中通过PCB板铺铜线实现电气连接。氮化镓器件和续流二极管分别作为分立器件连接，占用了较大的体积，且较长的导线很容易导致电路产生寄生参数，从而影响到整个模块的性能。
综上所述可以看出，如何避免电路寄生参数并提高电路性能是目前有待解决的问题。
发明内容
本发明的目的是提供一种集成续流二极管的氮化镓功率器件以及封装方法，解决了现有技术中的连接结构容易产生寄生效应，电路性能不好的问题。
为解决上述技术问题，本发明提供一种集成续流二极管的氮化镓功率器件生物封装方法，包括：
提供一PCB板，在所述PCB板的焊接区域与阻焊区域进行处理；
将续流二极管阳极和氮化镓芯片漏极通过焊球固定于所述PCB板的焊接区域上表面，实现电气连接，组合为集成器件；
在所述续流二极管阴极和所述氮化镓芯片衬底上层贴装DBC基板；
将第一金属柱一端与所述氮化镓芯片的源极焊接在一起，所述第一金属柱另一端焊接在所述DBC基板的下层第一覆铜板的下表面；
将第二金属柱一端与所述集成器件的阴极引出端焊接在一起，所述第二金属柱另一端焊接在所述DBC基板的下层第二覆铜板的下表面；
所述DBC基板的下层覆铜板通过所述第一金属柱和所述第二金属柱分别与所述氮化镓芯片的源极和所述集成器件的阴极引出端形成电气连接。
优选地，在所述续流二极管阴极和所述氮化镓芯片衬底上层贴装DBC基板包括：
在所述续流二极管阴极和所述氮化镓芯片衬底上涂抹含银粘接胶层；
将所述DBC基板放置于所述含银粘接胶层上层。
优选地，所述DBC基板包括：下层覆铜板、中层陶瓷板和上层覆铜板，所述下层覆铜板包括所述第一覆铜板和所述第二覆铜板，所述第一覆铜板与所述续流二极管阴极连接，所述第二覆铜板与所述氮化镓衬底连接。
优选地，所述将续流二极管阳极和氮化镓芯片漏极通过焊球固定于所述PCB板的焊接区域上表面包括：
利用吸拾工具将焊料球放置于所述续流二极管和所述氮化镓芯片的焊盘上；
通过回流焊接炉进行回流焊接，将所述焊料球与焊盘焊接，以便所述续流二极管阳极和氮化镓芯片漏极通过所述PCB板的焊接区域实现电气连接。
优选地，所述焊料球采用锡铅阴合金62Sn36Pb2Ag或者锡铅合金63Sn37Pb中任意一种所述的焊料球。
优选地，所述在所述PCB板的焊接区域与阻焊区域进行处理包括：
在所述PCB板的焊接区域印刷Ni-Au薄层；
在所述PCB板的阻焊区域印刷阻焊材料。
优选地，所述阻焊材料采用液态光致阻焊剂和阻焊油墨中任意一种所述的阻焊材料。
优选地，所述氮化镓芯片的制备方法包括：
在衬底上生长氮化铝成核层；
在所述氮化铝成核层上生长氮化镓缓冲层；
在所述氮化镓缓冲层上生长氮化镓沟道层；
在所述氮化镓沟道层上生长铝镓氮阻挡层；
在所述铝镓氮阻挡层上生长p型氮化镓门极层。
本发明还提供了一种集成续流二极管的氮化镓功率器件，包括：
PCB板层，所述PCB板层包括焊接区域和阻焊区域；
集成器件，位于所述PCB板层的焊接区域上层；所述集成器件包括：
氮化镓芯片，采用倒封装将所述氮化镓芯片电极与所述PCB板层的焊接区域形成电气连接；
续流二极管，所述续流二极管阳极通过所述PCB板层的焊接区域与所述氮化镓芯片漏极形成电气连接；
DBC基板，所述DBC基板位于所述集成器件上层，所述DBC基板下层覆铜板连接所述二极管阴极和所述氮化镓芯片衬底，所述DBC基板下层覆铜板通过金属柱与所述氮化镓芯片源极和所述集成器件实现电气连接。
本发明还提供了一种Boost变换器，所述Boost变换器采用上述任意一项所述的集成续流二极管的氮化镓功率器件的封装方法。
本发明所提供的一种集成续流二极管的氮化镓功率器件以及封装方法，本发明提供一PCB板，在PCB板的焊接区域和阻焊区域进程处理，通过焊球将续流二极管和氮化镓芯片固定在所述PCB板的焊接区域上表面，使二极管阳极和氮化镓芯片漏极通过焊接区域直接形成电气连接，避免了现有技术中的采用较长的导线连接会导致电路产生寄生参数，引发寄生效应，导致电路故障的问题；本发明通过PCB板将续流二极管和氮化镓芯片组合为小的集成器件，通过焊接的方式将所有电极直接实现电器连接，避免使用导线连接带来的电路故障，不仅解决了寄生参数的问题，减小了器件的面积，组合为电路功能的微型结构，为电路器件向着微小化、低功耗、智能化和高可靠性方面奠定了基础，本发明不仅避免导线过长产生寄生参数，而且缩小了器件的面积，便于后续半导体器件的制备。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中氮化镓器件与续流二极管电器符号连接示意图；
图2为本发明集成续流二极管的氮化镓功率器件剖面示意图；
图3为本发明所提供的集成器件平面结构示意图；
图4为本发明所提供的集成续流二极管的氮化镓功率器件的第一种具体实施例的流程图。
具体实施方式
本发明的核心是提供一种集成续流二极管的氮化镓功率器件，采用基板将氮化镓芯片和续流二极管组合为集成器件，使续流二极管的阳极直接连接氮化镓芯片的漏极，降低寄生参数，提高器件性能。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图2，图2为本发明集成续流二极管的氮化镓功率器件剖面示意图，图3为本发明所提供的集成器件平面结构示意图，本发明所提供集成续流二极管的氮化镓功率器件包括：PCB层，集成器件，DBC基板；
PCB板层，所述PCB板层包括焊接区域和阻焊区域；
集成器件，位于所述PCB板层的焊接区域上层；所述集成器件包括：
氮化镓芯片，采用倒封装将所述氮化镓芯片电极与所述PCB板层的焊接区域形成电气连接；
续流二极管，所述续流二极管阳极通过所述PCB板层的焊接区域与所述氮化镓芯片漏极形成电气连接；
DBC基板，所述DBC基板位于所述集成器件上层，所述DBC基板下层覆铜板连接所述二极管阴极和所述氮化镓芯片衬底，所述DBC基板下层覆铜板通过金属柱与所述氮化镓芯片源极和所述集成器件实现电气连接。
DBC基板一共具有3层，中间为陶瓷绝缘层，上下为覆铜层，氮化镓芯片衬底和续流二极管阴极含银粘接胶与所述DBC基板下层覆铜板连接。
采用焊盘将氮化镓芯片的电极与基板固定，然后将其引到集成器件两端，便于与其他器件连接。
采用两个金属柱，用于形成电气连接并支撑上层散热的结构。
焊盘，由所述氮化镓芯片上表面电极区域进行金属化后形成，用于提高芯片表面的可焊性，并用于将所述氮化镓芯片固定在所述基板上表面，所述焊盘包括源极焊盘、门极焊盘和漏极焊盘。
焊球，用于将所述续流二极管固定在所述基板上表面，将所述续流二极管与所述氮化镓芯片直接连接；用于将芯片电极对应焊盘与基板镀有Ni-Au薄层电极焊区形成电气连接。
本实施例描述了一种集成续流二极管的氮化镓功率器件，采用导电和散热良好的材料作为基板层，将氮化镓芯片和续流二极管通过基板组合为集成器件，使续流二极管阳极直接连接氮化镓芯片的漏极，不采用较长的导线连接，避免产生寄生参数，本发明提高了电路的性能，并且在最上层采用DBC基板进行外封装，采用含银粘接胶连接，提高了散热效率，保证器件电路性能提升的同时，提高散热效率，保证了器件的稳定性，便于后续半导体器件进行更大功率的应用。
本实施例描述了集成续流二极管的氮化镓功率器件，请参考图4，图4为本发明所提供的集成续流二极管的氮化镓功率器件的第一种具体实施例的流程图。具体步骤如下：
步骤S401：提供一PCB板，在所述PCB板的焊接区域与阻焊区域进行处理；
在所述PCB板的焊接区域印刷Ni-Au薄层；在所述PCB板的阻焊区域印刷阻焊材料，阻焊材料包括液态光致阻焊剂、阻焊油墨或者是其他阻焊材料。
步骤S402：将续流二极管阳极和氮化镓芯片漏极通过焊球固定于所述PCB板的焊接区域上表面，实现电气连接，组合为集成器件；
利用吸拾工具将焊料球放置于所述续流二极管和所述氮化镓芯片的焊盘上；
通过回流焊接炉进行回流焊接，将所述焊料球与焊盘焊接，以便所述续流二极管阳极和氮化镓芯片漏极通过所述PCB板的焊接区域实现电气连接。
使用特殊设计的吸拾工具将熔点为183℃、直径为30mil(0.75mm)的焊料球62Sn36Pb2Ag或63Sn37Pb放置在焊盘上，在回流焊炉内进行回流焊接，最高加工温度不能够超过230℃。焊球与封装体底部的连接不需要另外使用焊料。组装时焊球熔融，与PCB表面焊板接合在一起，呈现桶状。
本发明还可采用其他温度，其他直径的焊料球进行焊接。
步骤S403：在所述续流二极管阴极和所述氮化镓芯片衬底上层贴装DBC基板；
在所述续流二极管阴极和所述氮化镓芯片衬底上涂抹含银粘接胶层。
将所述DBC基板放置于所述含银粘接胶层上层。
步骤S404：将第一金属柱一端通过焊球固定于所述氮化镓芯片的源极上层，所述第一金属柱另一端通过焊球固定于在所述DBC基板的下层覆铜板的下表面；
步骤S405：将第二金属柱一端通过焊球固定于所述集成器件的阴极引出端上层，所述第二金属柱另一端通过焊球固定于所述DBC基板的下层覆铜板的下表面，所述DBC基板的下层覆铜板通过所述第一金属柱和所述第二金属柱分别与所述氮化镓芯片的源极和所述集成器件的阴极引出端形成电气连接；
步骤S406：在所述集成器件四周进行环氧封装。
硅衬底的生产(硅衬底使用6寸或8寸硅衬底制备)；
氮化镓外延片的生产(氮化镓外延片需要特殊制备工艺，包括一个氮化铝成核层，一个氮化镓缓冲层，一个氮化镓沟道层，一个铝镓氮阻挡层，一个p型氮化镓门极层；
氮化镓器件的工艺制程，包含10多道光罩工艺。这些工艺定义器件的沟道，器件的耐电压性能，器件的大小，器件外围保护环等；
后道金属互联工艺，包含定义器件的门极、源极、漏极的金属宽度，金属线走向互联，与外界的联结等。通常金属与金属之间会有氧化物或氮化镓等介质形成的保护和绝缘；
晶圆级测试，包含对生产好的氮化镓器件在实际切割和封装前的测试和筛选，并标志出不合格的芯片，不做封装。测试通常会有若干项指标，同时需要包含高低温测试；
打线或倒装封装工艺，封装制程之前需要确定封装类型和尺寸，包括但不局限于表面贴封装(DFN)，直插封装(TO)，倒装(Flip-chip)等。以表面贴DFN封装为例，为实现该封装，首先需要有引线框架的设计。引线框架通常可以给一些特定的不同大小和类型的芯片共用。封装过程包括晶圆正面贴膜(blue-tape)，背部磨片(grinding)，晶圆激光及钻石刀切割(die-saw)，芯片在框架上固定(die-attach)，芯片打线(wire-bonding)，芯片塑封(Molding)等；
终测，终测需要是芯片做好以后提供给客户的最后一个环节，这里需要对芯片进行最后的筛选，剔除那些在封装过程中造成损害的芯片。
在本实施例中，芯片采用倒装的连接方式连接在焊接区域上，使氮化镓芯片和续流二极管互联在一起，制作为一个集成器件，具有电路所需的微型结构，氮化镓芯片衬底、续流二极管阴极(K极)通过含Ag粘接胶与高导热的DBC下层覆铜板连接，DBC下层覆铜板通过金属柱分别与氮化镓芯片源极(S极)、器件阴极引出端形成电气连接；续流二极管阳极(A极)与氮化镓芯片漏极(D极)连接。最外面进行环氧封装进行保护芯片和焊盘。本发明采用倒封装的方式将氮化镓芯片的漏极直接连接续流二极管的阳极，避免了导线过长引发的寄生效应，提高了器件的性能，并且采用铜来提高散热，便于器件用于更多的应用。
本发明具体实施例还提供了一种Boost变换器，所述Boost变换器采用上述任意一项所述的集成续流二极管的氮化镓功率器件。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的结构而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
以上对本发明所提供的一种集成续流二极管的氮化镓功率器件以及封装方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种集成续流二极管的氮化镓功率器件的封装方法，其特征在于，包括：
提供一PCB板，在所述PCB板的焊接区域与阻焊区域进行处理；
将续流二极管阳极和氮化镓芯片漏极通过焊球固定于所述PCB板的焊接区域上表面，实现电气连接，组合为集成器件；
在所述续流二极管阴极和所述氮化镓芯片衬底上层贴装DBC基板；
将第一金属柱一端与所述氮化镓芯片的源极焊接在一起，所述第一金属柱另一端焊接在所述DBC基板的下层第一覆铜板的下表面；
将第二金属柱一端与所述集成器件的阴极引出端焊接在一起，所述第二金属柱另一端焊接在所述DBC基板的下层第二覆铜板的下表面；
所述DBC基板的下层覆铜板通过所述第一金属柱和所述第二金属柱分别与所述氮化镓芯片的源极和所述集成器件的阴极引出端形成电气连接。
2.如权利要求1所述的封装方法，其特征在于，在所述续流二极管阴极和所述氮化镓芯片衬底上层贴装DBC基板包括：
在所述续流二极管阴极和所述氮化镓芯片衬底上涂抹含银粘接胶层；
将所述DBC基板放置于所述含银粘接胶层上层。
3.如权利要求1所述的封装方法，其特征在于，所述DBC基板包括：下层覆铜板、中层陶瓷板和上层覆铜板，所述下层覆铜板包括所述第一覆铜板和所述第二覆铜板，所述第一覆铜板与所述续流二极管阴极连接，所述第二覆铜板与所述氮化镓衬底连接。
4.如权利要求1所述的封装方法，其特征在于，所述将续流二极管阳极和氮化镓芯片漏极通过焊球固定于所述PCB板的焊接区域上表面包括：
利用吸拾工具将焊料球放置于所述续流二极管和所述氮化镓芯片的焊盘上；
通过回流焊接炉进行回流焊接，将所述焊料球与焊盘焊接，以便所述续流二极管阳极和氮化镓芯片漏极通过所述PCB板的焊接区域实现电气连接。
5.如权利要求4所述的封装方法，其特征在于，所述焊料球采用锡铅阴合金62Sn36Pb2Ag或者锡铅合金63Sn37Pb中任意一种所述的焊料球。
6.如权利要求1所述的封装方法，其特征在于，所述在所述PCB板的焊接区域与阻焊区域进行处理包括：
在所述PCB板的焊接区域印刷Ni-Au薄层；
在所述PCB板的阻焊区域印刷阻焊材料。
7.如权利要求6所述的封装方法，其特征在于，所述阻焊材料采用液态光致阻焊剂和阻焊油墨中任意一种所述的阻焊材料。
8.如权利要求1所述的封装方法，其特征在于，所述氮化镓芯片的制备方法包括：
在衬底上生长氮化铝成核层；
在所述氮化铝成核层上生长氮化镓缓冲层；
在所述氮化镓缓冲层上生长氮化镓沟道层；
在所述氮化镓沟道层上生长铝镓氮阻挡层；
在所述铝镓氮阻挡层上生长p型氮化镓门极层。
9.一种集成续流二极管的氮化镓功率器件，其特征在于，包括：
PCB板层，所述PCB板层包括焊接区域和阻焊区域；
集成器件，位于所述PCB板层的焊接区域上层；所述集成器件包括：
氮化镓芯片，采用倒封装将所述氮化镓芯片电极与所述PCB板层的焊接区域形成电气连接；
续流二极管，所述续流二极管阳极通过所述PCB板层的焊接区域与所述氮化镓芯片漏极形成电气连接；
DBC基板，所述DBC基板位于所述集成器件上层，所述DBC基板下层覆铜板连接所述二极管阴极和所述氮化镓芯片衬底，所述DBC基板下层覆铜板通过金属柱与所述氮化镓芯片源极和所述集成器件实现电气连接。
10.一种Boost变换器，其特征在于，所述Boost变换器采用权利要求1-8任意一项所述的集成续流二极管的氮化镓功率器件的封装方法。
CN202210816516.8A 2022-07-12 2022-07-12 一种集成续流二极管的氮化镓功率器件以及封装方法 Active CN115050656B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210816516.8A CN115050656B (zh) 2022-07-12 2022-07-12 一种集成续流二极管的氮化镓功率器件以及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210816516.8A CN115050656B (zh) 2022-07-12 2022-07-12 一种集成续流二极管的氮化镓功率器件以及封装方法

Publications (2)

Publication Number Publication Date
CN115050656A CN115050656A (zh) 2022-09-13
CN115050656B true CN115050656B (zh) 2024-01-19

Family

ID=83166292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210816516.8A Active CN115050656B (zh) 2022-07-12 2022-07-12 一种集成续流二极管的氮化镓功率器件以及封装方法

Country Status (1)

Country Link
CN (1) CN115050656B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206109A (ja) * 2009-03-05 2010-09-16 Nissan Motor Co Ltd 半導体装置及び電力変換装置
CN207705191U (zh) * 2017-12-30 2018-08-07 镓能半导体（佛山）有限公司 一种氮化镓器件及氮化镓封装结构
CN109935561A (zh) * 2017-12-18 2019-06-25 镓能半导体（佛山）有限公司 一种氮化镓器件及氮化镓器件的封装方法
CN216849941U (zh) * 2022-02-07 2022-06-28 南京芯干线科技有限公司 一种新型可反向导通氮化镓功率器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
KR101919421B1 (ko) * 2012-08-16 2018-11-19 삼성전자주식회사 반도체소자 및 그 제조방법
CN116314045A (zh) * 2017-04-24 2023-06-23 罗姆股份有限公司 半导体装置、半导体模块、电子元器件以及SiC半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206109A (ja) * 2009-03-05 2010-09-16 Nissan Motor Co Ltd 半導体装置及び電力変換装置
CN109935561A (zh) * 2017-12-18 2019-06-25 镓能半导体（佛山）有限公司 一种氮化镓器件及氮化镓器件的封装方法
CN207705191U (zh) * 2017-12-30 2018-08-07 镓能半导体（佛山）有限公司 一种氮化镓器件及氮化镓封装结构
CN216849941U (zh) * 2022-02-07 2022-06-28 南京芯干线科技有限公司 一种新型可反向导通氮化镓功率器件

Also Published As

Publication number Publication date
CN115050656A (zh) 2022-09-13

Similar Documents

Publication Publication Date Title
US8395364B2 (en) Internal packaging of a semiconductor device mounted on die pads
US7443014B2 (en) Electronic module and method of assembling the same
US8299600B2 (en) Semiconductor device and manufacturing method thereof
TWI590395B (zh) 多功率晶片的功率封裝模組及功率晶片單元的製造方法
TW200913201A (en) Dual side cooling integrated power device package and module and methods of manufacture
US20060055027A1 (en) Semiconductor device
WO2008027708A2 (en) Semiconductor die package including stacked dice and heat sink structures
EP3690938A1 (en) Semiconductor device and production method therefor
TWI452662B (zh) 雙邊冷卻整合電源裝置封裝與模組及製造方法
CN107527827B (zh) 通过无焊剂焊接制造的半导体器件
US10937767B2 (en) Chip packaging method and device with packaged chips
CN113496977A (zh) 共源共栅半导体装置和制造方法
CN115050656B (zh) 一种集成续流二极管的氮化镓功率器件以及封装方法
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
CN216849941U (zh) 一种新型可反向导通氮化镓功率器件
US6876067B2 (en) Semiconductor device
WO2021215472A1 (ja) 半導体装置
US20200357726A1 (en) Packaged multichip device with stacked die having a metal die attach
EP3955289A1 (en) Four terminal transistor package
US11450623B2 (en) Semiconductor device
KR100626749B1 (ko) 전력 반도체 모듈 접합 구조
CN112510006A (zh) 一种半导体模块、封装结构及其焊接方法
CN117855184A (zh) 半导体装置
JP2000252382A (ja) 半導体装置
CN117476633A (zh) 一种功率芯片、功率芯片制作方法及功率因数校正电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant