KR100626749B1 - 전력 반도체 모듈 접합 구조 - Google Patents

전력 반도체 모듈 접합 구조 Download PDF

Info

Publication number
KR100626749B1
KR100626749B1 KR1020040015300A KR20040015300A KR100626749B1 KR 100626749 B1 KR100626749 B1 KR 100626749B1 KR 1020040015300 A KR1020040015300 A KR 1020040015300A KR 20040015300 A KR20040015300 A KR 20040015300A KR 100626749 B1 KR100626749 B1 KR 100626749B1
Authority
KR
South Korea
Prior art keywords
circuit pattern
bonding
bonding member
power semiconductor
substrate
Prior art date
Application number
KR1020040015300A
Other languages
English (en)
Other versions
KR20040095625A (ko
Inventor
하영수
송우섭
Original Assignee
하영수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하영수 filed Critical 하영수
Priority to KR1020040015300A priority Critical patent/KR100626749B1/ko
Publication of KR20040095625A publication Critical patent/KR20040095625A/ko
Application granted granted Critical
Publication of KR100626749B1 publication Critical patent/KR100626749B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

본 발명은 간단하고도 용이하게 전력 반도체 모듈을 제조할 수 있는 전력 반도에 모듈 접합 구조 및 그 제조 방법에 관한 것이다.
본 발명은, 소정 형상의 회로 패턴, 상기 회로 패턴에 형성되는 전계를 절연하며 상기 회로 패턴을 탑재하는 기판, 소정 열전도도를 갖고, 상기 기판과 회로 패턴에 개재되어 소정 온도에서 용융하여 상기 기판과 회로 패턴을 접합하는 제 1-a 접합 부재, 상기 기판을 탑재하며 상기 기판으로부터 전달되는 열을 외부로 방출하는 방열판 및, 소정 열전도도를 갖고, 상기 방열판과 기판에 개재되어 소정 온도에서 용융하여 상기 방열판과 기판을 접합하는 제 1-b 접합 부재를 포함하여 구성되며, 방열판, 접합 부재, 기판, 접합 부재, 회로 패턴, 접합 부재, 칩을 순차적으로 적층하는 단계, 상기와 같이 적층한 상태에서 소정 온도 분위기에서 접합 부재를 용융하여 상기 방열판과 기판, 상기 기판과 회로 패턴 및, 상기 회로 패턴과 칩을 각각 접합하는 단계를 포함하여 구성되는 것을 특징으로 한다. 상기와 같은 구성에 의하면, 전력 반도체 모듈을 간단하고도 용이하게 제조할 수 있는 이점이 있다.
전력 반도체 모듈, 접합 구조

Description

전력 반도체 모듈 접합 구조{Bonding Apparatus of Power Semiconductor Module}
도 1은 종래 기술에 의한 전력 반도체 모듈 접합 구조의 단면도이다.
도 2는 종래 기술에 의한 전력 반도체 모듈 접합 구조의 제조 공정도이다.
도 3은 본 발명의 일 실시예에 의한 전력 반도체 모듈 접합 구조의 단면도이다.
도 4는 도 3의 전력 반도체 모듈 접합 구조의 평면도이다.
도 5는 본 발명의 다른 실시예에 의한 전력 반도체 모듈 접합 구조의 단면도이다.
도 6은 본 발명의 일 실시예에 의한 전력 반도체 모듈 접합 구조의 제조 공정도이다.
도 7은 본 발명의 다른 실시예에 의한 전력 반도체 모듈 접합 구조의 제조 공정도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 ; DBC 12, 112 ; 세라믹 기판
14, 114 ; 회로 패턴 16 ; 접합용 시트
20a, 20b; 솔더 30, 130 ; 방열판
42, 142 ; 본딩 와이어 44, 144 ; 전극 단자
120a, 120b, 120c, 122 ; 접합 부재
40, 140, 140℃ ; 칩
본 발명은 전력 반도체 모듈에 관한 것으로 특히, 기판과 방열판, 기판과 회로 패턴, 회로 패턴과 칩을 별도의 접합용 개재물이 없이 소정 접합 부재에 의하여 직접 접합함으로써, 간단하고도 용이하게 전력 반도체 모듈 접합 구조를 제조할 수 있는 전력 반도체 모듈 접합 구조 및 그 제조 방법에 관한 것이다.
일반적으로, 전력 반도체 모듈은, 하나의 패키지 내에 2개 이상의 칩이 실장되어 있는 전자 소자로서, 여기에는 IGBT(Insulated Gate Bipolar Transistor), MOSFET(Metal-Oxide Semiconductor Field Effect Transistor) 등과 같은 스위칭 소자 또는 사이리스터(thyristor) 등과 같은 정류 소자 등이 있다.
이러한 전력 반도체 모듈 접합 구조에는 대전류와 고전압이 인가되어서 대전력을 소모하고 많은 열을 발생하기 때문에, 이렇게 발생하는 열을 효과적으로 방출하는 구성이 종래로부터 고안되어 오고 있다.
이하, 종래 기술에 의한 전력 반도체 모듈 접합 구조의 구성 및 그 제조 방법에 대하여 기술한다.
도 1에는 종래 기술에 의한 전력 반도체 모듈 접합 구조의 구성이 도시되어 있다.
도 1에 도시된 바와 같이, 전력 반도체 모듈 접합 구조는 세라믹 기판(12)을 구비하고 있다. 상기 세라믹 기판(12)의 상면에는 회로 패턴(14)이 소정 형상으로 형성되어 있다.
상기 회로 패턴(14) 상에는 소정 소자 특성을 갖는 칩(chip)이 솔더(solder)(20b)에 의하여 접합되어 있다. 그리고, 칩과 회로 패턴은 본딩 와이어(42)에 의하여 결선되어 있으며, 도면 부호 (44)는 외부 단자와 연결하는 전극 단자이다.
그리고, 상기 세라믹 기판(12)의 하부에는 상기 칩(40)에서 발생한 열을 방출하기 위한 방열판(30)이 솔더(20a)에 의하여 접합되어 있는데, 상기 세라믹 기판(12)과 방열판(30)의 솔더 접합을 위하여 세라믹 기판(12)의 하면에는 접합용 시트(16)가 접착되어 있다.
상기 접합용 시트(16)는 방열판(30)과 세라믹 기판(12)의 솔더 접합을 위한 구성이며, 일반적으로 회로 패턴(14)과 동일한 재질인 구리로 구현된다.
도 2에는 도 1에 도시된 종래 기술에 의한 전력 반도체 모듈 접합 구조의 제조 공정도가 도시되어 있다.
먼저, DBC(Direct Bonding Copper) 기판(10)이 마련된다(2-a 공정). 상기 DBC 기판(10)은 세라믹 기판(12)과 회로 패턴(14)과 접합용 시트(16)로 구성되며, 회로 패턴(14)과 접합용 시트(16)를 소정 온도에서 압착에 의하여 상기 세라믹 기판(12)에 접착함으로써 구현된다.
그리고, 상기 회로 패턴(14) 상에 솔더(20b)와 칩(40)을 순차적으로 적층하고(2-b 공정), 상기 2-b 공정에 의한 접합 구조를 고온 노(furnace)(F1)에 넣고 솔더(20b)를 용융시킨다.
상기 솔더(20b)는 90% 이상의 납(Pb)을 함유한 용융점 300℃ 이상의 Pb/Sn 솔더이며, 따라서 360℃ ~ 380℃ 의 고온 노에서 용융되면서, 상기 칩(40)과 회로 패턴(14)을 접합한다(2-c 공정).
상기 2-a 공정 ~ 2-c 공정에 의한 칩(40)과 회로 패턴(14)을 접합하는 고온 솔더링 공정이 종료되면, 하기의 저온 솔더링 공정이 수행된다.
먼저, 방열판(30)에 솔더(20a)와 상기 2-c 공정을 수행한 접합 구조를 순차적으로 적층한다(2-d 공정).
상기 방열판(30), 솔더(20a) 및 접합용 시트(14)가 접착된 세라믹 기판(12)이 적층된 상태에서 230℃ ~ 260℃의 상대적으로 저온 노(F2)에 전력 반도체 모듈을 넣고 솔더(20a)를 용융시킨다.
솔더(20a)는 63Sn/37Pb 솔더로서 용융점은 183℃이며, 230℃ ~ 260℃의 노(F2)에서 용융되어 상기 방열판(30)과 접합용 시트(14)를 접합한다(2-e 공정).
상기 2-e 공정 수행 후, 상기 칩(40)과 회로 패턴(14)을 본딩 와이어(42)에 의해 결선한다(2-f 공정).
그러나, 상기와 같은 구성과 제조 공정을 갖는 종래 기술에 의한 전력 반도체 모듈 접합 구조 및 그 제조 공정은 다음과 같은 문제점이 제기된다.
첫째, 종래 기술에 의한 전력 반도체 모듈 접합 구조 제조 공정에서는, 솔더(20a, 20b)의 성분비가 다르고 그 결과 용융점이 달라지므로, 고온(360℃ ~ 380℃) 노(F1)에서 솔더(20b)를 용융시키는 고온 솔더링 공정과 저온(230℃ ~ 260℃) 노(F2)에서 솔더(20a)를 용융시키는 저온 솔더링 공정의 2 단의 공정을 수행하여야 한다. 그 결과, 공정 과정이 복잡해지고 공정시간이 길어지며, 공정 코스트가 높아지는 문제점이 있었다.
둘째, 상기와 같은 2 단의 솔더링 공정에서는, 접합재인 솔더를 고온 노(F1)와 저온 노(F2)에서 각각 달리 사용하여야 하는 불편함이 있다.
셋째, 방열판(30)과 세라믹 기판(12)은 솔더(20a)에 의하여 직접 접합될 수 없으므로, 방열판(30)과 세라믹 기판(12)을 접합하기 위하여 별도의 접합용 시트(16)를 세라믹 기판(12)에 접착시킨 후에 접합시켜야 한다.
그 결과, 별도의 접합용 시트(16)가 필요하고, 또한 접합용 시트(16)를 세라믹 기판(12)에 접착하는 공정이 필요하다.
넷째, DBC 기판(10)을 사용하기 위해서는 본 공정 전에 예비 공정인 DBC 기판(10) 제조 공정 즉, 세라믹 기판(12)에 회로 패턴(14)을 형성하기 위한 리소그래피 공정을 수행하여야 하는 불편함이 있었다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 창작된 것으로 본 발명의 목적은, 별도의 부재 없이 단일의 접합 부재에 의하여 방열판과 세라믹 기판을 직접 접합할 수 있는 전력 반도체 모듈 접합 구조 및 그 제조 방법을 제공하는 데 있다.
본 발명의 다른 목적은, 한 번의 노 공정으로 간단하고도 용이하게 전력 반도체 모듈을 구현할 수 있는 전력 반도체 모듈 접합 구조 및 그 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은, 방열판과 세라믹 기판 그리고, 세라믹 기판과 회로 패턴 그리고, 회로 패턴과 칩을 접합하는 접합 부재를 동일한 접합 부재로 구현할 수 있는 전력 반도체 모듈 접합 구조 및 그 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은, 열 전도성이 우수한 접합 부재에 의하여 전력 반도체 모듈을 구현함으로써 방열효과가 우수한 전력 반도체 모듈 접합 구조 및 그 제조 방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명인 전력 반도체 모듈 접합 구조는, 소정 형상의 회로 패턴, 상기 회로 패턴에 형성된 전계를 절연하며 상기 회로 패턴을 탑재하는 기판, 소정 열전도도를 갖고, 상기 기판과 회로 패턴에 개재되어 소정 온도에서 용융하여 상기 기판과 회로 패턴을 접합하는 제 1-a 접합 부재, 상기 기판을 탑재하며 상기 기판으로부터 전달되는 열을 외부로 방출하는 방열판 및, 소정 열전도도를 갖고, 상기 방열판과 기판에 개재되어 소정 온도에서 용융하여 상기 방열판과 기판을 접합하는 제 1-b 접합 부재를 포함하여 구성되는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명인 전력 반도체 모듈 접합 구조 제조 방법은, 방열판, 제 1 접합 부재, 기판, 제 1 접합 부재, 회로 패턴을 순차적 으로 적층하는 단계, 상기 적층 후, 소정 온도 분위기에서 제 1 접합 부재를 용융하여 방열판과 기판, 기판과 회로 패턴을 각각 접합하는 단계, 상기 접합 수행 후, 상기 회로 패턴 상에 제 2 접합 부재와 칩을 순차적으로 적층하는 단계 및, 소정 온도 분위기에서 제 2 접합 부재를 용융하여 상기 회로 패턴과 칩을 접합하는 단계를 포함하여 구성되는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명인 전력 반도체 모듈 접합 구조 제조 방법은, 방열판, 접합 부재, 기판, 접합 부재, 회로 패턴, 접합 부재, 칩을 순차적으로 적층하는 단계, 상기 적층 후, 소정 온도 분위기에서 상기 접합 부재를 용융하여 상기 방열판과 기판, 상기 기판과 회로 패턴 및, 상기 회로 패턴과 칩을 각각 접합하는 단계를 포함하여 구성되는 것을 특징으로 한다.
다음은 본 발명인 전력 반도체 모듈 접합 구조 및 그 제조 방법의 바람직한 일 실시예를 첨부한 도면을 기초로 상세하게 설명한다.
도 3은 본 발명의 일 실시예에 의한 전력 반도체 모듈 접합 구조의 단면도이고, 도 4는 도 3에 의한 전력 반도체 모듈 접합 구조의 평면도이다.
도 3과 도 4에 도시된 바와 같이, 본 발명의 일 실시예에 의한 전력 반도체 모듈 접합 구조는, 방열판(130)과 접합 부재(120a, 120b)와 세라믹 기판(112)과 회로 패턴(114)을 포함하여 구성된다.
상기 회로 패턴(114)에는 소정 소자 특성을 갖는 칩이 탑재되고, 세라믹 기판(112)은 상기 회로 패턴(114)에서 발생하는 전계를 절연한다. 그리고, 상기 방열판(130)은 세라믹 기판(112)을 통해서 전달되는 열을 외부로 방출한다.
그리고, 상기 접합 부재(120b)는 소정 온도에서 용융하여 상기 회로 패턴(114)과 세라믹 기판(112)을 접합시키며, 상기 접합 부재(120a)는 소정 온도에서 용융하여 상기 세라믹 기판(112)과 방열판(130)을 접합시킨다.
바람직하게는 상기 접합 부재(120a)와 접합 부재(120b)는 동일 접합 부재로 구현된다. 상기와 같이 동일한 구성의 접합 부재(120a, 120b)는 바람직하게는 아연(Zn), 은(Ag), 그리고 알루미늄(Al)을 포함하여 구성되며, 용융점은 400℃이며, 상기 방열판(130)과 세라믹 기판(112) 그리고, 세라믹 기판(112)과 회로 패턴(114)을 접합하기 위한 온도는 410℃ ~ 430℃이다.
그리고, 상기 접합 부재(120a, 120b)는 내열성이 뛰어나고 열전도도(thermal conductivity)가 매우 크다(최대 80W/mK).
한편, 상기 접합 부재(120a, 120b)는 예컨대, SBT 사의 에스-본드 얼로이 400(S-BOND Alloy 400)에 의해 구현 가능하다.
도 5에는 본 발명의 다른 실시예에 의한 전력 반도체 모듈 접합 구조의 단면도가 도시되어 있다.
도 5에 도시된 본 발명의 다른 실시예에 의한 전력 반도체 모듈 접합 구조는, 도 3 및 도 4에 도시된 전력 반도체 모듈 접합 구조에서, 접합 부재(120c)와 칩(140)이 부가적으로 구성된 것을 특징으로 한다.
상기 접합 부재(120c)는 소정 온도에서 용융하여 상기 회로 패턴(114)과 칩(140)을 접합시킨다.
상기 접합 부재(120c)는 접합 모재인 칩(140)의 특성에 따라서 상기 접합 부 재(120a, 120b)와 동일한 접합 부재로 구성할 수도 있고, 상기 접합 부재(120a, 120b)와 다른 접합 부재(바람직하게는 상기 접합 부재(120a, 120b)보다 낮은 용융점을 갖는 접합 부재)로 구성할 수도 있다.
상기 접합 부재(120c)가 상기 접합 부재(120a, 120b)와 동일한 접합 부재로 구성된 경우는 도 7에 의해서 구현되는 실시예에서 보이고 있다. 그리고, 상기 접합 부재(120c)가 상기 접합 부재(120a, 120b)보다 낮은 용융점을 갖는 접합 부재로 구성한 경우는 도 6에 의해서 구현되는 실시예에서 보이고 있으며 이 때의 접합 부재는 도면 부호 (122)로 표기하였다.
도면 부호 (142)는 본딩 와이어로서 칩(140)과 회로 패턴(114)을 연결하고, 도면 부호 (144)는 전극 단자로서 외부 단자에 연결된다.
다음은 상기와 같은 구성을 갖는 본 발명인 전력 반도체 모듈 접합 구조의 제조 공정에 대하여 기술한다.
도 6은 본 발명의 일 실시예에 의한 전력 반도체 모듈 접합 구조 제조 공정도이다.
도 6에 도시된 바와 같이 먼저, 방열판(130)과 접합 부재(120a)와 세라믹 기판(112)과 접합 부재(120b)와 소정 형상의 회로 패턴(114)을 순차적으로 적층한다(6-a 공정).
상기 6-a 공정에서 상기 회로 패턴(114)의 세라믹 기판(112) 상에의 적층은,회로 패턴을 소정 형상으로 낱개로 가공 예컨대, 금형 가공하여 설계도에 기초하여 낱개로 가공된 복수의 회로 패턴을 세라믹 기판(112) 위에 상기 접합 부재(120b)의 개재에 의하여 배치한다.
상기 6-a 공정에 의하여 적층된 접합 구조는, 소정 온도 예컨대, 상기 접합 부재(120a, 120b)의 접합 온도보다 높은 온도 예컨대, 470℃ 분위기의 노(F3)에 넣는다.
예컨대, 470℃ 분위기의 노(F3)에서 상기 접합 부재(120a, 120b)는 용융점인 400℃를 지나 용융하면서, 각각 상기 방열판(130)과 세라믹 기판(112)을 접합(bonding)시키고 상기 세라믹 기판(112)과 회로 패턴(114)을 접합시킨다(엄밀히 말하면, 접합 부재(120a, 120b)가 용융된 후 냉각되면서 방열판(130)과 세라믹 기판(112) 그리고, 세라믹 기판(112)과 회로 패턴(114)을 접합시키게 된다)(6-b 공정).
상기 공정 수행 후, 접합 부재(122)와 칩(140℃)을 상기 회로 패턴(114)에 순차적으로 적층한다(6-c 공정).
도 6 도시의 공정에 사용되는 칩(140℃)은 LED(Light Emitted Diode)와 같이 수지 봉지된 칩으로 내열성이 약하기 때문에, 접합 부재(122)는 상기 접합 부재(120a, 120b)보다 용융점이 낮은 부재를 사용하여 접합시킨다.
즉, 상기 접합 부재(122)는 주석(Sn), 티타늄(Ti) 그리고, 은(Ag)을 포함하여 구성되며 그 용융점은 221℃이며, 상기 회로 패턴(114)과 칩을 접합시키기 위한 온도는 250℃ ~ 280℃이다.
그리고, 상기 접합 부재(122)는 내열성이 뛰어나고, 열전도율이 우수하다(48W/mK).
한편, 상기 접합 부재(122)는 예컨대, SBT 사의 에스-본드 얼로이 220(S-BOND Alloy 220)에 의해 구현 가능하다.
6-c 공정 수행 후, 6-c와 같이 적층된 전력 반도체 모듈을 소정 온도 예컨대, 상기 접합 부재(122)의 접합 온도보다 높으면서 상기 접합 부재(120a, 120b)가 용융되지 않는 온도 예컨대 300℃ 분위기의 노(F4)에 넣는다.
예컨대, 300℃ 분위기의 노(F4)에서 상기 접합 부재(122)는 용융점인 221℃를 지나 용융하면서 상기 회로 패턴(114)과 칩(140℃)을 접합시킨다(엄밀히 기술하면, 접합 부재(122)가 용융된 후 냉각되면서 회로 패턴(114)과 칩(140℃)을 접합시키게 됨은 상기에서 기술한 바와 같다)(6-d 공정).
상기 6-d 공정에서의 노(F4) 분위기 온도는 상기 노(F3)의 분위기 온도보다 낮은 온도이기 때문에 고온에 약한 수지 봉지형 칩(140℃)의 손상을 방지할 수 있게 된다.
그리고, 본 실시예에서 상기 접합 부재(122)는 SBT 사의 S-BOND 220으로 구현하였으나, 이에 한하는 것은 물론 아니며 예컨대, 에폭시 접착제에 의해서 구현할 수도 있다.
요컨대, 도 6에 도시된 본 발명의 일 실시예에 의한 전력 반도체 모듈의 제조 공정은, 고온에 약한 칩 예컨대, 수지 봉지형 칩이 실장되는 경우에 수행함이 바람직하다.
다음은 도 7을 기초로 본 발명의 다른 실시예에 의한 전력 반도체 모듈 접합 구조를 제조하는 공정에 대하여 기술한다.
먼저, 방열판(130)과 접합 부재(120a)와 세라믹 기판(112)과 접합 부재(120b)와 회로 패턴(114)과 접합 부재(120c)와 칩(140)을 순차적으로 적층한다. 바람직하게는, 상기 접합 부재(120a)와 접합 부재(120b)와 접합 부재(120c)는 동일 부재로 구현된다(7-a 공정).
상기 회로 패턴(114)의 형성 및 배치 방법은 상기 도 6의 실시예와 동일하다.
상기 7-a 공정에 의해 적층된 전력 반도체 모듈을 소정 분위기 온도 예컨대, 상기 접합 부재(120a, 120b, 120c)의 접합 온도(410℃ ~ 430℃)보다 높은 온도 예컨대 470℃ 분위기의 노(F3)에 넣는다.
예컨대 470℃ 분위기의 노(F3)에서 상기 접합 부재(120a, 120b, 120c)는 용융점인 400℃를 도과하여 용융하면서 상기 방열판(130)과 세라믹 기판(112), 상기 세라믹 기판(112)과 회로 패턴(114) 그리고, 상기 회로 패턴(114)과 칩(140)을 각각 접합시킨다(접합 부재(120a, 120b, 120c)가 용융된 후 냉각되면서 모재를 접합시키는 것은 상기 도 6의 실시예와 같음은 물론이다)(7-b 공정).
상기 칩(140)은 도 6 도시의 실시예와는 달리 고온에서도 견딜 수 있는 칩이므로 접합 부재(120a, 120b, 120c)는 모두 동일한 구성으로 하였으며, 방열판(130)과 세라믹 기판(112)과 회로 패턴(114)과 칩(140)을 하나의 노(F3)에서 동시에 접합할 수 있게 된다.
상기 7-b 공정 수행 후, 칩(140)과 회로 패턴(114)을 본딩 와이어(142)에 의해서 결선한다(7-c 공정).
한편, 상기와 같은 도 3 및 도 4에 도시된 본 발명의 일 실시예에 의한 전력 반도체 모듈 접합 구조는 단품으로 실시 가능함은 물론이다.
본 발명의 실시예에서는 접합 부재(120a)와 접합 부재(120b)는 동일한 접합 부재로 하고 있으나, 이에 한하는 것은 물론 아니며 접합 부재(120a)와 접합 부재(120b)는 다른 용융점을 갖는 다른 구성으로 할 수 있음은 물론이다.
상기의 본 발명의 실시예는 본 발명의 기술적 사상의 일실시예에 불과하며, 동업계의 통상의 기술자에 있어서는, 본 발명의 기술적인 사상 내에서 다른 변형된 실시가 가능함은 물론이다.
상기와 같은 구성과 제조 공정을 갖는 본 발명인 전력 반도체 모듈 접합 구조 및 그 제조 방법은 다음과 같은 효과가 있다.
첫째, 세라믹 기판과 방열판을 단일의 접합 부재(120a)로 접합하는 구성에 의하여 전력 반도체 모듈의 제조 공정이 간단해지는 효과가 있다.
둘째, 방열판과 세라믹 기판, 세라믹 기판과 회로 패턴, 그리고 회로 패턴과 칩을 각각 동일한 접합 부재로 접합함으로써 일 회의 노 공정(접합 부재 용융 공정)에 의하여 전력 반도체 모듈 접합 구조를 구현할 수 있는 효과가 있다.
셋째, 일 회의 노 공정(접합 부재 용융 공정)에 의하여 전력 반도체 모듈 접합 구조를 구현할 수 있으므로 공정 전체가 간단해지고 단순해지는 효과가 있다.
넷째, 열전도성이 큰 접합 부재에 의하여 전력 반도체 모듈 접합 구조를 구현함으로써, 칩에서 발생한 전력 소모 열을 더욱 원활하고 효과적으로 방출할 수 있는 효과가 있다.
다섯째, 본 발명에 의한 회로 패턴 구현은 포토 마스크를 이용한 포토리소그래피 방법에 의하지 않고 예컨대, 단순한 금형 가공에 의하여 개별적으로 형성하여 세라믹 기판에 탑재하므로 대량 생산이 용이하고, 그 결과 생산성 향상의 효과가 있다.
여섯째, 종래 기술과는 달리 DBC 구조에 의하지 아니하고, 세라믹 기판과 방열판을 직접 접합 부재에 의하여 접합함으로써, 제품 코스트가 낮아지는 효과가 있다.

Claims (16)

  1. 소정 형상의 회로 패턴;
    상기 회로 패턴에 형성되는 전계를 절연하며 상기 회로 패턴을 탑재하는 세라믹 기판;
    소정 열전도도를 가지고, 상기 세라믹 기판과 회로 패턴에 개재되어 소정 온도에서 용융하여 상기 세라믹 기판과 회로 패턴을 접합하는 제 1-a 접합 부재;
    상기 세라믹 기판을 탑재하며 상기 세라믹 기판으로부터 전달되는 열을 외부로 방출하는 방열판; 및
    소정 열전도도를 가지고, 상기 방열판과 세라믹 기판에 개재되어 소정 온도에서 용융하여 상기 방열판과 세라믹 기판을 접합하는 제 1-b 접합 부재를 포함하여 구성되며,
    상기 제 1-a 접합 부재와 제 1-b 접합 부재는 동일 온도에서 용융되는 동일 접합 부재인 것을 특징으로 하는 전력 반도체 모듈 접합 구조.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서, 상기 제 1-a 접합 부재와 제 1-b 접합 부재는,
    아연(Zn)-은(Ag)-알루미늄(Al)을 주성분으로 하는 것을 특징으로 하는 전력 반도체 모듈 접합 구조.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020040015300A 2004-03-06 2004-03-06 전력 반도체 모듈 접합 구조 KR100626749B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040015300A KR100626749B1 (ko) 2004-03-06 2004-03-06 전력 반도체 모듈 접합 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040015300A KR100626749B1 (ko) 2004-03-06 2004-03-06 전력 반도체 모듈 접합 구조

Publications (2)

Publication Number Publication Date
KR20040095625A KR20040095625A (ko) 2004-11-15
KR100626749B1 true KR100626749B1 (ko) 2006-09-25

Family

ID=37374588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040015300A KR100626749B1 (ko) 2004-03-06 2004-03-06 전력 반도체 모듈 접합 구조

Country Status (1)

Country Link
KR (1) KR100626749B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101221807B1 (ko) * 2006-12-29 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자 패키지

Also Published As

Publication number Publication date
KR20040095625A (ko) 2004-11-15

Similar Documents

Publication Publication Date Title
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
US9355991B2 (en) Integrating multi-output devices having vertically stacked semiconductor chips
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US7271470B1 (en) Electronic component having at least two semiconductor power devices
US20170092596A1 (en) Power module and fabrication method for the same
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
KR101013001B1 (ko) 효과적인 열 방출을 위한 선이 없는 반도체 패키지
EP3157053B1 (en) Power module
US11088042B2 (en) Semiconductor device and production method therefor
US9142430B2 (en) High-voltage packaged device
TWI452662B (zh) 雙邊冷卻整合電源裝置封裝與模組及製造方法
CN104037152B (zh) 芯片载体结构、芯片封装及其制造方法
US8461614B2 (en) Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device
US10964642B2 (en) Semiconductor module comprising transistor chips, diode chips and driver chips arranged in a common plane
TWI650843B (zh) 基板、功率模組封裝、及圖案化的絕緣金屬基板之製造方法
KR20220007878A (ko) 양면 냉각을 갖는 전자 디바이스
US8432024B2 (en) Integrated circuit including bond wire directly bonded to pad
KR20150071336A (ko) 전력 모듈 패키지 및 그 제조방법
JP2013254810A (ja) 貫通端子付き金属基板およびそれを用いた表面実装デバイス
JP2003289129A (ja) 半導体装置
KR100626749B1 (ko) 전력 반도체 모듈 접합 구조
US20220165674A1 (en) Semiconductor package structure and manufacturing method thereof
JP7145190B2 (ja) チップパッケージング構造およびその製造方法
US9263421B2 (en) Semiconductor device having multiple chips mounted to a carrier
CN115050656B (zh) 一种集成续流二极管的氮化镓功率器件以及封装方法

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early publication
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130826

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150910

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170728

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190725

Year of fee payment: 14