TWI650843B - 基板、功率模組封裝、及圖案化的絕緣金屬基板之製造方法 - Google Patents

基板、功率模組封裝、及圖案化的絕緣金屬基板之製造方法 Download PDF

Info

Publication number
TWI650843B
TWI650843B TW105122351A TW105122351A TWI650843B TW I650843 B TWI650843 B TW I650843B TW 105122351 A TW105122351 A TW 105122351A TW 105122351 A TW105122351 A TW 105122351A TW I650843 B TWI650843 B TW I650843B
Authority
TW
Taiwan
Prior art keywords
patterned
insulating layer
metal carrier
power module
conductive layer
Prior art date
Application number
TW105122351A
Other languages
English (en)
Other versions
TW201742229A (zh
Inventor
蔡欣昌
李嘉炎
李芃昕
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/142,588 external-priority patent/US9865531B2/en
Priority claimed from US15/142,458 external-priority patent/US9905439B2/en
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Publication of TW201742229A publication Critical patent/TW201742229A/zh
Application granted granted Critical
Publication of TWI650843B publication Critical patent/TWI650843B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種基板，包括一金屬載板、一圖案化的絕緣層、及一圖案化的導電層，其中圖案化的絕緣層設置於金屬載板上，且部分地覆蓋金屬載板，而圖案化的導電層設置於圖案化的絕緣層上。本發明還提供一種包括前述基板之功率模組封裝以及前述基板之製造方法。

Description

基板、功率模組封裝、及圖案化的絕緣金屬基板之製造方法
本發明係關於一種半導體封裝技術；特別係有關於一種包括一圖案化的絕緣金屬基板之功率模組封裝，及該圖案化的絕緣金屬基板之製造方法。
功率模組封裝(Power module packages)已被廣泛地應用在汽車、工業設備、及家用電器。一般而言，在功率模組封裝中，一或多個半導體功率晶片可被安裝於一金屬載板上，並被一環氧樹脂模塑料(epoxy molding compound，簡稱EMC)所封裝以保護其內部零件。
第1圖顯示一習知功率模組封裝1之剖面示意圖。如第1圖所示，習知功率模組封裝1主要包括一金屬載板10、位於金屬載板10上之一整面的(full-faced)絕緣層11、位於絕緣層11上之一圖案化的導電層12(前述金屬載板10、絕緣層11、及導電層12構成習知功率模組封裝1中之一基板)、及複數個功率晶片13，可電性連接導電層12之部分並可透過複數個導線14彼此電性連接。
然而，由於前述基板的結構設計(金屬載板10、絕緣層11、及導電層12是互相堆疊的)，習知功率模組封裝1通常具有散熱能力差的問題，造成其可靠性亦受到影響。
有鑑於前述習知問題點，本發明一實施例提供一種(圖案化的絕緣金屬)基板，包括一金屬載板、一圖案化的絕緣層、及一圖案化的導電層，其中圖案化的絕緣層設置於金屬載板上，且部分地覆蓋金屬載板，而圖案化的導電層設置於圖案化的絕緣層上。
本發明另一實施例提供一種功率模組封裝，包括一(圖案化的絕緣金屬)基板、一第一晶片、及一第二晶片。基板包括一金屬載板、一圖案化的絕緣層、及一圖案化的導電層，其中圖案化的絕緣層設置於金屬載板上，且部分地覆蓋金屬載板，而圖案化的導電層設置於圖案化的絕緣層上。第一晶片設置於未被圖案化的絕緣層所覆蓋之金屬載板上。第二晶片設置於圖案化的導電層上，且電性連接第一晶片。
本發明另一實施例提供一種圖案化的絕緣金屬基板之製造方法，包括：提供一基板，具有一絕緣層及一圖案化的導電層，且圖案化的導電層覆蓋絕緣層之一上表面；形成一黏著面於絕緣層之一下表面；形成一開口，穿過絕緣層；以及壓合一圖案化的金屬載板於絕緣層之黏著面。
本發明另一實施例提供一種圖案化的絕緣金屬基板之製造方法，包括：提供一基板，具有一絕緣層及一圖案化的導電層，且圖案化的導電層覆蓋絕緣層之一上表面；形成一 黏著面於絕緣層之一下表面；形成一開口，穿過絕緣層；壓合一金屬載板於絕緣層之黏著面；以及圖案化上述壓合後之金屬載板。
為讓本發明之上述和其它目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下。
1‧‧‧習知功率模組封裝
2、3、4、5、6‧‧‧功率模組封裝
10‧‧‧金屬載板
11‧‧‧絕緣層
12‧‧‧導電層
13‧‧‧功率晶片
14‧‧‧導線
20‧‧‧圖案化的絕緣金屬基板
22‧‧‧載板、金屬載板
24‧‧‧絕緣層
26‧‧‧導電層
30‧‧‧第一半導體功率晶片
30D‧‧‧第一汲極接墊
30G‧‧‧第一閘極接墊
30S‧‧‧第一源極接墊
32‧‧‧上表面
34‧‧‧下表面
40‧‧‧第二半導體功率晶片
40G‧‧‧第二閘極接墊
40S‧‧‧第二源極接墊
42‧‧‧上表面
44‧‧‧下表面
50‧‧‧被動元件
52‧‧‧第一端子
54‧‧‧第二端子
60‧‧‧導線
100‧‧‧絕緣層
100A‧‧‧上表面
100B‧‧‧下表面
101‧‧‧導電層
102‧‧‧黏著面
103‧‧‧開口
104‧‧‧金屬載板
221‧‧‧第一部分
222‧‧‧第二部分
222A‧‧‧孔洞
222B‧‧‧開口
223‧‧‧第三部分
224‧‧‧第四部分
241‧‧‧第一圖案化絕緣部分
242‧‧‧開口
243‧‧‧第二圖案化絕緣部分
261‧‧‧第一圖案化導電部分
262‧‧‧第二圖案化導電部分
P‧‧‧介面材料
S‧‧‧基板
第1圖顯示一習知功率模組封裝之剖面示意圖。
第2圖顯示根據本發明一實施例之功率模組封裝之立體示意圖。
第3圖顯示第2圖中之功率模組封裝之爆炸圖。
第4圖顯示第2圖中之功率模組封裝之剖面示意圖。
第5圖顯示根據本發明另一實施例之功率模組封裝之剖面示意圖。
第6圖顯示根據本發明另一實施例之功率模組封裝之剖面示意圖。
第7圖顯示根據本發明另一實施例之功率模組封裝之立體示意圖。
第8圖顯示根據本發明另一實施例之功率模組封裝之立體示意圖。
第9A至9E圖顯示根據本發明一實施例之功率模組封裝中之一圖案化的絕緣金屬基板之製造方法之剖面示意圖。
以下說明本發明之較佳實施例。此說明之目的在於提供本發明的總體概念而並非用以侷限本發明的範圍。
在以下所說明的本發明實施例中，所稱的方位“上”、“下”，僅是用來表示所附圖式中相對的位置關係，並非用來限制本發明。
在以下圖式或說明書描述中，相似或相同之部分皆使用相同的符號。另外，在圖式中，實施例之形狀或厚度可擴大，以簡化或是方便標示。應瞭解的是，在圖式中未繪示或說明書中未描述之元件，為所屬技術領域中具有通常知識者所知的形式。
請參照第2至4圖，其中第2圖顯示根據本發明一實施例之功率模組封裝2之立體示意圖，第3圖顯示第2圖中之功率模組封裝2之爆炸圖，及第4圖顯示第2圖中之功率模組封裝2之剖面示意圖。根據本發明一實施例，功率模組封裝2包括一圖案化的絕緣金屬基板(patterned insulation metal substrate，簡稱PIMS)20、一第一半導體功率晶片30、一第二半導體功率晶片40、兩個被動元件50、及複數條導線60。應瞭解的是，第2至4圖中僅省略一封裝層，例如一環氧樹脂模塑料(epoxy molding compound，簡稱EMC)，用以覆蓋位於圖案化的絕緣金屬基板20上之第一半導體功率晶片30、第二半導體功率晶片40、被動元件50、及導線60。
如第2至4圖所示，圖案化的絕緣金屬基板20包括一載板22、一絕緣層24、及一導電層26。在本實施例中，載板22為一導線架(lead frame)，具有複數個圖案化的及分開的部 分。具體而言，載板22可由金屬材質(例如銅或其他含銅之合金)製成，並具有一第一部分221、一第二部分222、一第三部分223、及一第四部分224。絕緣層24之材料可包括玻璃纖維(fiberglass)、環氧樹脂鋼板(epoxy fiberglass)、環氧樹脂(epoxies)、矽樹脂(silicones)、聚氨酯(urethanes)、或丙烯酸酯(acrylates)，並可加入氧化鋁(aluminum oxide)、氮化硼(boron nitride)、氧化鋅(zinc oxide)、或氮化鋁(aluminurm nitride)等填料以增加其導熱性。絕緣層24形成於載板22上。值得一提的是，絕緣層24為一圖案化的(patterned)絕緣層，其部分地覆蓋金屬載板22之第二部分222。在本實施例中，圖案化的絕緣層24具有至少一開口242，可使得金屬載板22之第二部分222的至少一部分為暴露的。此外，導電層26亦可由金屬材質(例如銅，或者於銅表面可進一步形成材質例如鍍鎳鈀金或鈦金之表面處理層)製成，且形成於絕緣層24上。值得一提的是，導電層26為一圖案化的導電層，其部分地覆蓋絕緣層24。在本實施例中，圖案化的導電層26為L字型、鄰近絕緣層24的多個邊緣，且部分地圍繞絕緣層24之開口242(請參照第3圖)，但本發明並不以此為限。
如第2至4圖所示，第一半導體功率晶片30設置於未被絕緣層24所覆蓋之金屬載板22之第二部分222上。更詳細而言，第一半導體功率晶片30設置於絕緣層24之開口242中，並直接連接金屬載板22。由此，自第一半導體功率晶片30所產生的熱可透過金屬載板22之(未被絕緣層24所覆蓋之)一底面有效地逸散。相反地，在第1圖所示之習知功率模組封裝1中，自 功率晶片13所產生的熱則無法透過金屬載板10有效地逸散，因為受到整面的(full-faced)絕緣層11之阻隔。因此，藉由圖案化的絕緣層24之設計，本實施例之功率模組封裝2可具有更好的散熱能力，從而可提高其可靠性。
如第2至4圖所示，第二半導體功率晶片40設置於導電層26上。再者，前述第一、第二半導體功率晶片30及40可分別透過一介面材料P安裝於金屬載板22及導電層26上，其中介面材料P可包括金屬合金、錫膏、銀膠或其他導電黏著劑。
在本實施例中，第一半導體功率晶片30為一水平式(lateral)半導體元件，例如為一高電壓開關(High-Voltage switch，簡稱HV switch)，而第二半導體功率晶片40為一垂直式(vertical)半導體元件，例如為一低電壓開關(Low-Voltage switch，簡稱LV switch)。
如第2及3圖所示，第一半導體功率晶片30具有相對之一主動端(亦即上表面32)及一底面端(亦即下表面34)，其中主動端上設有多個電極(包括一第一汲極接墊(first drain pad)30D、一第一源極接墊(first source pad)30S、及一第一閘極接墊(first gate pad)30G)，且第一半導體功率晶片30透過底面設置於金屬載板22上。值得一提的是，金屬載板22之第二部分222未電性連接第一半導體功率晶片30(水平式半導體元件)，而僅具有與第一半導體功率晶片30之底面相同的電性。由此，金屬載板22之第二部分222之底面可直接暴露在外，從而有利於散熱，且不須因為絕緣上之顧慮而使用一絕緣層以覆蓋之。此外，第二半導體功率晶片40具有相對之一上表面42及 一下表面44，其中上表面42上設有多個電極(包括一第二源極接墊(second source pad)40S及一第二閘極接墊(second gate pad)40G)，而下表面44上設有一電極(一第二汲極接墊(圖未示))，且第二半導體功率晶片40透過下表面44設置於導電層26上。
如第2圖所示，在本實施例中，第一半導體功率晶片30之第一汲極接墊30D透過至少一導線60電性連接金屬載板22之第一部份221，第一源極接墊30S透過至少一導線60電性連接導電層26，及第一閘極接墊30G透過至少一導線60電性連接第二半導體功率晶片40之第二源極接墊40S。另外，第二半導體功率晶片40之第二源極接墊40S透過至少一導線60電性連接金屬載板22之第三部分223，第二閘極接墊40G透過至少一導線60電性連接金屬載板22之第四部分224，及位於第二半導體功率晶片40之下表面44上之第二汲極接墊電性連接導電層26(亦即，第二汲極接墊亦電性連接第一半導體功率晶片30之第一源極接墊30S)。
再者，在本實施例中，第一半導體功率晶片30具有複數個並聯之高電壓電晶體(圖未示)，其中每一個高電壓電晶體，例如為一水平式空乏型(Depletion mode，簡稱D-mode)電晶體，具有與第一源極接墊30S電性連接之一第一源極(first source electrode)、與第一汲極接墊30D電性連接之一第一汲極(first drain electrode)、及與第一閘極接墊30G電性連接之一第一閘極(first gate electrode)。此外，前述在第一半導體功率晶片30中之每一個高電壓電晶體為一含氮的(nitride-based)電晶 體，例如為一具有氮化鎵(Gallium Nitride)材料之高電子移動率電晶體(High Electron Mobility Transistor，HEMT))。另一方面，在本實施例中，第二半導體功率晶片40具有複數個並聯之低電壓電晶體(圖未示)，其中每一個低電壓電晶體，例如為一垂直式增強型(Enhancement mode，簡稱E-mode)電晶體，具有與第二源極接墊40S電性連接之一第二源極(second source electrode)、與第二汲極接墊電性連接之一第二汲極(second drain electrode)、及與第二閘極接墊40G電性連接之一第二閘極(second gate electrode)。此外，前述每一個低電壓電晶體為一含矽的(silicon-based)電晶體。
如第2及3圖所示，兩個被動元件50設置於圖案化的絕緣金屬基板20上。其中，每一個被動元件50可為一電阻器、電容器、或電感器，並具有一第一端子52及一第二端子54。在本實施例中，其中一被動元件50電性連接金屬載板22之第一部份221及導電層26，而另一被動元件50則電性連接導電層26及金屬載板22之第三部分223。此外，前述兩個被動元件50亦可分別透過一介面材料P安裝於圖案化的絕緣金屬基板20上，且介面材料P可包括金屬合金、錫膏、銀膠或其他導電黏著劑。
藉由前述結構設計，可實現包括第一半導體功率晶片30、第二半導體功率晶片40、及兩個被動元件50之一串聯開關電路(cascade switch circuit)。相較於一單一開關電路(single switch circuit)，串聯開關電路適於承載較大之電壓及切換速度較快。
值得一提的是，前述功率模組封裝2可被應用在一 功率(power)相關之產品，例如變壓器或電源供應器。此外，相較於習知功率模組封裝1(第1圖)，由於具有圖案化的絕緣金屬基板(PIMS)20之設計，功率模組封裝2可具有更好的散熱能力及更高的可靠性。
儘管前述實施例中之第一半導體功率晶片30為一水平式半導體元件，但本發明不以此為限。在一些實施例中，第一半導體功率晶片30亦可為一垂直式半導體元件，只要金屬載板22之底面可由一絕緣層所覆蓋。另外，在一些實施例中，第一、第二半導體功率晶片30及40亦可為其他主動元件或驅動器(drivers)，而非一高電壓開關及一低電壓開關。
接著，介紹本發明不同實施例之一些具有不同結構之功率模組封裝。
第5圖顯示根據本發明另一實施例之功率模組封裝3之剖面示意圖。其中，功率模組封裝3與前述實施例(第2至4圖)之功率模組封裝2的差異在於，金屬載板22之第二部分222更具有一孔洞222A(或一凹槽或一狹長孔)，形成於其上表面，且未被絕緣層24所覆蓋(亦即孔洞222A形成於開口242中)，另外，第一半導體功率晶片30設置於孔洞222A中。由此，第一半導體功率晶片30可抵接孔洞222A之側壁及底面，使得自第一半導體功率晶片30所產生的熱可更輕易地轉移到金屬載板22，隨後再透過金屬載板22有效地逸散。
第6圖顯示根據本發明另一實施例之功率模組封裝4之剖面示意圖。其中，功率模組封裝4與前述實施例(第2至4圖)之功率模組封裝2的差異在於，金屬載板22之第二部分222 更具有一開口222B，貫穿第二部分222之上、下表面，且未被絕緣層24所覆蓋(亦即開口222B形成於開口242中)，另外，第一半導體功率晶片30設置於開口222B中。由此，第一半導體功率晶片30可抵接開口222B之側壁，並由金屬載板22之底面直接暴露在外，使得自第一半導體功率晶片30所產生的熱可更有效地逸散。
第7圖顯示根據本發明另一實施例之功率模組封裝5之立體示意圖。其中，功率模組封裝5與前述實施例(第2至4圖)之功率模組封裝2的差異在於，絕緣層24可被圖案化以具有相互分開的一第一圖案化絕緣部分241及一第二圖案化絕緣部分243。此外，第一半導體功率晶片30設置於第一、第二圖案化絕緣部分241及243之間(亦即第一半導體功率晶片30設置於第一、第二圖案化絕緣部分241及243之間之一開口242(一暴露區域)中)。換言之，第一、第二圖案化絕緣部分241及243被配置於第一半導體功率晶片30之兩相對側(相對地，第2圖所示實施例中之圖案化的絕緣層24則圍繞第一半導體功率晶片30)，且第一半導體功率晶片30直接連接金屬載板22之第二部分222。
再者，在本實施例(第7圖)中，導電層26可被圖案化以具有相互分開的一第一圖案化導電部分261及一第二圖案化導電部分262，且第一、第二圖案化導電部分261及262分別設置於第一、第二圖案化絕緣部分241及243上並部分地覆蓋第一、第二圖案化絕緣部分241及243。此外，第二半導體功率晶片40設置於第一圖案化導電部分261上並與其電性連接。值得 一提的是，在本實施例中，第一半導體功率晶片30之第一汲極接墊30D是先電性連接位於第二圖案化絕緣部分243上之第二圖案化導電部分262，接著再透過複數條導線60電性連接金屬載板22之第一部份221，而非如同第2圖所示之實施例，其第一半導體功率晶片30之第一汲極接墊30D是直接透過至少一導線60電性連接金屬載板22之第一部份221。
第8圖顯示根據本發明另一實施例之功率模組封裝6之立體示意圖。其中，功率模組封裝6與前述實施例(第2至4圖)之功率模組封裝2的差異在於，導電層26可被圖案化以具有相互分開的一第一圖案化導電部分261及一第二圖案化導電部分262，且第一、第二圖案化導電部分261及262被配置於第一半導體功率晶片30之兩相對側。此外，第二半導體功率晶片40設置於第一圖案化導電部分261上並與其電性連接。值得一提的是，在本實施例中，第一半導體功率晶片30之第一汲極接墊30D是先電性連接位於絕緣層24上之第二圖案化導電部分262，接著再透過複數條導線60電性連接金屬載板22之第一部份221，而非如同第2圖所示之實施例，其第一半導體功率晶片30之第一汲極接墊30D是直接透過至少一導線60電性連接金屬載板22之第一部份221。
再者，儘管本實施例(第8圖)中之圖案化的絕緣層24是圍繞第一半導體功率晶片30配置，但其亦可以部分地圍繞第一半導體功率晶片30，也就是說，第一半導體功率晶片30之至少一側可不被該圖案化的絕緣層24所圍繞。
接著，根據本發明一實施例，介紹前述圖案化的 絕緣金屬基板20(第2至8圖)之一種製造方法。請依序參照第9A至9E圖。
如第9A圖所示，首先提供一基板S，具有一絕緣層100及形成於絕緣層100之上表面100A上之一導電層101。在本實施例中，絕緣層100之材料可包括玻璃纖維(fiberglass)、環氧樹脂鋼板(epoxy fiberglass)、環氧樹脂(epoxies)、矽樹脂(silicones)、聚氨酯(urethanes)、或丙烯酸酯(acrylates)，並可加入氧化鋁(aluminum oxide)、氮化硼(boron nitride)、氧化鋅(zinc oxide)、或氮化鋁(aluminum nitride)等填料以增加其導熱性，而導電層101可由金屬材質(例如銅，或者於銅表面可進一步形成材質為鍍鎳鈀金或鈦金之表面處理層)製成。隨後，如第9B圖所示，執行一光微影(photolithography)製程，包括曝光(exposure)、顯影(developing)、及蝕刻(etching)等步驟，以使得絕緣層100上之導電層101被圖案化。
如第9C圖所示，在導電層101被圖案化之後，形成一黏著面(adhesive side)102於絕緣層100之下表面100B。在本實施例中，黏著面102係以施加一雙面黏著劑於絕緣層100之下表面100B的方式而形成。隨後，如第9D圖所示，執行一化學蝕刻、或一鑽孔(drill)製程，例如雷射或機械鑽孔，以形成穿過絕緣層100之至少一開口103。應瞭解的是，圖案化的導電層101、經過化學蝕刻或鑽孔製程之絕緣層100、及開口103，即分別對應於前述圖案化的絕緣金屬基板20(第2~8圖)中之圖案化的導電層26、圖案化的絕緣層24、及開口242。
如第9E圖所示，在穿過絕緣層100之開口103被形 成之後，提供一圖案化的金屬載板104(材質例如銅或其他含銅之合金)，例如一導線架(lead frame)，隨後，壓合(laminate)圖案化的金屬載板104於絕緣層100之黏著面102，其中金屬載板104對應於前述圖案化的絕緣金屬基板20(第2~8圖)中之金屬載板22，如此即完成一圖案化的絕緣金屬基板(PIMS)之製造，且該圖案化的絕緣金屬基板包括一金屬載板、設置於金屬載板上且部分地覆蓋金屬載板之一圖案化的絕緣層、及設置於圖案化的絕緣層上之一圖案化的導電層。
應瞭解的是，在本發明一些實施例中，在穿過絕緣層100之開口103被形成之後(第9D圖)，亦可先壓合一未圖案化的(non-patterned)金屬載板104於絕緣層100之黏著面102，隨後，再利用例如雷射鑽孔或光微影製程(包括曝光、顯影、及蝕刻等步驟)對壓合後之金屬載板104進行圖案化(第9E圖)，以完成一圖案化的絕緣金屬基板(PIMS)之製造，且該圖案化的絕緣金屬基板包括一金屬載板、設置於金屬載板上且部分地覆蓋金屬載板之一圖案化的絕緣層、及設置於圖案化的絕緣層上之一圖案化的導電層。
綜上所述，本發明提供一種包括一圖案化的絕緣金屬基板(PIMS)之功率模組封裝。由於圖案化的絕緣金屬基板中之圖案化的絕緣層不會阻隔安裝於基板上之半導體功率晶片所產生之熱的傳遞，故功率模組封裝可具有更好的散熱能力及更高的可靠性。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在 不脫離本發明之精神和範圍內，當可做些許之更動與潤飾。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (14)

  1. 一種基板，包括：一金屬載板；一圖案化的絕緣層，設置於該金屬載板上，且部分地覆蓋該金屬載板，其中該金屬載板具有一開口，未被該圖案化的絕緣層所覆蓋；以及一圖案化的導電層，設置於該圖案化的絕緣層上。
  2. 如申請專利範圍第1項所述的基板，其中該金屬載板具有一孔洞、一凹槽或一狹長孔，未被該圖案化的絕緣層所覆蓋。
  3. 如申請專利範圍第1項所述的基板，其中該金屬載板為一導線架，材質包括銅。
  4. 一種功率模組封裝，包括：一基板，具有一金屬載板、一圖案化的絕緣層以及一圖案化的導電層，該圖案化的絕緣層設置於該金屬載板上，且部分地覆蓋該金屬載板，該圖案化的導電層設置於該圖案化的絕緣層上；一第一晶片，其中該金屬載板具有一開口，未被該圖案化的絕緣層所覆蓋，且該第一晶片設置於該開口中；以及一第二晶片，設置於該圖案化的導電層上，且電性連接該第一晶片。
  5. 如申請專利範圍第4項所述的功率模組封裝，其中該第一晶片抵接該開口之側壁。
  6. 如申請專利範圍第4項所述的功率模組封裝，其中該圖案化的絕緣層具有一第一圖案化絕緣部分及一第二圖案化絕緣部分，該第一圖案化絕緣部分被該圖案化的導電層之一部份所覆蓋，且該第二晶片設置於該圖案化的導電層之該部份上。
  7. 如申請專利範圍第4項所述的功率模組封裝，其中該圖案化的絕緣層具有一第一圖案化絕緣部分及一第二圖案化絕緣部分，該第一圖案化絕緣部分被該圖案化的導電層之一部份所覆蓋，而該第二圖案化絕緣部分被該圖案化的導電層之另一部分所覆蓋，且該第一晶片電性連接該圖案化的導電層之該另一部分。
  8. 如申請專利範圍第4項所述的功率模組封裝，其中該第一晶片直接連接該金屬載板。
  9. 如申請專利範圍第4項所述的功率模組封裝，其中該金屬載板為一導線架，材質包括銅。
  10. 如申請專利範圍第4項所述的功率模組封裝，其中該第一晶片為一水平式半導體元件。
  11. 如申請專利範圍第4項所述的功率模組封裝，其中該第二晶片為一垂直式半導體元件。
  12. 如申請專利範圍第4項所述的功率模組封裝，其中該第一晶片具有相對之一主動端及一底面端，該主動端上設有複數個電極，且該第一晶片透過該底面端設置於該金屬載板上。
  13. 一種圖案化的絕緣金屬基板之製造方法，包括：提供一基板，具有一絕緣層及一圖案化的導電層，該圖案化的導電層覆蓋該絕緣層之一上表面；形成一黏著面於該絕緣層之一下表面；形成一開口，穿過該絕緣層；以及壓合一圖案化的金屬載板於該絕緣層之該黏著面。
  14. 一種圖案化的絕緣金屬基板之製造方法，包括：提供一基板，具有一絕緣層及一圖案化的導電層，該圖案化的導電層覆蓋該絕緣層之一上表面；形成一黏著面於該絕緣層之一下表面；形成一開口，穿過該絕緣層；壓合一金屬載板於該絕緣層之該黏著面；以及圖案化壓合後之該金屬載板。
TW105122351A 2016-04-29 2016-07-15 基板、功率模組封裝、及圖案化的絕緣金屬基板之製造方法 TWI650843B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/142,458 2016-04-29
US15/142,588 US9865531B2 (en) 2016-04-29 2016-04-29 Power module package having patterned insulation metal substrate
US15/142,588 2016-04-29
US15/142,458 US9905439B2 (en) 2016-04-29 2016-04-29 Power module package having patterned insulation metal substrate

Publications (2)

Publication Number Publication Date
TW201742229A TW201742229A (zh) 2017-12-01
TWI650843B true TWI650843B (zh) 2019-02-11

Family

ID=60222934

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105122351A TWI650843B (zh) 2016-04-29 2016-07-15 基板、功率模組封裝、及圖案化的絕緣金屬基板之製造方法

Country Status (2)

Country Link
CN (1) CN107342275A (zh)
TW (1) TWI650843B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818568B1 (en) * 2019-06-28 2020-10-27 Alpha And Omega Semiconductor (Cayman) Ltd. Super-fast transient response (STR) AC/DC converter for high power density charging application
TWI716075B (zh) 2019-08-19 2021-01-11 尼克森微電子股份有限公司 功率模組
CN112397496A (zh) * 2019-08-19 2021-02-23 尼克森微电子股份有限公司 功率模块
TWI693682B (zh) 2019-08-28 2020-05-11 財團法人工業技術研究院 電子元件封裝結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001554A1 (en) * 2007-06-26 2009-01-01 Infineon Technologies Ag Semiconductor device
CN201845773U (zh) * 2010-08-27 2011-05-25 苏州科医世凯半导体技术有限责任公司 大功率led封装模组
TW201301460A (zh) * 2011-06-20 2013-01-01 Cyntec Co Ltd 一種封裝結構及其製造方法
US20130154123A1 (en) * 2011-12-20 2013-06-20 Infineon Technologies Ag Semiconductor Device and Fabrication Method
CN103855914A (zh) * 2012-12-03 2014-06-11 台达电子工业股份有限公司 电源系统及其中的功率模块以及制作功率模块的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
JP2008187101A (ja) * 2007-01-31 2008-08-14 Yamaha Corp 半導体装置及び半導体装置の実装構造
DE102008001414A1 (de) * 2008-04-28 2009-10-29 Robert Bosch Gmbh Substrat-Schaltungsmodul mit Bauteilen in mehreren Kontaktierungsebenen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001554A1 (en) * 2007-06-26 2009-01-01 Infineon Technologies Ag Semiconductor device
CN201845773U (zh) * 2010-08-27 2011-05-25 苏州科医世凯半导体技术有限责任公司 大功率led封装模组
TW201301460A (zh) * 2011-06-20 2013-01-01 Cyntec Co Ltd 一種封裝結構及其製造方法
US20130154123A1 (en) * 2011-12-20 2013-06-20 Infineon Technologies Ag Semiconductor Device and Fabrication Method
CN103855914A (zh) * 2012-12-03 2014-06-11 台达电子工业股份有限公司 电源系统及其中的功率模块以及制作功率模块的方法

Also Published As

Publication number Publication date
CN107342275A (zh) 2017-11-10
TW201742229A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
TWI633631B (zh) 封裝結構
CN108447857B (zh) 三维空间封装结构及其制造方法
TWI556388B (zh) 內埋式封裝裝置
TWI601269B (zh) 半導體裝置
TWI579982B (zh) 功率模組封裝結構
TWI650843B (zh) 基板、功率模組封裝、及圖案化的絕緣金屬基板之製造方法
US11081472B2 (en) Stacked die multichip module package
TW201526178A (zh) 晶片封裝結構
US9905439B2 (en) Power module package having patterned insulation metal substrate
TW201907532A (zh) 半導體封裝結構及其製作方法
JP2022523671A (ja) 露出したクリップを備える電子デバイスフリップチップパッケージ
US9865531B2 (en) Power module package having patterned insulation metal substrate
KR20220007878A (ko) 양면 냉각을 갖는 전자 디바이스
KR20120138984A (ko) 전력 모듈 패키지 및 그 제조방법
TWI567883B (zh) 具有複合基材的電子系統
TWI557856B (zh) 積體電路元件及其封裝結構
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
TWI423405B (zh) 具載板之封裝結構
TW202221863A (zh) 半導體封裝結構及其製造方法
US12100665B2 (en) Semiconductor package structure and manufacturing method thereof
TWI664704B (zh) 半導體裝置及包含其之封裝結構
TW201635456A (zh) 電子封裝件及其製法
KR100626749B1 (ko) 전력 반도체 모듈 접합 구조
TWI538155B (zh) 多晶片疊層之封裝結構及其封裝方法
CN118073339A (zh) 一种控制器件的封装结构及其封装方法