DE102017128243A1 - Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren - Google Patents

Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren Download PDF

Info

Publication number
DE102017128243A1
DE102017128243A1 DE102017128243.2A DE102017128243A DE102017128243A1 DE 102017128243 A1 DE102017128243 A1 DE 102017128243A1 DE 102017128243 A DE102017128243 A DE 102017128243A DE 102017128243 A1 DE102017128243 A1 DE 102017128243A1
Authority
DE
Germany
Prior art keywords
field stop
stop zone
doping concentration
doping
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017128243.2A
Other languages
English (en)
Other versions
DE102017128243B4 (de
Inventor
Oana Spulber
Wolfgang Rösner
Matthias Künle
Christian Sandow
Christoph Weiss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017128243.2A priority Critical patent/DE102017128243B4/de
Priority to US16/202,567 priority patent/US11004963B2/en
Priority to CN201811443365.6A priority patent/CN109841518A/zh
Publication of DE102017128243A1 publication Critical patent/DE102017128243A1/de
Application granted granted Critical
Publication of DE102017128243B4 publication Critical patent/DE102017128243B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Thyristors (AREA)

Abstract

Eine Ausführungsform bezieht sich auf ein Verfahren zum Herstellen eines Bipolartransistors mit isoliertem Gate in einem Halbleiterkörper. Ein erster Feldstoppzonenbereich eines ersten Leitfähigkeitstyps wird auf einem Halbleitersubstrat ausgebildet. Ein zweiter Feldstoppzonenbereich des ersten Leitfähigkeitstyps wird auf dem ersten Feldstoppzonenbereich ausgebildet. Eine Driftzone des ersten Leitfähigkeitstyps wird auf dem zweiten Feldstoppzonenbereich gebildet. Eine Dotierungskonzentration in der Driftzone ist entlang einer vertikalen Ausdehnung von mehr als 30 % einer Dicke des Halbleiterkörpers bei Fertigstellung des Bipolartransistors mit isoliertem Gate geringer als 10cm.

Description

  • HINTERGRUND
  • Bipolartransistoren mit isoliertem Gate (IGBTs) sind dafür ausgelegt, eine Vielzahl von Anforderungen, zum Beispiel in Bezug auf Operationsverluste, Sperrspannung, Schwingungsverhalten während des Abschaltens und Widerstandsfähigkeit gegen kosmische Strahlung, zu erfüllen. Wenn bestimmte Vorrichtungscharakteristiken durch Einstellen spezifischer Layoutparameter verbessert werden, kann dies zu einem negativen Einfluss auf andere Vorrichtungscharakteristiken führen. Folglich kann eine IGBT-Auslegung einen Kompromiss zwischen Anforderungen an verschiedene Vorrichtungscharakteristiken erfordern.
  • Somit ist es wünschenswert, einen Bipolartransistor mit isoliertem Gate und ein Verfahren zum Herstellen eines Halbleiters mit einem Bipolartransistor mit isoliertem Gate, der eine Feldstoppzone umfasst, zu verbessern, der einen verbesserten Kompromiss zwischen Vorrichtungscharakteristiken ermöglicht.
  • ZUSAMMENFASSUNG
  • Die vorliegende Offenbarung bezieht sich auf ein Verfahren zum Herstellen eines Bipolartransistors mit isoliertem Gate in einem Halbleiterkörper. Das Verfahren umfasst ein Ausbilden eines ersten Feldstoppzonenbereichs eines ersten Leitfähigkeitstyps auf einem Halbleitersubstrat. Ferner umfasst das Verfahren ein Ausbilden eines zweiten Feldstoppzonenbereichs des ersten Leitfähigkeitstyps auf dem ersten Feldstoppzonenbereich. Weiterhin umfasst das Verfahren ein Ausbilden einer Driftzone des ersten Leitfähigkeitstyps auf dem zweiten Feldstoppzonenbereich. Eine Dotierungskonzentration in der Driftzone ist entlang einer vertikalen Erstreckung bzw. Ausdehnung von mehr als 30 % einer Dicke des Halbleiterkörpers bei Fertigstellung des Bipolartransistors mit isoliertem Gate geringer als 1013 cm-3.
  • Die vorliegende Offenbarung bezieht sich auf einen Bipolartransistor mit isoliertem Gate. Der Bipolartransistor mit isoliertem Gate umfasst eine Driftzone eines ersten Leitfähigkeitstyps in einem Halbleiterkörper. Der Bipolartransistor mit isoliertem Gate umfasst ferner einen ersten Feldstoppzonenbereich des ersten Leitfähigkeitstyps im Halbleiterkörper. Der Bipolartransistor mit isoliertem Gate umfasst weiterhin einen zweiten Feldstoppzonenbereich des ersten Leitfähigkeitstyps im Halbleiterkörper zwischen der Driftzone und dem ersten Feldstoppzonenbereich. Eine Dotierungskonzentration in der Driftzone ist entlang einer vertikalen Ausdehnung von mehr als 30 % einer Dicke des Halbleiterkörpers geringer als 1013 cm-3.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden Detailbeschreibung und beim Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Erfindung. Andere Ausführungsformen der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende detaillierte Beschreibung besser verstanden werden.
    • 1 ist ein Flussdiagramm, das ein Beispiel zum Herstellen eines Bipolartransistors mit isoliertem Gate veranschaulicht.
    • 2 bis 4 sind Querschnittsansichten, die Beispiele von Bipolartransistoren mit isoliertem Gate veranschaulichen.
    • 5 ist eine schematische grafische Darstellung, die Abschalt-Energieverluste Eoff gegen Leitungsverluste, quantifiziert durch eine Kollektor-Emitter-Sättigungsspannung Vcesat, für IGBTs veranschaulicht.
    • 6 ist eine grafische Darstellung, die eine Kollektor-Emitter-Spannung Vce gegen die Zeit für Kollektor-Emitter-Spannungspegel von IGBTs veranschaulicht.
    • 7 ist eine grafische Darstellung, die eine Ausfall-FIT (failure in time)-Rate, in Stunden, gegen eine Kollektor-Spannung Vce von IGBTs veranschaulicht.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es versteht sich, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Der Begriff „horizontal“, wie er in dieser Beschreibung verwendet ist, soll eine Orientierung im Wesentlichen parallel zu einer ersten oder Hauptoberfläche eines Halbleitersubstrats oder -körpers beschreiben. Diese kann beispielsweise die Oberfläche des Wafers oder eines Die bzw. eines Chips sein.
  • Der Begriff „vertikal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche, d.h. parallel zur Normalenrichtung der ersten Oberfläche, des Halbleitersubstrats oder -körpers angeordnet ist.
  • In dieser Beschreibung wird eine zweite Oberfläche eines Halbleitersubstrates oder Halbleiterkörpers als durch die untere oder Rückseitenoberfläche gebildet angesehen, während die erste Oberfläche als durch die obere, Vorderseite oder Hauptoberfläche des Halbleitersubstrates gebildet betrachtet wird. Die Ausdrücke „oberhalb“ und „unterhalb“, wie diese in der vorliegenden Beschreibung verwendet werden, sollen daher eine relative Lage eines strukturellen Merkmals zu einem anderen beschreiben.
  • In dieser Beschreibung bezieht sich n-dotiert auf einen ersten Leitfähigkeitstyp, während p-dotiert auf einen zweiten Leitfähigkeitstyp bezogen ist. Alternativ können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein können.
  • 1 ist ein schematisches Flussdiagramm zum Veranschaulichen eines Verfahrens 1000 zum Herstellen eines Bipolartransistors mit isoliertem Gate in einem Halbleiterkörper. Der Halbleiterkörper weist gegenüberliegende erste und zweite Oberflächen, zum Beispiel vordere und rückwärtige Oberflächen, auf und kann unter anderem und beispielsweise ein Halbleitersubstrat und eine oder mehrere funktionale Schichten wie eine Feldstoppzone(n) und eine Driftzone auf dem Halbleitersubstrat umfassen. Während einer Prozessierung des Bipolartransistors mit isoliertem Gate kann aufgrund einer Abscheidung von Schichten auf dem Halbleitersubstrat eine Dicke des Halbleiterkörpers zunehmen.
  • Man wird erkennen, dass, obgleich das Verfahren 1000 im Folgenden als eine Reihe von Vorgängen oder Ereignissen veranschaulicht und beschrieben ist, die veranschaulichte Reihenfolge derartiger Vorgänge oder Ereignisse nicht in einem beschränkenden Sinn zu interpretieren ist. Beispielsweise können einige Vorgänge in verschiedenen Reihenfolgen und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen abgesehen von jenen, die hierin veranschaulicht und/oder beschrieben sind, stattfinden. Außerdem müssen nicht alle veranschaulichten Vorgänge erforderlich sein, um einen oder mehrere Aspekte von Ausführungsformen der Offenbarung hierin zu verwirklichen. Auch einer oder mehrere der hierin dargestellten Vorgänge können in einem oder mehreren getrennten Vorgängen und/oder Phasen ausgeführt werden.
  • Prozessmerkmal S100 umfasst ein Ausbilden eines Feldstoppzonenbereichs eines ersten Leitfähigkeitstyps auf einem Halbleitersubstrat. In einer oder mehreren Ausführungsformen kann ein Schichtwachstumsprozess, zum Beispiel eine Flüssigphasen-Epitaxie (LPE), eine Molekularstrahl-Epitaxie (MBE) oder eine chemische Gasphasenabscheidung (CVD), genutzt werden. In einer oder mehreren Ausführungsformen kann eine in-situ-Dotierung während des Schichtwachstumsprozesses genutzt werden, um ein Ziel-Dotierungsprofil in dem ersten Feldstoppzonenbereich ganz oder teilweise festzulegen. Ein oder mehrere Dotierungsprozesse, zum Beispiel Diffusions- und/oder Ionenimplantationsprozesse, können sich anschließen, um das Dotierungsprofil in dem ersten Feldstoppzonenbereich festzulegen. In einer oder mehreren Ausführungsformen können eine Protonenimplantation und ein Ausheilen genutzt werden, um das Dotierungsprofil in dem ersten Feldstoppzonenbereich festzulegen. Eine oder mehrere Protonenimplantationen können durch eine zweite Oberfläche, zum Beispiel eine rückwärtige Oberfläche, des Halbleiterkörpers nach einem Prozessieren von IGBT-Elementen wie etwa eines oder mehrerer eines Body, einer Source, eines Gate an der ersten Oberfläche, beispielsweise einer vorderen Oberfläche, des Halbleiterkörpers ausgeführt werden.
  • Das Halbleitersubstrat kann ein Halbleiterwafer, zum Beispiel ein Siliziumwafer, sein. In einer oder mehreren Ausführungsformen ist der Halbleiterwafer ein Siliziumwafer, der durch einen Czochralski-Wachstumsprozess erhalten wurde, zum Beispiel ein magnetischer Czochralski-(MCZ-)Siliziumwafer. Gemäß anderen Ausführungsformen kann das Halbleitersubstrat aus einem anderen einkristallinen Halbleitermaterial wie etwa Siliziumcarbid SiC, Galliumarsenid GaAs, Galliumnitrid GaN oder einem AIIIBV-Halbleiter, Germanium Ge oder einem Silizium-Germanium-Kristall SiGe bestehen.
  • Prozessmerkmal S110 umfasst ein Ausbilden eines zweiten Feldstoppzonenbereichs des ersten Leitfähigkeitstyps auf dem ersten Feldstoppzonenbereich. Ähnlich dem ersten Feldstoppzonenbereich kann in einer oder mehreren Ausführungsformen ein Schichtwachstumsprozess, zum Beispiel eine Flüssigphasen-Epitaxie (LPE), eine Molekularstrahl-Epitaxie (MBE) oder eine chemische Gasphasenabscheidung (CVD), genutzt werden, um den zweiten Feldstoppzonenbereich auszubilden. In einer oder mehreren Ausführungsformen kann eine in-situ-Dotierung während des Schichtwachstumsprozesses genutzt werden, um ein Ziel-Dotierungsprofil in dem zweiten Feldstoppzonenbereich ganz oder teilweise festzulegen. Ein oder mehrere Dotierungsprozesse, zum Beispiel Diffusions- und/oder Ionenimplantationsprozesse, können sich anschließen, um das Dotierungsprofil in dem zweiten Feldstoppzonenbereich festzulegen. In einer oder mehreren Ausführungsformen können eine Protonenimplantation und ein Ausheilen genutzt werden, um das Dotierungsprofil in dem zweiten Feldstoppzonenbereich festzulegen. Eine oder mehrere Protonenimplantationen können durch eine zweite Oberfläche, zum Beispiel eine rückwärtige Oberfläche, des Halbleiterkörpers nach Prozessieren von IGBT-Elementen wie etwa eines oder mehrerer eines Body, einer Source, eines Gate an der ersten Oberfläche, zum Beispiel einer vorderen Oberfläche, des Halbleiterkörpers ausgeführt werden. In einer oder mehreren Ausführungsformen können die ersten und zweiten Feldstoppzonenbereiche in ein und derselben Anlage für ein Schichtwachstum, zum Beispiel in ein und derselben Anlage für ein Schichtwachstum wie etwa einer Kammer für eine chemische Gasphasenabscheidung unter niedrigem Druck oder Atmosphärendruck (LPCVD oder APCVD), gebildet werden.
  • In einer oder mehreren Ausführungsformen wird eine maximale Dotierungskonzentration in dem zweiten Feldstoppzonenbereich mittels in-situ-Dotierung festgelegt.
  • In einer oder mehreren Ausführungsformen wird eine maximale Dotierungskonzentration in dem zweiten Feldstoppzonenbereich durch eine Dotierungsspitze festgelegt, die mittels Implantation von Dotierstoffionen und Aktivierung erzeugt wird, zum Beispiel mittels Protonenimplantation und Ausheilen erzeugter wasserstoffbezogener Donatoren.
  • In einer oder mehreren Ausführungsformen umfasst ein Festlegen der Dotierungskonzentration in dem zweiten Feldstoppzonenbereich ein Festlegen eines konstanten Dotierungsprofils entlang einer vertikalen Ausdehnung des zweiten Feldstoppzonenbereichs in einem Bereich von 4 bis 15 µm. Das konstante Dotierungsprofil kann beispielsweise mittels in-situ-Dotierung während eines Schichtwachstums festgelegt werden und kann eine Relaxation elektrischer Feldstärke während eines Abschaltvorgangs und eine Reduzierung eines Schwingungsverhaltens ermöglichen.
  • In einer oder mehreren Ausführungsformen umfasst das Verfahren 1000 ferner ein Festlegen eines Verhältnisses einer durchschnittlichen Dotierungskonzentration in dem ersten Feldstoppzonenbereich zu einer durchschnittlichen Dotierungskonzentration in dem zweiten Feldstoppzonenbereich in einem Bereich von 5 bis 30, wodurch ermöglicht wird, eine Expansion eines Raumladungsgebiets zu einer zweiten Oberfläche, zum Beispiel einer rückwärtigen Oberfläche, des Halbleiterkörpers während Operationszuständen des IGBT zu stoppen.
  • Prozessmerkmal S120 umfasst ein Ausbilden einer Driftzone des ersten Leitfähigkeitstyps auf dem zweiten Feldstoppzonenbereich. Eine Dotierungskonzentration in der Driftzone wird entlang einer vertikalen Ausdehnung von mehr als 30 % oder mehr als 40 % oder sogar mehr als 50 % einer Dicke des Halbleiterkörpers bei Fertigstellung des Bipolartransistors mit isoliertem Gate geringer als 1013 cm-3 festgelegt. Somit entspricht die vertikale Ausdehnung einem vertikalen Abschnitt in der Driftzone, der zumindest 30 % einer Dicke des Halbleiterkörpers beträgt, nachdem eine Prozessierung des Bipolartransistors mit isoliertem Gate abgeschlossen ist. Die Dicke des Halbleiterkörpers entspricht somit einer vertikalen Distanz zwischen gegenüberliegenden Oberflächen des Halbleiterkörpers bei Fertigstellung des Bipolartransistors mit isoliertem Gate.
  • In einer oder mehreren Ausführungsformen wird die Dotierungskonzentration in der Driftzone durch eine Hintergrunddotierung einer Anlage für epitaktisches Wachstum mit geschlossenen Einlässen für Dotierungsgas festgelegt. Dadurch kann eine Dotierungskonzentration in der Driftzone gesenkt werden.
  • In einer oder mehreren Ausführungsformen umfasst ein Festlegen der Dotierungskonzentration in der Driftzone ferner ein Gegendotieren. Mittels Gegendotieren kann eine Dotierungskonzentration in der Driftzone weiter gesenkt werden. In einer oder mehreren Ausführungsformen werden die ersten und zweiten Feldstoppzonenbereiche und die Driftzone in ein und derselben Anlage für epitaktisches Wachstum gebildet. Dies kann eine genauere Festlegung der Dotierungskonzentrationen der Driftzone und der ersten und zweiten Feldstoppzonenbereiche in Bezug aufeinander ermöglichen, wodurch beispielsweise eine präzisere Festlegung elektrischer Feldprofile während verschiedener Betriebsmodi der Vorrichtung ermöglicht wird.
  • In einer oder mehreren Ausführungsformen wird die Anlage für epitaktisches Wachstum, zum Beispiel eine Wachstumskammer oder ein Wachstumsreaktor, zwischen einer Ausbildung des zweiten Feldstoppzonenbereichs und der Driftzone mit H2-Gas durchgespült. Durchspülen mit H2 wird genutzt, um die Wachstumskammer oder den Wachstumsreaktor zwischen einer Ausbildung des zweiten Feldstoppzonenbereichs und der Driftzone zu reinigen, wodurch ein präziserer und steilerer Übergang zwischen einer Dotierungskonzentration in dem zweiten Feldstoppzonenbereich und einer vergleichsweise geringeren Dotierungskonzentration in der Driftzone ermöglicht wird.
  • In einer oder mehreren Ausführungsformen wird ein Verhältnis einer maximalen Dotierungskonzentration in dem zweiten Feldstoppzonenbereich auf eine minimale Dotierungskonzentration in der Driftzone in einem Bereich von 50 bis 500 festgelegt. Der zweite Feldstoppzonenbereich ermöglicht ein Verlangsamen einer Expansion eines Raumladungsgebiets durch den zweiten und in den ersten Feldstoppzonenbereich während eines Abschaltvorgangs des IGBT.
  • In einer oder mehreren Ausführungsformen wird ein Gradient eines Dotierungskonzentrationsprofils in einem Übergangsgebiet zwischen dem ersten Feldstoppzonenbereich und dem zweiten Feldstoppzonenbereich kleiner als 1020 Dotierstoffatome/cm-4 festgelegt. Der Gradient eines Dotierungskonzentrationsprofils in einem Übergangsgebiet zwischen dem zweiten Feldstoppzonenbereich und der Driftzone kann ebenfalls kleiner als 1020 Dotierstoffatome/cm-4 eingerichtet werden. Dies ermöglicht eine verbesserte Sanftheit (engl. softness).
  • In einer oder mehreren Ausführungsformen ist q1 gleich einem Integral einer Ladung eines ionisierten Dotierstoffs entlang einer vertikalen Ausdehnung des ersten Feldstoppzonenbereichs, und q2 ist gleich einem Integral einer Ladung eines ionisierten Dotierstoffs entlang einer vertikalen Ausdehnung des zweiten Feldstoppzonenbereichs, und ein Dotierungskonzentrationsprofil der ersten und zweiten Feldstoppzonenbereiche wird eingestellt, um ein Verhältnis von q2 zu q1 in einem Bereich von 1 zu 8 festzulegen.
  • Eine Summe von q1 und q2 kann kleiner als eine Durchbruchladung des Halbleiterkörpers festgelegt werden, wodurch eine effektive Feldstoppfunktion der ersten und zweiten Feldstoppzonenbereiche ermöglicht wird. In einer oder mehreren Ausführungsformen wird q1 kleiner als 60 % einer Durchbruchladung des Halbleiterkörpers festgelegt.
  • In einer oder mehreren Ausführungsformen umfasst das Verfahren ferner ein Abdünnen des Halbleiterkörpers durch Abtragen von Material des Halbleitersubstrats von einer zweiten Oberfläche des Halbleiterkörpers, die der ersten Oberfläche gegenüberliegt. Eine Materialabtragung kann ausgeführt werden, indem eine mechanische Materialabtragung, zum Beispiel Läppen und Polieren, eine chemische Ätzung, eine Plasmaätzung oder ein Laserabtrag genutzt wird. In einer oder mehreren Ausführungsformen wird ein Abdünnen nach Ausbildung von IGBT-Dotierungsgebieten an der ersten Oberfläche, zum Beispiel nach Ausbildung von Source- und Bodygebieten an der ersten Oberfläche, oder nach Ausbildung einer oder mehrerer Gateelektroden und eines oder mehrerer Gatedielektrika an der ersten Oberfläche, ausgeführt. In einer oder mehreren Ausführungsformen wird ein Abdünnen vor einer Ionenimplantation von Dotierstoffionen an einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche, zum Beispiel bevor Dotierstoffionen implantiert werden, die ein rückseitiges Emittergebiet der zweiten Oberfläche des IGBT bilden, oder beispielsweise nach einer Ionenimplantation von der Dotierstoffionen zum Einrichten eines Dotierungsprofils in dem ersten Feldstoppzonenbereich ausgeführt.
  • In einer oder mehreren Ausführungsformen umfasst das Verfahren 1000 ferner ein Festlegen einer fünfmal größeren Dotierungskonzentration in einem oberen Bereich der Driftzone als eine minimale Dotierungskonzentration der Driftzone. Dies kann ein Entkoppeln von Driftzonenkonzentrationen in oberen Teilen der Driftzone auf der einen Seite, die einen Einfluss auf Charakteristiken eines Kanalgebiets wie etwa eine Schwellenspannung oder auf Spannungssperrvermögen in Randabschlussgebieten haben können, und in Masse- bzw. Haupt- und unteren Teilen der Driftzone auf der anderen Seite, die beispielsweise einen Einfluss auf die Unempfindlichkeit gegen kosmische Strahlung und Operationsverluste haben können, ermöglichen.
  • In einigen Ausführungsformen ist der IGBT ein Leistungs-IGBT mit einem maximalen Nenn-Laststrom von mehr als 1 A und einer Nenn-Durchbruchspannung von Lastanschluss zu Lastanschluss, die größer als 300 V oder größer als 400 V oder größer als 600 V oder größer als 650 V oder größer als 900 V oder größer als 1000 V oder größer als 1200 V oder größer als 1600 V oder größer als 1700 V oder größer als 3300 V oder größer als 4500 V, beispielsweise 6500 V, ist.
  • 2 ist eine Querschnittsansicht eines Halbleiterkörpers 100, um ein Beispiel eines Bipolartransistors 1001 mit isoliertem Gate zu veranschaulichen. Eine Ausbildung des in 2 veranschaulichten IGBT 1001 kann zum Beispiel Prozessmerkmale S100 bis S120 umfassen, die unter Bezugnahme auf ein Flussdiagramm des Verfahrens 1000, das in 1 veranschaulicht ist, beschrieben wurden.
  • Der IGBT 1001 umfasst eine n--dotierte Driftzone 102 im Halbleiterkörper 100. Der IGBT 1001 umfasst ferner einen ersten n-dotierten Feldstoppzonenbereich 104 in dem Halbleiterkörper 100. Weiter umfasst der IBGT 1001 einen zweiten n-dotierten Feldstoppzonenbereich 106 zwischen der Driftzone 102 und dem ersten Feldstoppzonenbereich 104. Eine Dotierungskonzentration in der Driftzone ist entlang einer vertikalen Ausdehnung von mehr als 30 % der Dicke des Halbleiterkörpers 100 geringer als 1013 cm-3.
  • Der IGBT 1001 umfasst ferner einen oberen IGBT-Zellenbereich 110, der an die erste Oberfläche 108 grenzt. In dem oberen IGBT-Zellenbereich können in jeder beliebigen gewünschten Ausgestaltung der oberen Zelle Source-, Body-, Bodykontakt- und weitere dotierte Halbleitergebiete ausgebildet werden. Je nach der spezifischen Ausgestaltung der oberen Zelle können Gräben, die Gate- und optionale Feldelektrode(n) aufweisen, teilweise oder ganz in dem oberen Zellenbereich 110 angeordnet sein. Die Ausgestaltungen oberer Zellen, die eine planare Gateelektrode, ein Gatedielektrikum (Gatedielektrika) und Gateelektrode(n) umfassen, können beispielsweise auf dem Halbleiterkörper 100 an der ersten Oberfläche 108 ausgebildet sein. In Abhängigkeit von der spezifischen Ausgestaltung der oberen Zelle kann sich die Driftzone 102, zum Beispiel in IGBTs mit planaren Gates, bis zur ersten Oberfläche 108 erstrecken.
  • Der IGBT 1001 umfasst ferner ein p+-dotiertes Emittergebiet 112 an einer zweiten Oberfläche 114 des Halbleiterkörpers 100, die der ersten Oberfläche 108 gegenüberliegt. In einer oder mehreren Ausführungsformen ist der IGBT rückwärts leitend, d.h. ein rückwärts leitender Bipolartransistor mit isoliertem Gate (RC-IGBT), und umfasst ferner n+-dotierte Gebiete, die zwischen Teilen des p+-dotierten Emittergebiets 112 an die zweite Oberfläche 114 grenzen.
  • Der IGBT 1001 umfasst ferner einen ersten Lastanschlusskontakt L1, der mit dem Halbleiterkörper 100 an der ersten Oberfläche 108 elektrisch gekoppelt ist. Weiterhin umfasst der IGBT einen Steueranschlusskontakt C, der mit einer Steuerelektrode, zum Beispiel einer Gateelektrode in einer planaren oder Graben-Gatestruktur, an der ersten Oberfläche 108 elektrisch gekoppelt ist. Der IGBT umfasst überdies einen zweiten Lastanschlusskontakt L2, der mit dem p+-dotierten Emittergebiet 112 an der zweiten Oberfläche 114 des Halbleiterkörpers 100 elektrisch gekoppelt ist. Jeder der Kontakte kann ein oder mehrere leitfähige Materialien, zum Beispiel Metalle, Legierungen, Silizide oder hochdotierte Halbleitermaterialien, enthalten.
  • Ein simuliertes Profil einer elektrischen Feldstärke bei einer Sperrspannung Vb entlang einer Tiefe d des Halbleiterkörpers 100, der mit dem IGBT 1001 verbunden ist, ist durch c1 bezeichnet. Ein simuliertes Profil einer elektrischen Feldstärke bei der Sperrspannung Vb, die mit einem Vergleichsbeispiel eines IGBT mit einer größeren Dotierungskonzentration in der Driftzone und einer größeren Substratdicke verbunden ist, ist durch c2 bezeichnet. Ein Verringern der Dotierungskonzentration in der Driftzone 102 auf Konzentrationswerte, die entlang einer vertikalen Ausdehnung von mehr als 30 % der Dicke des Halbleiterkörpers 100 kleiner als 1013 cm-3 sind, ermöglicht eine Reduzierung der Dicke des Halbleiterkörpers 100 unter Beibehaltung einer Unempfindlichkeit gegen kosmische Strahlung aufgrund einer Reduzierung eines elektrischen Feldgradienten und aufgrund einer Reduzierung einer Spitzenstärke des elektrischen Felds in der Driftzone 102. Die Spitzenstärke Ep2 des elektrischen Feldes des IGBT, der mit Profil c2 verbunden ist, ist größer als eine Spitzenstärke Ep1 des elektrischen Feldes des IGBT, der mit dem Profil c1 verbunden ist. Eine Ausdehnung eines Raumladungsgebiets des IGBT 1001, der mit dem Profil c1 verbunden ist, bei der Sperrspannung Vb ist aufgrund eines kleineren elektrischen Feldgradienten in der Driftzone 102 des IGBT 1001 geringer als eine Ausdehnung eines Raumladungsgebiets des mit dem Profil c2 verbundenen IGBT bei der Sperrspannung Vb.
  • In einer oder mehreren Ausführungsformen weist der IGBT 1001 ferner eine Dotierungskonzentration in einem oberen Bereich der Driftzone 102 auf, zum Beispiel in einem Gebiet der Driftzone 102, das an ein Gatedielektrikum einer planaren Gatestruktur oder einer Graben-Gatestruktur grenzt, die mehr als zweimal so groß wie eine minimale Dotierungskonzentration der Driftzone 102 ist. Dies kann ein Entkoppeln von Driftzonenkonzentrationen in oberen Teilen der Driftzone auf der einen Seite, die einen Einfluss auf Kanalgebiets-Charakteristiken wie etwa eine Schwellenspannung oder auf ein Spannungssperrvermögen in Randabschlussgebieten haben können, und in Haupt- und unteren Teilen der Driftzone auf der anderen Seite, die einen Einfluss auf die Unempfindlichkeit gegen kosmische Strahlung und Operationsverluste haben können, ermöglichen.
  • 3 ist eine Querschnittsansicht des Halbleiterkörpers 100, die ein Beispiel eines Bipolartransistors 1002 mit isoliertem Gate veranschaulicht. Eine Ausbildung des in 3 veranschaulichten IGBT 1002 kann beispielsweise Prozessmerkmale S100 bis S120 umfassen, die unter Bezugnahme auf das Flussdiagramm des Verfahrens 1000 beschrieben wurden, das in 1 veranschaulicht ist. Der in 2 veranschaulichte IGBT 1001 und der in 3 veranschaulichte IGBT 1002 sind bezüglich des Vorhandenseins struktureller Merkmale wie etwa der Driftzone 102 und der ersten und zweiten Feldstoppzonenbereiche 104, 106, die wie unter Bezugnahme auf das in 1 veranschaulichte Verfahren 1000 beschrieben hergestellt werden können, ähnlich.
  • Die Dotierungskonzentration der Driftzone 102 ist entlang einer vertikalen Ausdehnung von mehr als 30 % der Dicke des Halbleiterkörpers 100 geringer als 1013 cm-3. Eine maximale Dotierungskonzentration in dem ersten Feldstoppzonenbereich 104 ist durch eine erste Dotierungsspitze P1 bestimmt. Die erste Dotierungsspitze P1 kann mittels Ionenimplantation und Aktivierung, zum Beispiel mittels Protonenimplantation und Ausheilen, gebildet werden. Die erste Dotierungsspitze P1 dient dazu, eine Expansion des Raumladungsgebiets bei hohen Sperrspannungen zu stoppen, die während eines Sperrspannungsmodus oder Schaltmodus auftreten kann. Eine maximale Dotierungskonzentration in dem zweiten Feldstoppzonenbereich 106 ist durch eine zweite Dotierungsspitze P2 bestimmt. Die zweite Dotierungsspitze P2 kann beispielsweise mittels Epitaxie oder Ionenimplantation und Aktivierung, zum Beispiel mittels Protonenimplantation und Ausheilen, gebildet werden. Die zweite Dotierungsspitze P2 dient dazu, eine Expansion des Raumladungsgebiets in die Feldstoppzone in der Richtung zur zweiten Oberfläche 114 zu verlangsamen. Der IGBT 1002 weist ferner entlang einer vertikalen Ausdehnung des zweiten Feldstoppzonenbereichs 106 zwischen den ersten und zweiten Spitzen P1, P2 einen Abschnitt 116 mit gleichmäßigem oder konstantem Dotierungsprofil auf. Der Abschnitt 116 mit gleichmäßigem oder konstantem Dotierungsprofil kann beispielsweise mittels in-situ-Dotierung während eines Schichtwachstums gebildet werden. Eine Dicke des Abschnitts 116 mit gleichmäßigem oder konstantem Dotierungsprofil kann beispielsweise in einem Bereich von 4 bis 55 µm liegen. Der Abschnitt 116 mit gleichmäßigem oder konstantem Dotierungsprofil dient dazu, eine Relaxation der elektrischen Feldstärke während eines Abschaltens zu ermöglichen und ein Schwingungsverhalten zu reduzieren. In einer oder mehreren Ausführungsformen liegt ein Verhältnis zwischen einer Dotierungskonzentration des Abschnitts 116 mit konstantem Dotierungsprofil und einer Dotierungskonzentration der Driftzone 102 zwischen 20 und 1000. In einer oder mehreren Ausführungsformen liegt ein Verhältnis zwischen einer Dotierungskonzentration der ersten Dotierungsspitze P1 und einer Dotierungskonzentration des Abschnitts 116 mit konstantem Dotierungsprofil zwischen 10 und 104.
  • Der IGBT 1002 weist ferner eine Dotierungskonzentration in einem oberen Bereich 118 der Driftzone 102 auf, zum Beispiel in einem Gebiet der Driftzone 102, das an ein Gatedielektrikum einer planaren Gatestruktur oder einer Graben-Gatestruktur grenzt, die größer als eine minimale Dotierungskonzentration der Driftzone 102 ist. In dem in 3 veranschaulichten Beispiel liegt die Dotierungskonzentration im oberen Bereich 118 in einem Bereich zwischen 1 × 1013 cm-3 und 5 × 1014 cm-3. Der obere Bereich kann beispielsweise eine vertikale Ausdehnung in einem Bereich von 2 µm bis 15 µm oder in einem Bereich von 3 µm bis 10 µm haben. Dies kann ein Entkoppeln von Driftzonenkonzentrationen in oberen Teilen der Driftzone, die auf der einen Seite einen Einfluss auf Kanalgebiets-Charakteristiken wie etwa eine Schwellenspannung haben können, und in Haupt- und unteren Teilen der Driftzone, die auf der anderen Seite einen Einfluss auf die Unempfindlichkeit gegen kosmische Strahlung und Operationsverluste haben können, ermöglichen.
  • In einer oder mehreren Ausführungsformen wird ein Gradient eines Dotierungskonzentrationsprofils in einem ersten Übergangsgebiet 120 zwischen dem Abschnitt 116 mit konstantem Dotierungsprofil und der ersten Dotierungsspitze P1 kleiner als 1020 Dotierstoffatome/cm-4 fetsgelegt. Desgleichen wird ein Gradient eines Dotierungskonzentrationsprofils in einem zweiten Übergangsgebiet 121 zwischen dem Abschnitt 116 mit konstantem Dotierungsprofil und der Driftzone 102 ebenfalls kleiner als 1020 Dotierstoffatome/cm-4 festgelegt. Dies kann eine verbesserte Sanftheit ermöglichen.
  • 4 ist eine Querschnittsansicht eines Halbleiterkörpers 100, die ein Beispiel eines Bipolartransistors 1003 mit isoliertem Gate veranschaulicht. Eine Ausbildung des in 4 veranschaulichten IGBT 1003 kann beispielsweise Prozessmerkmale S100 bis S120 umfassen, die unter Bezugnahme auf ein Flussdiagramm des Verfahrens 1000 beschrieben wurden, das in 1 veranschaulicht ist. Der in 2 veranschaulichte IGBT 1001 und der in 4 veranschaulichte IGBT 1003 sind bezüglich des Vorhandenseins struktureller Merkmale wie etwa der Driftzone 102 und der ersten und zweiten Feldstoppzonenbereiche 104, 106, die wie unter Bezugnahme auf das in 1 veranschaulichte Verfahren 1000 beschrieben hergestellt werden können, ähnlich.
  • Zusätzlich zu strukturellen Merkmalen des in 3 veranschaulichten IGBT 1002 weist der IGBT 1003 eine dritte Dotierungsspitze P3 in dem zweiten Driftzonenbereich 106 auf. Die dritte Dotierungsspitze P3 ist zwischen der ersten Dotierungsspitze P1 und der zweiten Dotierungsspitze P2 angeordnet und kann mittels Ionenimplantation und Aktivierung, zum Beispiel mittels Protonenimplantation und Ausheilen, gebildet werden. Die dritte Dotierungsspitze P3 kann dazu dienen, eine Überspannungsspitze während eines Abschaltens einzustellen. Die Dotierungskonzentration c zwischen der ersten Dotierungsspitze P1 und der dritten Dotierungsspitze P3 kann beispielsweise gleichmäßig oder konstant sein. Desgleichen kann die Dotierungskonzentration c zwischen der zweiten Dotierungsspitze P2 und der dritten Dotierungsspitze P3 beispielsweise gleichmäßig oder konstant sein.
  • Die in 2 und 3 veranschaulichten Profile sind Simulationsprofile von IGBTs einer gleichen Spannungsklasse. 4 bezieht sich auf Spannungsklassen von 1200 V oder höher; aber das Dotierungsprofil in 3 kann auch bei höheren Spannungsklassen, zum Beispiel bis zu 6,5 kV, genutzt werden.
  • 5 ist eine schematische grafische Darstellung, die Abschalt-Energieverluste Eoff gegen Leitungsverluste veranschaulicht, die durch eine Kollektor-Emitter-Sättigungsspannung Vcesat quantifiziert werden. Datenpunkte, die mit IGBTs verbunden sind, die gemäß Prozessmerkmalen S100 bis S120 hergestellt wurden, die unter Bezugnahme auf ein Flussdiagramm des Verfahrens 1000 beschrieben wurden, sind durch I1 bezeichnet.
  • Eine Dicke des Halbleiterkörpers der IGBTs, die durch I1 bezeichnet sind, ist um 17 % geringer als eine Dicke eines durch Iref bezeichneten Referenz-IGBT. Eine Dotierungskonzentration in der Driftzone des Referenz-IGBTs ist größer als 1013 cm-3. Die IGBTs, die gemäß Prozessmerkmalen S100 bis S120 hergestellt wurden, die mit Verweis auf das Flussdiagramm des Verfahrens 1000 beschrieben wurden, ermöglichen eine Reduzierung von Schalt- und Leitungsverlusten. Die Verbesserung von Schalt- und Leitungsverlusten führt nicht zu einer Verschlechterung eines Schwingungsverhaltens und einer Unempfindlichkeit gegen kosmische Strahlung, wie unter Bezugnahme auf 6 und 7 veranschaulicht werden wird. Die grafische Darstellung von 6 veranschaulicht eine Kollektor-Emitter-Spannung Vce gegen die Zeit für verschiedene Kollektor-Emitter-Spannungspegel. Die durch I1 bezeichneten IGBTs und der durch Iref bezeichnete Referenz-IGBT zeigen ein ähnliches Schwingungsverhalten. Die grafische Darstellung von 7 veranschaulicht eine Ausfall-FIT-Rate, die ein Maß einer Ausfallrate in 109 Betriebs- bzw. Vorrichtungsstunden ist, gegen eine Kollektor-Spannung Vce. Die durch I1 bezeichneten IGBTs und der durch Iref bezeichnete Referenz-IGBT zeigen ein ähnliches FIT-Verhalten, wobei die durch I1 bezeichneten IGBTs geringfügig besser sind.
  • Obwohl spezifische Ausführungsformen hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (29)

  1. Verfahren zum Herstellen eines Bipolartransistors mit isoliertem Gate in einem Halbleiterkörper, wobei das Verfahren umfasst: Ausbilden eines ersten Feldstoppzonenbereichs eines ersten Leitfähigkeitstyps auf einem Halbleitersubstrat; Ausbilden eines zweiten Feldstoppzonenbereichs des ersten Leitfähigkeitstyps auf dem ersten Feldstoppzonenbereich; und Ausbilden einer Driftzone des ersten Leitfähigkeitstyps auf dem zweiten Feldstoppzonenbereich, wobei eine Dotierungskonzentration in der Driftzone entlang einer vertikalen Ausdehnung von mehr als 30 % einer Dicke des Halbleiterkörpers bei Fertigstellung des Bipolartransistors mit isoliertem Gate geringer als 1013 cm-3 ist.
  2. Verfahren nach Anspruch 1, wobei die Dotierungskonzentration in der Driftzone mittels einer Hintergrunddotierung einer Anlage für epitaktisches Wachstum festgelegt wird, deren alle Einlässe für Dotierungsgas während einer Ausbildung der Driftzone geschlossen sind.
  3. Verfahren nach Anspruch 1, wobei ein Festlegen der Dotierungskonzentration in der Driftzone ein Gegendotieren umfasst.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei der zweite Feldstoppzonenbereich und die Driftzone in der gleichen Anlage für epitaktisches Wachstum ausgebildet werden, und die Anlage für epitaktisches Wachstum zwischen einer Ausbildung des zweiten Feldstoppzonenbereichs und der Driftzone mit H2-Gas durchgespült wird.
  5. Verfahren nach Anspruch 1, wobei ein Verhältnis einer maximalen Dotierungskonzentration in dem zweiten Feldstoppzonenbereich zu einer minimalen Dotierungskonzentration in der Driftzone in einem Bereich von 50 bis 1000 festgelegt wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine maximale Dotierungskonzentration in dem zweiten Feldstoppzonenbereich durch eine in-situ-Dotierung festgelegt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 5, wobei eine maximale Dotierungskonzentration in dem zweiten Feldstoppzonenbereich durch eine Dotierungsspitze festgelegt ist, die mittels Implantation von Dotierstoffionen und Aktivierung oder mittels in-situ-Dotierung erzeugt wird.
  8. Verfahren nach einem der Ansprüche 6 bis 7, wobei ein Festlegen der Dotierungskonzentration in dem zweiten Feldstoppzonenbereich ein Festlegen eines konstanten Dotierungsprofils entlang einer vertikalen Ausdehnung des zweiten Feldstoppzonenbereichs in einem Bereich von 4 bis 55 µm umfasst.
  9. Verfahren nach Anspruch 8, wobei ein Verhältnis zwischen einer Dotierungskonzentration des konstanten Dotierungsprofils und einer minimalen Dotierungskonzentration der Driftzone zwischen 20 und 1000 liegt.
  10. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend ein Festlegen einer Dotierungskonzentration in einem oberen Bereich der Driftzone, die mehr als zweimal so groß wie eine minimale Dotierungskonzentration der Driftzone ist.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Gradient eines Dotierungskonzentrationsprofils in einem Übergangsgebiet zwischen dem ersten Feldstoppzonenbereich und dem zweiten Feldstoppzonenbereich kleiner als 1020 cm-4 festgelegt wird.
  12. Verfahren nach einem der vorhergehenden Ansprüche, wobei q1 gleich einem Integral einer Ladung eines ionisierten Dotierstoffs entlang einer vertikalen Ausdehnung des ersten Feldstoppzonenbereichs ist und q2 gleich einem Integral einer Ladung eines ionisierten Dotierstoffs entlang einer vertikalen Ausdehnung des zweiten Feldstoppzonenbereichs ist, und ein Dotierungskonzentrationsprofil der ersten und zweiten Feldstoppzonenbereiche eingestellt wird, um ein Verhältnis von q2 zu q1 in einem Bereich von 1 zu 8 einzurichten.
  13. Verfahren nach Anspruch 12, wobei eine Summe von q1 und q2 kleiner als eine Durchbruchladung des Halbleiterkörpers festgelegt wird.
  14. Verfahren nach Anspruch 12 oder 13, wobei q1 kleiner als 60 % einer Durchbruchladung des Halbleiterkörpers festgelegt wird.
  15. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend ein Abdünnen des Halbleiterkörpers, indem Material des Halbleitersubstrats von einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche des Halbleiterkörpers abgetragen wird.
  16. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Ausbilden des ersten Feldstoppzonenbereichs einen epitaktischen Wachstumsprozess umfasst.
  17. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Ausbilden des zweiten Feldstoppzonenbereichs einen epitaktischen Wachstumsprozess umfasst.
  18. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Ausbilden der Driftzone einen epitaktischen Wachstumsprozess umfasst.
  19. Bipolartransistor mit isoliertem Gate, umfassend: eine Driftzone eines ersten Leitfähigkeitstyps in einem Halbleiterkörper; einen ersten Feldstoppzonenbereich des ersten Leitfähigkeitstyps im Halbleiterkörper; einen zweiten Feldstoppzonenbereich des ersten Leitfähigkeitstyps in dem Halbleiterkörper zwischen der Driftzone und dem ersten Feldstoppzonenbereich; und wobei eine Dotierungskonzentration in der Driftzone entlang einer vertikalen Ausdehnung von mehr als 30 % der Dicke des Halbleiterkörpers geringer als 1013 cm-3 ist.
  20. Bipolartransistor mit isoliertem Gate nach Anspruch 19, wobei ein Verhältnis einer maximalen Dotierungskonzentration in dem zweiten Feldstoppzonenbereich zu einer minimalen Dotierungskonzentration in der Driftzone in einem Bereich von 20 bis 1000 liegt.
  21. Bipolartransistor mit isoliertem Gate nach einem der Ansprüche 19 bis 20, wobei eine maximale Dotierungskonzentration in dem zweiten Feldstoppzonenbereich eine Dotierungsspitze eines Implantationsprofils oder eines Profils einer in-situ-Dotierung ist.
  22. Bipolartransistor mit isoliertem Gate nach einem der Ansprüche 19 bis 21, wobei die Dotierungskonzentration entlang einer vertikalen Ausdehnung des zweiten Feldstoppzonenbereichs in einem Bereich von 4 bis 55 µm konstant ist.
  23. Bipolartransistor mit isoliertem Gate nach Anspruch 22, wobei eine maximale Dotierungskonzentration in dem zweiten Feldstoppzonenbereich eine Dotierungsspitze eines Implantationsprofils oder eines Profils einer in-situ-Dotierung ist, die zwischen der Driftzone und dem konstanten Dotierungsprofil in dem zweiten Feldstoppzonenbereich gelegen ist.
  24. Bipolartransistor mit isoliertem Gate nach einem der Ansprüche 19 bis 23, wobei ein Verhältnis zwischen einer Dotierungskonzentration des konstanten Dotierungsprofils in dem zweiten Feldstoppzonenbereich und einer minimalen Dotierungskonzentration der Driftzone zwischen 20 und 1000 liegt.
  25. Bipolartransistor mit isoliertem Gate nach einem der Ansprüche 19 bis 24, wobei eine Dotierungskonzentration in einem oberen Bereich der Driftzone mehr als zweimal so groß wie eine minimale Dotierungskonzentration der Driftzone ist.
  26. Bipolartransistor mit isoliertem Gate nach einem der Ansprüche 19 bis 25, wobei ein Gradient eines Dotierungskonzentrationsprofils in einem Übergangsgebiet zwischen dem ersten Feldstoppzonenbereich und dem zweiten Feldstoppzonenbereich kleiner als 1020 cm-4 ist.
  27. Bipolartransistor mit isoliertem Gate nach einem der Ansprüche 19 bis 26, wobei q1 gleich einem Integral einer Ladung eines ionisierten Dotierstoffs entlang einer vertikalen Ausdehnung des ersten Feldstoppzonenbereichs ist und q2 gleich einem Integral einer Ladung eines ionisierten Dotierstoffs entlang einer vertikalen Ausdehnung des zweiten Feldstoppzonenbereichs ist, und ein Dotierungskonzentrationsprofil der ersten und zweiten Feldstoppzonenbereiche eingestellt ist, um ein Verhältnis von q2 zu q1 in einem Bereich von 1 zu 8 einzurichten.
  28. Bipolartransistor mit isoliertem Gate nach Anspruch 27, wobei eine Summe von q1 und q2 kleiner als eine Durchbruchladung des Halbleiterkörpers eingerichtet ist.
  29. Bipolartransistor mit isoliertem Gate nach Anspruch 27 oder 28, wobei q1 kleiner als 60 % einer Durchbruchladung des Halbleiterkörpers eingerichtet ist.
DE102017128243.2A 2017-11-29 2017-11-29 Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren Active DE102017128243B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017128243.2A DE102017128243B4 (de) 2017-11-29 2017-11-29 Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren
US16/202,567 US11004963B2 (en) 2017-11-29 2018-11-28 Insulated gate bipolar transistor having first and second field stop zone portions and manufacturing method
CN201811443365.6A CN109841518A (zh) 2017-11-29 2018-11-29 包括第一和第二场截止区部分的绝缘栅双极型晶体管和制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017128243.2A DE102017128243B4 (de) 2017-11-29 2017-11-29 Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE102017128243A1 true DE102017128243A1 (de) 2019-05-29
DE102017128243B4 DE102017128243B4 (de) 2021-09-23

Family

ID=66442469

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017128243.2A Active DE102017128243B4 (de) 2017-11-29 2017-11-29 Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren

Country Status (3)

Country Link
US (1) US11004963B2 (de)
CN (1) CN109841518A (de)
DE (1) DE102017128243B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111886682A (zh) 2018-10-18 2020-11-03 富士电机株式会社 半导体装置及制造方法
CN112582469A (zh) * 2019-09-29 2021-03-30 比亚迪半导体股份有限公司 衬底、半导体器件及其制备方法
CN113471273A (zh) * 2020-03-31 2021-10-01 比亚迪半导体股份有限公司 绝缘栅双极型晶体管及制备方法、电子设备
CN111725312A (zh) * 2020-06-05 2020-09-29 安徽瑞迪微电子有限公司 一种高性能半导体功率器件及其制造方法
JP7415913B2 (ja) * 2020-12-28 2024-01-17 三菱電機株式会社 半導体装置及びその製造方法
JP7513668B2 (ja) 2022-07-29 2024-07-09 住重アテックス株式会社 半導体装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271061B1 (en) * 1997-12-03 2001-08-07 Stmicroelectronics S.R.L. Fabrication of insulated gate bipolar devices
US8354709B2 (en) * 2006-10-02 2013-01-15 Infineon Technologies Austria Ag Semiconductor component with improved robustness
US20160211356A1 (en) * 2011-05-18 2016-07-21 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
DE102016111844A1 (de) * 2016-06-28 2017-12-28 Infineon Technologies Ag Leistungshalbleitervorrichtung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2820024B2 (ja) * 1994-03-04 1998-11-05 信越半導体株式会社 シリコン半導体素子製造用基板の製造方法
DE102004047749B4 (de) * 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP5754545B2 (ja) * 2012-03-23 2015-07-29 富士電機株式会社 半導体装置および半導体装置の製造方法
US20130277793A1 (en) * 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
US8975136B2 (en) * 2013-02-18 2015-03-10 Infineon Technologies Austria Ag Manufacturing a super junction semiconductor device
WO2014154858A1 (en) * 2013-03-28 2014-10-02 Abb Technology Ag Method for manufacturing an insulated gate bipolar transistor
WO2015190579A1 (ja) * 2014-06-12 2015-12-17 富士電機株式会社 半導体装置
DE102015102138B4 (de) * 2015-02-13 2017-02-02 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271061B1 (en) * 1997-12-03 2001-08-07 Stmicroelectronics S.R.L. Fabrication of insulated gate bipolar devices
US8354709B2 (en) * 2006-10-02 2013-01-15 Infineon Technologies Austria Ag Semiconductor component with improved robustness
US20160211356A1 (en) * 2011-05-18 2016-07-21 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
DE102016111844A1 (de) * 2016-06-28 2017-12-28 Infineon Technologies Ag Leistungshalbleitervorrichtung

Also Published As

Publication number Publication date
DE102017128243B4 (de) 2021-09-23
US11004963B2 (en) 2021-05-11
CN109841518A (zh) 2019-06-04
US20190165151A1 (en) 2019-05-30

Similar Documents

Publication Publication Date Title
DE102017128243B4 (de) Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102013216195B4 (de) Verfahren zur Nachdotierung einer Halbleiterscheibe
DE102008064829B3 (de) Grabenisolierter Gate-Bipolartransistor
DE112016000168T5 (de) Halbleitervorrichtung
DE102005009020B4 (de) Verfahren zur Erzeugung eines Leistungstransistors und damit erzeugbare integrierte Schaltungsanordnung
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE112013001487T5 (de) Halbleitervorrichtung
DE102015101124A1 (de) Halbleitervorrichtung mit unduliertem Profil der Nettodotierung einer Driftzone
DE102007030805A1 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102014117538A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE102017131354A1 (de) Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE112018000050T5 (de) Halbleitervorrichtung
DE102013105763A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112015006631T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112013001796B4 (de) Vertikale Hochspannungshalbleitervorrichtung und Herstellungsverfahren einer vertikalen Hochspannungshalbleitervorrichtung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102005039564A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102018102949B4 (de) Verfahren zur herstellung einer leistungs-halbleitervorrichtung
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür
DE102014110497A1 (de) Superjunction-halbleitervorrichtung und herstellungsverfahren
DE102017128247A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ersten und zweiten Feldstoppzonenbereichen
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative