JPWO2010016351A1 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JPWO2010016351A1 JPWO2010016351A1 JP2010523808A JP2010523808A JPWO2010016351A1 JP WO2010016351 A1 JPWO2010016351 A1 JP WO2010016351A1 JP 2010523808 A JP2010523808 A JP 2010523808A JP 2010523808 A JP2010523808 A JP 2010523808A JP WO2010016351 A1 JPWO2010016351 A1 JP WO2010016351A1
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- hole
- electrode
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本発明の半導体装置の製造方法は、半導体基板の一方の面に電極を形成する電極形成工程と；前記半導体基板の他方の面の、前記一方の面側にある前記電極の位置に対応した位置より、この半導体基板の厚み方向に貫通孔を形成する貫通孔形成工程と；少なくとも前記貫通孔の内周面および開口部周辺と、前記貫通孔の底部分とに、第１の絶縁層を形成する絶縁層形成工程と；前記第１の絶縁層の、前記貫通孔の前記底部分に形成された第１の部位を改質して改質部とする改質工程と；前記改質部を除去して前記貫通孔内に前記電極を露出させる改質部除去工程と；前記貫通孔内に露出した前記電極上と前記絶縁層上とに、前記電極に電気的に導通するように導電層を形成する導電層形成工程と；を備える。
Description
本発明は、貫通電極を備えた半導体装置の製造方法に関する。より具体的には、貫通孔内の絶縁層のエッチング選択性を向上させ、貫通電極の形状の設計自由度を高め、加工のスループットを向上させた半導体装置の製造方法に関する。
本願は、２００８年８月７日に、日本国に出願された特願２００８−２０４２１４号に基づき優先権を主張し、その内容をここに援用する。
本願は、２００８年８月７日に、日本国に出願された特願２００８−２０４２１４号に基づき優先権を主張し、その内容をここに援用する。
イメージセンサーなどの光学素子のパッケージに使用されていたワイヤーボンディングに代わり、最近、素子との接続に貫通電極を用いたウエハレベルパッケージが提案されてきている。
従来の半導体装置の一例を図１３に示す。この半導体装置は、一方の表面に絶縁層１０３が形成された半導体基板１００と；前記表面にそれぞれ配された機能素子１０８及び電極パッド１０２と；機能素子１０８及び電極パッド１０２間を電気的に接続する配線部１０４と；を備えて概略構成されている。そして、半導体基板１００の他方の面側から電極パッド１０２が露出するように、貫通孔１０６が半導体基板１００をその厚み方向に貫くように形成されている。さらに、この半導体装置は、半導体基板１００の前記他方の面及び貫通孔１０６の内周面に配された絶縁層１０１（１０１ａ、１０１ｂ）と；貫通孔１０６内の絶縁層１０１ｂ上と、貫通孔１０６内に露出した電極パッド１０２上とに配された再配線層１０９と；を備える。
配線部１０４と機能素子１０８、配線部１０４と電極パッド１０２、電極パッド１０２と再配線層１０９の一部１０９ａとは、それぞれ互いに電気的に接続されている。このような接続構造により、機能素子１０８は、配線部１０４、電極パッド１０２及び再配線層１０９を介して、半導体基板１００の前記他方の面側との導通が可能となっている。
配線部１０４と機能素子１０８、配線部１０４と電極パッド１０２、電極パッド１０２と再配線層１０９の一部１０９ａとは、それぞれ互いに電気的に接続されている。このような接続構造により、機能素子１０８は、配線部１０４、電極パッド１０２及び再配線層１０９を介して、半導体基板１００の前記他方の面側との導通が可能となっている。
半導体基板１００に貫通電極を形成する従来の方法を、図１４Ａ〜図１４Ｃを参照して説明する。
まず、図１４Ａに示すように、Ｓｉ基板等からなる半導体基板１００に、貫通孔１０６を形成する。この際、半導体基板１００のデバイス形成面側に設けられた電極パッド（Ｉ／Ｏパッド）１０２の一部が、貫通孔１０６内に露出するように貫通孔１０６を形成する。次いで、半導体基板１００との間における絶縁を取るために、半導体基板１００の表面と、貫通孔１０６の内周面とに、シリコン酸化膜からなる絶縁層１０１をＣＶＤ（Chemical Vapor Deposition）などによって形成する。
この際、図１４Ａに示すように、貫通孔１０６内に露出した電極パッド１０２上（以下、貫通孔１０６の底面と言うことがある）にも、絶縁層１０１ｃが形成されてしまう。したがって、次の工程で、この絶縁層１０１ｃを、ＲＩＥ（Reactive Ion Etching）などの異方性の高いエッチング方法により、除去する（図１４Ｂ参照）。最後に、図１４Ｃに示すように、電極パッド１０２と電気的に接続するように再配線層１０９を形成する。なお、この従来の方法は、例えば、特許文献１に開示されている。
まず、図１４Ａに示すように、Ｓｉ基板等からなる半導体基板１００に、貫通孔１０６を形成する。この際、半導体基板１００のデバイス形成面側に設けられた電極パッド（Ｉ／Ｏパッド）１０２の一部が、貫通孔１０６内に露出するように貫通孔１０６を形成する。次いで、半導体基板１００との間における絶縁を取るために、半導体基板１００の表面と、貫通孔１０６の内周面とに、シリコン酸化膜からなる絶縁層１０１をＣＶＤ（Chemical Vapor Deposition）などによって形成する。
この際、図１４Ａに示すように、貫通孔１０６内に露出した電極パッド１０２上（以下、貫通孔１０６の底面と言うことがある）にも、絶縁層１０１ｃが形成されてしまう。したがって、次の工程で、この絶縁層１０１ｃを、ＲＩＥ（Reactive Ion Etching）などの異方性の高いエッチング方法により、除去する（図１４Ｂ参照）。最後に、図１４Ｃに示すように、電極パッド１０２と電気的に接続するように再配線層１０９を形成する。なお、この従来の方法は、例えば、特許文献１に開示されている。
しかしながら、上記従来の方法では、貫通孔１０６の底面に配された絶縁層１０１ｃのエッチングを行う際に、半導体基板１００の表面に配された絶縁層１０１ａと、貫通孔１０６の内周面に配された絶縁層１０１ｂも同様にエッチングされてしまう。すなわち、貫通孔１０６の底面の絶縁層１０１ｃを除去した際に、貫通孔１０６の内周面や半導体基板１００の表面に形成された絶縁層１０１ａ，１０１ｂも除去されてしまうため、貫通孔１０６内とその開口部周辺の絶縁性を保つのが困難であった。この絶縁性を保つためには、絶縁層１０１ａ、１０１ｂを絶縁層１０１ｃよりも極めて厚い膜厚で形成した後に、絶縁層１０１ａ、１０１ｂも相当量エッチングさせて、貫通孔１０６の底面にある絶縁層１０１ｃの除去を行う必要がある。このように、絶縁層１０１の厚さは、絶縁層形成プロセスおよびエッチングプロセスによって決定されるため、絶縁層１０１ａ、１０１ｂ、１０１ｃの各部位での厚さの条件設定が困難である。また、この場合、絶縁層の形成時間やエッチング時間が長くなるため、加工時のスループットの低下が懸念される。
また、一般的にスパッタ法、めっき法などを用いて貫通孔内への導体形成を行うときには、例えば図１５に示すように、貫通孔１０６の内周面をその軸線を含む断面で見た場合の開き角度θ１が大きい（言い換えると、同断面で見た場合での、半導体基板１００の、前記絶縁層１０３が形成されている面と、貫通孔１０６の内周面との間に形成される角度θ２が小さい）ほど、加工が容易になる。しかしながら、前記開き角度θ１が大きいほど、貫通孔１０６の内周面に形成された絶縁層１０１ｂがエッチングされやすくなるため、上記従来の方法によれば、図１５に示す形状を形成することは困難である。
また、フォトリソグラフィー技術を用いて、貫通孔上のレジストを開口し、貫通孔内をエッチングすることも考えられる（図示略）。しかしながら、この場合には、レジストを除去する際に、貫通孔内にレジストの樹脂成分が残留する虞がある。また、開口の位置精度の問題によって、半導体基板の表面がエッチングされる虞が有る。そのため、フォトリソグラフィー技術を用いることは難しい。
また、フォトリソグラフィー技術を用いて、貫通孔上のレジストを開口し、貫通孔内をエッチングすることも考えられる（図示略）。しかしながら、この場合には、レジストを除去する際に、貫通孔内にレジストの樹脂成分が残留する虞がある。また、開口の位置精度の問題によって、半導体基板の表面がエッチングされる虞が有る。そのため、フォトリソグラフィー技術を用いることは難しい。
本発明は、上記事情に鑑みてなされたものであって、加工が容易であるとともに、形状に関する設計自由度を高めた貫通電極を形成することが可能な、半導体装置の製造方法の提供を目的とする。
本発明は、上記課題を解決して係る目的を達成するために以下の手段を採用した。すなわち、
（１）本発明の半導体装置の製造方法は、半導体基板の一方の面に電極を形成する電極形成工程と；前記半導体基板の他方の面の、前記一方の面側にある前記電極の位置に対応した位置より、この半導体基板の厚み方向に貫通孔を形成する貫通孔形成工程と；少なくとも前記貫通孔の内周面および開口部周辺と、前記貫通孔の底部分とに、第１の絶縁層を形成する第１の絶縁層形成工程と；前記第１の絶縁層の、前記貫通孔の前記底部分に形成された第１の部位を改質させて改質部とする改質工程と；前記改質部を除去して前記貫通孔内に前記電極を露出させる改質部除去工程と；前記貫通孔内に露出した前記電極上と前記第１の絶縁層上とに、前記電極に電気的に導通するように導電層を形成する導電層形成工程と；を備える。
（１）本発明の半導体装置の製造方法は、半導体基板の一方の面に電極を形成する電極形成工程と；前記半導体基板の他方の面の、前記一方の面側にある前記電極の位置に対応した位置より、この半導体基板の厚み方向に貫通孔を形成する貫通孔形成工程と；少なくとも前記貫通孔の内周面および開口部周辺と、前記貫通孔の底部分とに、第１の絶縁層を形成する第１の絶縁層形成工程と；前記第１の絶縁層の、前記貫通孔の前記底部分に形成された第１の部位を改質させて改質部とする改質工程と；前記改質部を除去して前記貫通孔内に前記電極を露出させる改質部除去工程と；前記貫通孔内に露出した前記電極上と前記第１の絶縁層上とに、前記電極に電気的に導通するように導電層を形成する導電層形成工程と；を備える。
（２）上記（１）に記載の半導体装置の製造方法では、前記電極形成工程の前に、前記一方の面に第２の絶縁層を形成する第２の絶縁層形成工程をさらに備え；前記貫通孔形成工程で、前記貫通孔の形成と同時に前記第２の絶縁層を除去する；ようにしてもよい。
（３）上記（１）に記載の半導体装置の製造方法では、前記電極形成工程の前に、前記一方の面に第２の絶縁層を形成する第２の絶縁層形成工程をさらに備え；前記改質工程で、前記第２の絶縁層における前記第１の部位と対応する第２の部位を、前記第１の部位と共にまとめて改質して前記改質部とする；ようにしてもよい。
（４）上記（１）に記載の半導体装置の製造方法では、前記改質工程を、ピコ秒以下のパルス時間幅を有するレーザー光を前記第１の部位に集光させて照射することにより行ってもよい。
（５）上記（１）に記載の半導体装置の製造方法では、前記レーザー光として、そのパルスエネルギーが、前記第１の絶縁層のアブレーション又は蒸散が起きるエネルギーよりも低いものを用いてもよい。
（３）上記（１）に記載の半導体装置の製造方法では、前記電極形成工程の前に、前記一方の面に第２の絶縁層を形成する第２の絶縁層形成工程をさらに備え；前記改質工程で、前記第２の絶縁層における前記第１の部位と対応する第２の部位を、前記第１の部位と共にまとめて改質して前記改質部とする；ようにしてもよい。
（４）上記（１）に記載の半導体装置の製造方法では、前記改質工程を、ピコ秒以下のパルス時間幅を有するレーザー光を前記第１の部位に集光させて照射することにより行ってもよい。
（５）上記（１）に記載の半導体装置の製造方法では、前記レーザー光として、そのパルスエネルギーが、前記第１の絶縁層のアブレーション又は蒸散が起きるエネルギーよりも低いものを用いてもよい。
上記（１）に記載の半導体装置の製造方法では、第１の絶縁層の、貫通孔の底部分に形成された第１の部位を改質させて改質部とする改質工程と；前記改質部を除去して前記貫通孔内に電極を露出させる改質部除去工程と；を備えている。そのため、第１の絶縁層のうち、貫通孔の内周面と開口部周辺とに形成された絶縁部位を残したまま、電極を覆う第１の部位のみを選択的に除去できる。これにより、例えば貫通孔周辺における第１の絶縁層の厚みの条件設定が容易になる。その結果、本発明では、加工が容易であるとともに、形状の設計自由度を高めた貫通電極を形成できる。
以下、本発明に係る半導体装置の製造方法の各実施形態について、図面を参照しながら説明する。
［第１実施形態］
図１は、本発明の第１実施形態に係る半導体装置の製造方法で製造された半導体装置１を示す図であって、その板厚方向に沿った断面で見た場合の断面図である。
この半導体装置１は、同図１の紙面下側の表層に絶縁層３が形成された半導体基板２と；この半導体基板２の一方の面２ａ上に絶縁層３を介して配された機能素子４及び複数の電極パッド５と；これら機能素子４及び各電極パッド５間を電気的に接続する複数本の配線部６と；から概略構成されている。
この半導体基板２には、半導体基板２の一方の面２ａから他方の面２ｂに向かって広がる貫通孔７が複数形成され、これら貫通孔７内に、電極パッド５がそれぞれ露出している。また、この半導体装置１は、少なくとも前記貫通孔７の内周面及び開口部周辺に形成された絶縁層８と；この絶縁層８上と、貫通孔７内に露出した各電極パッド５上とに形成された複数の導電層９と；を更に備えている。各導電層９は、各電極パッド５に対して電気的に接続されている。貫通孔７の内外に絶縁層８を介して形成された導電層９により、貫通電極１０が形成されている。
図１は、本発明の第１実施形態に係る半導体装置の製造方法で製造された半導体装置１を示す図であって、その板厚方向に沿った断面で見た場合の断面図である。
この半導体装置１は、同図１の紙面下側の表層に絶縁層３が形成された半導体基板２と；この半導体基板２の一方の面２ａ上に絶縁層３を介して配された機能素子４及び複数の電極パッド５と；これら機能素子４及び各電極パッド５間を電気的に接続する複数本の配線部６と；から概略構成されている。
この半導体基板２には、半導体基板２の一方の面２ａから他方の面２ｂに向かって広がる貫通孔７が複数形成され、これら貫通孔７内に、電極パッド５がそれぞれ露出している。また、この半導体装置１は、少なくとも前記貫通孔７の内周面及び開口部周辺に形成された絶縁層８と；この絶縁層８上と、貫通孔７内に露出した各電極パッド５上とに形成された複数の導電層９と；を更に備えている。各導電層９は、各電極パッド５に対して電気的に接続されている。貫通孔７の内外に絶縁層８を介して形成された導電層９により、貫通電極１０が形成されている。
続いて、上記構成を有する半導体装置１の製造方法について、図面を参照しながら以下に説明する。
図２Ａ〜図２Ｃ及び図３Ａ〜図３Ｃは、本実施形態における半導体装置の製造方法を工程順に模式的に示す断面図である。
本実施形態における半導体装置の製造方法は、半導体基板２の一方の面２ａに複数の電極パッド５を形成する電極形成工程と；半導体基板２の他方の面２ｂより、各電極パッド５の少なくとも一部が露出するように複数の貫通孔７を形成する貫通孔形成工程と；各貫通孔７の少なくとも内周面および開口部周辺と、各貫通孔７内に露出した各電極パッド５上とに絶縁層８を形成する絶縁層形成工程と；絶縁層８の、各貫通孔７内に露出した各電極パッド５上を覆う各部位（絶縁層８ｃの部位）をそれぞれ改質して改質部８ｄとする改質工程と；これら改質部８ｄを除去する改質部除去工程と；電極パッド５と電気的に接続するように、貫通孔７内に露出した電極パッド５上と絶縁層８上とに導電層９を形成する導電層形成工程と；を順に備える。
図２Ａ〜図２Ｃ及び図３Ａ〜図３Ｃは、本実施形態における半導体装置の製造方法を工程順に模式的に示す断面図である。
本実施形態における半導体装置の製造方法は、半導体基板２の一方の面２ａに複数の電極パッド５を形成する電極形成工程と；半導体基板２の他方の面２ｂより、各電極パッド５の少なくとも一部が露出するように複数の貫通孔７を形成する貫通孔形成工程と；各貫通孔７の少なくとも内周面および開口部周辺と、各貫通孔７内に露出した各電極パッド５上とに絶縁層８を形成する絶縁層形成工程と；絶縁層８の、各貫通孔７内に露出した各電極パッド５上を覆う各部位（絶縁層８ｃの部位）をそれぞれ改質して改質部８ｄとする改質工程と；これら改質部８ｄを除去する改質部除去工程と；電極パッド５と電気的に接続するように、貫通孔７内に露出した電極パッド５上と絶縁層８上とに導電層９を形成する導電層形成工程と；を順に備える。
本実施形態では、絶縁層８の、各貫通孔７内に露出した電極（貫通孔７の底面）を覆う部位（絶縁層８ｃの部位）を改質した後、除去する。そのため、各貫通孔７の内周面に形成された絶縁層８を残したまま、各貫通孔７内に露出した各電極パッド５を覆う部位である絶縁層８ｃのみを選択的に除去できる。これにより、例えば各貫通電極１０周辺における絶縁層８の厚さの条件設定が容易になる。その結果、本実施形態では、加工が容易であるとともに、形状の設計自由度を高めた貫通電極１０を形成できる。
以下、本実施形態における半導体装置の製造方法の各工程を順に説明する。
（電極形成工程）
まず、半導体基板２の一方の面２ａに電極パッド５を形成する。すなわち、図２Ａに示すように、絶縁層３を介して機能素子４が形成された半導体基板２を用意し、その一方の面（同図の紙面下側にある下面）２ａをなす絶縁層３上に、複数の電極パッド５（Ｉ／Ｏパッド）及び複数の配線部６を形成する。
なお、絶縁層３は、この電極形成工程の前に、前記一方の面２ａに形成する工程（第２の絶縁層形成工程）により予め形成されている。
（電極形成工程）
まず、半導体基板２の一方の面２ａに電極パッド５を形成する。すなわち、図２Ａに示すように、絶縁層３を介して機能素子４が形成された半導体基板２を用意し、その一方の面（同図の紙面下側にある下面）２ａをなす絶縁層３上に、複数の電極パッド５（Ｉ／Ｏパッド）及び複数の配線部６を形成する。
なお、絶縁層３は、この電極形成工程の前に、前記一方の面２ａに形成する工程（第２の絶縁層形成工程）により予め形成されている。
半導体基板２は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。半導体基板２が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やＩＣ、機能素子４等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
本実施形態における機能素子４は、例えばトランジスタや、フォトダイオード等からなる。
電極パッド５の材質としては、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の、導電性に優れた材料が好適に用いられる。
配線部６は、電極パッド５及び機能素子４間等を電気的に接続して回路を形成する。
配線部６の材質としては、電極パッド５と同様の材質を用いれば良く、アルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材料が好適である。また、配線部６は、半導体基板２にホウ素（Ｂ：ボロン）等の不純物をドーピングすることによっても形成できる。
配線部６の材質としては、電極パッド５と同様の材質を用いれば良く、アルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材料が好適である。また、配線部６は、半導体基板２にホウ素（Ｂ：ボロン）等の不純物をドーピングすることによっても形成できる。
（貫通孔形成工程）
次いで、図２Ｂに示すように、半導体基板２の他方の面２ｂより、電極パッド５の少なくとも一部が露出するように複数の貫通孔７を形成する。
これら貫通孔７は、半導体基板２の上面側から、電極パッド５が露出するように形成する。各貫通孔７の直径や断面形状は、特に限定されるものではなく、半導体基板２の厚さや所望の用途に応じて適宜設定され、また、半導体基板２上に形成される配線に応じてそれらの位置を適宜決めることができる。各貫通孔７の縦断面形状は、これら貫通孔７をそれらの軸線を含む断面で見た場合に、半導体基板２の一方の面２ａと、各貫通孔７の内周面との間に形成される角度θ３が９０°（垂直）であることが理想的だが、８０°〜１００°程度であってもよい。
次いで、図２Ｂに示すように、半導体基板２の他方の面２ｂより、電極パッド５の少なくとも一部が露出するように複数の貫通孔７を形成する。
これら貫通孔７は、半導体基板２の上面側から、電極パッド５が露出するように形成する。各貫通孔７の直径や断面形状は、特に限定されるものではなく、半導体基板２の厚さや所望の用途に応じて適宜設定され、また、半導体基板２上に形成される配線に応じてそれらの位置を適宜決めることができる。各貫通孔７の縦断面形状は、これら貫通孔７をそれらの軸線を含む断面で見た場合に、半導体基板２の一方の面２ａと、各貫通孔７の内周面との間に形成される角度θ３が９０°（垂直）であることが理想的だが、８０°〜１００°程度であってもよい。
貫通孔７の形成には、例えば、ＤＲＩＥ（Deep-Reactive Ion Etching）法、ウェットエッチング法、マイクロドリルなどによる機械加工法、光励起電解研磨法などを用いることができる。
（絶縁層形成工程（第１の絶縁層形成工程））
続いて、各貫通孔７の少なくとも内周面および開口部周辺と、各貫通孔７内に露出した各電極パッド５上とに絶縁層８を形成する。すなわち、図２Ｃに示すように、少なくとも貫通孔７の内壁面（内周面と底面）および開口部周辺に絶縁層８を形成する。この絶縁層８は、例えば酸化シリコン（ＳｉＯ２）をプラズマＣＶＤ等により成膜することで形成できる。
続いて、各貫通孔７の少なくとも内周面および開口部周辺と、各貫通孔７内に露出した各電極パッド５上とに絶縁層８を形成する。すなわち、図２Ｃに示すように、少なくとも貫通孔７の内壁面（内周面と底面）および開口部周辺に絶縁層８を形成する。この絶縁層８は、例えば酸化シリコン（ＳｉＯ２）をプラズマＣＶＤ等により成膜することで形成できる。
絶縁層８の材質は、ＣＶＤによって成膜できる材質に限定されないが、後述するような改質、除去の工程が可能なように、ピコ秒以下のパルス幅を有するレーザー光の照射により構造変化がおき、さらに、ドライエッチング、ウェットエッチング、レーザーアシストエッチングで除去可能な材質であることが好ましい。このような材質としては、上記のＳｉＯ２の他に、例えばホウ珪酸ガラスなどが挙げられる。
（改質工程）
続いて、絶縁層８の、各貫通孔７内に露出した各電極パッド５を覆う部位を改質して、改質部とする。すなわち、図３Ａに示すように、貫通孔７の底面（電極パッド５）を覆う絶縁層８ｃのみに対し、レーザー装置ＬＤよりピコ秒オーダー以下のパルス時間幅を有するレーザー光Ｌを照射して集光させ、絶縁層８ｃの改質を行う。改質に用いるレーザー光Ｌとしては、シリコン（半導体基板２）を透過する波長域を有するものを使用する。集光部を貫通孔７の底面で走査させることで、この底面に構造の変化した絶縁層（改質部８ｄ）を形成する。これにより、レーザー光Ｌが照射された絶縁層８ｃの部分に、容易に構造変化（改質）を加えることができる。
本明細書中における改質とは、レーザーが照射された部分が構造的に変化し、エッチングガスに対する耐性が、レーザーが照射されていない部分に比べて低下する現象を言う。
続いて、絶縁層８の、各貫通孔７内に露出した各電極パッド５を覆う部位を改質して、改質部とする。すなわち、図３Ａに示すように、貫通孔７の底面（電極パッド５）を覆う絶縁層８ｃのみに対し、レーザー装置ＬＤよりピコ秒オーダー以下のパルス時間幅を有するレーザー光Ｌを照射して集光させ、絶縁層８ｃの改質を行う。改質に用いるレーザー光Ｌとしては、シリコン（半導体基板２）を透過する波長域を有するものを使用する。集光部を貫通孔７の底面で走査させることで、この底面に構造の変化した絶縁層（改質部８ｄ）を形成する。これにより、レーザー光Ｌが照射された絶縁層８ｃの部分に、容易に構造変化（改質）を加えることができる。
本明細書中における改質とは、レーザーが照射された部分が構造的に変化し、エッチングガスに対する耐性が、レーザーが照射されていない部分に比べて低下する現象を言う。
改質に用いるレーザー光Ｌは、そのパルスエネルギーが、絶縁層８のアブレーション又は蒸散が起きるエネルギーよりも低いものを用いることが好ましい。
ピコ秒オーダー以下のパルス時間幅を有するレーザー光や、これよりもパルス時間幅の長いレーザー光や、ＣＷレーザー光などを絶縁層８ｃに照射して、この絶縁層８ｃをアブレーションさせ、除去することも可能である。しかしながら、この場合だと、電極パッド５へのダメージが大きくなる。その結果、電極パッド５に変形や、破損、一部損失などが生じたり、貫通孔７内に残留物が付着したりして問題となる。レーザー光Ｌとして、そのパルスエネルギーが、絶縁層８のアブレーション又は蒸散が起きるエネルギーよりも低いものを用いることで、電極パッド５にダメージを与えず、絶縁層８ｃに純粋な構造変化のみを生じさせ、絶縁層８ｃを改質できる。
このように、パルス時間幅がピコ秒オーダー以下のパルスレーザー光Ｌを、絶縁層８のアブレーション及び蒸散が起きるエネルギー以下に抑えて照射することで、電極パッド５へのダメージ等が生じない加工が可能となる。
ピコ秒オーダー以下のパルス時間幅を有するレーザー光や、これよりもパルス時間幅の長いレーザー光や、ＣＷレーザー光などを絶縁層８ｃに照射して、この絶縁層８ｃをアブレーションさせ、除去することも可能である。しかしながら、この場合だと、電極パッド５へのダメージが大きくなる。その結果、電極パッド５に変形や、破損、一部損失などが生じたり、貫通孔７内に残留物が付着したりして問題となる。レーザー光Ｌとして、そのパルスエネルギーが、絶縁層８のアブレーション又は蒸散が起きるエネルギーよりも低いものを用いることで、電極パッド５にダメージを与えず、絶縁層８ｃに純粋な構造変化のみを生じさせ、絶縁層８ｃを改質できる。
このように、パルス時間幅がピコ秒オーダー以下のパルスレーザー光Ｌを、絶縁層８のアブレーション及び蒸散が起きるエネルギー以下に抑えて照射することで、電極パッド５へのダメージ等が生じない加工が可能となる。
レーザー光Ｌは、例えば、対物レンズ、反射レンズ、球面レンズ、非球面レンズなどの集光部を使用して集光し、前記集光部を走査させながら照射する。この際、図５に示すように、シリンドリカルレンズ等（図示略）を用いて１次元的な照射領域を形成し、レーザー光Ｌを照射しても良い。これにより、加工時間の短縮が図れる。
また、前記集光部をデフォーカスにしたり、ホログラフィー技術等を用いたりすることにより、２次元的にレーザー光Ｌを集光させて照射してもよい。これにより、レーザー光Ｌを走査せずとも、一括で改質部８ｄを形成できる。
また、前記集光部をデフォーカスにしたり、ホログラフィー技術等を用いたりすることにより、２次元的にレーザー光Ｌを集光させて照射してもよい。これにより、レーザー光Ｌを走査せずとも、一括で改質部８ｄを形成できる。
また、図６に示すように、貫通孔７をその軸線を含む断面で見た場合における内周面の角度がレーザー光Ｌの集光する開口数よりも大きいとき（すなわち、同断面で見た場合での、半導体基板２の、絶縁層３が形成される面と、貫通孔７の内周面との間に形成される角度θ４が、貫通孔７に入射するレーザー光Ｌの、光軸Ａｘに対する最大角度θ５よりも小さいとき）、または、貫通孔７の内周面の前記角度θ４がレーザー光Ｌの集光する開口数と同等もしくは同程度（θ４≒θ５）とみなせるときには、レーザー光Ｌが半導体基板２における貫通孔７の内周面に照射されることがない。そのため、レーザー光Ｌの波長をシリコンの透過領域に制限する必要がない。この場合、可視、紫外領域のレーザー光を用いても同様に照射加工できる。
レーザー光Ｌの照射は、例えばレーザー光Ｌの光路にシャッター（図示略）を設け、レーザー光Ｌの走査中に貫通孔７上にレーザー光Ｌの集光部が到達したときのみ、このシャッターを開くことで行う。または、シリコン内部で構造変化が起きないパルス強度でかつ、絶縁層８及び配線部６及び半導体基板２でのアブレーションが抑えられるエネルギー強度以下のエネルギー強度を有するレーザー光Ｌを用いることにより、前記光路に前記シャッターを設けずとも、貫通孔７の底部の絶縁層８ｃのみに改質部８ｄを形成することが可能である。
（改質部除去工程）
続いて、図３Ｂに示すように、ドライエッチングによって各改質部８ｄを除去する。このドライエッチングでは、各改質部８ｄが非改質部（絶縁層８ａ，８ｂの部分）に比べて非常に速く（数十倍の速さで）ドライエッチングされる。そのため、容易に各貫通孔７の底面にある各絶縁層８ｃのみを選択的に除去できる。
続いて、図３Ｂに示すように、ドライエッチングによって各改質部８ｄを除去する。このドライエッチングでは、各改質部８ｄが非改質部（絶縁層８ａ，８ｂの部分）に比べて非常に速く（数十倍の速さで）ドライエッチングされる。そのため、容易に各貫通孔７の底面にある各絶縁層８ｃのみを選択的に除去できる。
ここで、半導体基板２の表面及び貫通孔７の内周面のそれぞれに形成された絶縁層８ａ，８ｂも、従来技術と同様にドライエッチングされる。しかしながら、構造変化（改質）の起きた絶縁層８ｃ（改質部８ｄ）のドライエッチングの方が圧倒的に速く進むため、絶縁層８ａ，８ｂではドライエッチングの影響を殆ど受けず、除去されない。そのため、これら絶縁層８ａ，８ｂが形成された部位の絶縁性が維持され、貫通電極１０のコンタクト部の形成が可能となる。そのため、絶縁層８ａ,８ｂ,８ｃでの厚さ条件の設定が容易になる。その結果、貫通孔７の形状の設計自由度が高まり、加工のスループット向上が期待され、高アスペクト比の貫通孔７に対しても効果的に絶縁層８ｃ（改質部８ｄ）をエッチングすることができる。
ドライエッチングとしては、異方性エッチングとなるＲＩＥモード等のイオンによるエッチングや、ラジカルによるエッチングなどが挙げられる。
ドライエッチングによるエッチングレートは、レーザー光の照射条件に大きく依存している。そのため、絶縁層８ａ，８ｂにも同様に、パルス時間幅がピコ秒オーダー以下のパルスレーザー光を照射することにより、絶縁層８ａ，８ｂ，８ｃのエッチングレートを制御し、絶縁層８ａ，８ｂ，８ｃの厚さを制御できる。
ドライエッチングによるエッチングレートは、レーザー光の照射条件に大きく依存している。そのため、絶縁層８ａ，８ｂにも同様に、パルス時間幅がピコ秒オーダー以下のパルスレーザー光を照射することにより、絶縁層８ａ，８ｂ，８ｃのエッチングレートを制御し、絶縁層８ａ，８ｂ，８ｃの厚さを制御できる。
なお、エッチングはドライエッチングに限定されない。レーザー光の照射により構造変化した改質部８ｄをエッチングできる任意のエッチャントを用いることで、ウェットエッチング法によっても改質部８ｄを除去できる。例えば、フッ酸（ＨＦ）系の溶液を用いたウェットエッチングが可能である。
また、図７に示すように、貫通孔７を薬液２０に浸漬させながら、レーザー光Ｌを照射することでレーザー光Ｌの照射部を選択的に除去する、いわゆるレーザーアシストエッチング法によっても絶縁層８ｃを除去できる。この際、薬液２０としては、同様にフッ酸（ＨＦ）系の溶液を用いることができる。
また、図７に示すように、貫通孔７を薬液２０に浸漬させながら、レーザー光Ｌを照射することでレーザー光Ｌの照射部を選択的に除去する、いわゆるレーザーアシストエッチング法によっても絶縁層８ｃを除去できる。この際、薬液２０としては、同様にフッ酸（ＨＦ）系の溶液を用いることができる。
（導電層形成工程）
続いて、図３Ｃに示すように、電極パッド５と電気的に接続するように、貫通孔７内に形成された絶縁層８上と貫通孔内７に露出した電極パッド５上とに、導電層９を形成する。
導電層９の形成は、スパッタ、ＣＶＤ、メッキ、溶融金属の充填、金属ペーストの充填などで行うことができる。これにより、貫通電極１０を有する半導体装置１が作製される。
続いて、図３Ｃに示すように、電極パッド５と電気的に接続するように、貫通孔７内に形成された絶縁層８上と貫通孔内７に露出した電極パッド５上とに、導電層９を形成する。
導電層９の形成は、スパッタ、ＣＶＤ、メッキ、溶融金属の充填、金属ペーストの充填などで行うことができる。これにより、貫通電極１０を有する半導体装置１が作製される。
以上説明のように、本実施形態の半導体装置の製造方法によれば、絶縁層８の、貫通孔７の底面を覆う部位（絶縁層８ｃ）を改質した後、除去しているので、貫通孔７の開口部周辺に形成された絶縁層８ａや、貫通孔７の内周面に形成された絶縁層８ｂを残したまま、電極パッド５を覆う部位の絶縁層８ｃのみを選択的に除去できる。これにより、貫通孔７の開口部周辺、内周面、底面にそれぞれ形成される絶縁層８ａ,８ｂ,８ｃの厚さ条件の設定が容易となる。
本実施形態の半導体装置の製造方法は、図４に示すように、貫通孔７の内周面が、半導体基板２の表面に対して約９０°（略垂直）をなすように形成されている場合であっても、適用できる。
この場合も同様に、まず、貫通孔７内の電極パッド５を覆っている絶縁層８ｃのみに、レーザー光Ｌを照射して改質部８ｄとする。その後、ドライエッチングにより改質部８ｄを除去する。
半導体基板２に対して垂直に形成された貫通孔７の場合、従来では、電極パッド５上に配された絶縁層８ｃを除去する際に、異方性エッチングなどにより絶縁層８ｃのみを選択的にエッチングする必要があった。この際、同時に絶縁層８ａ，８ｂもエッチングされてしまう問題が生じた。一方、本実施形態の半導体装置の製造方法によれば、容易に電極パッド５上の絶縁層８ｃのみを改質して除去できる。
この場合も同様に、まず、貫通孔７内の電極パッド５を覆っている絶縁層８ｃのみに、レーザー光Ｌを照射して改質部８ｄとする。その後、ドライエッチングにより改質部８ｄを除去する。
半導体基板２に対して垂直に形成された貫通孔７の場合、従来では、電極パッド５上に配された絶縁層８ｃを除去する際に、異方性エッチングなどにより絶縁層８ｃのみを選択的にエッチングする必要があった。この際、同時に絶縁層８ａ，８ｂもエッチングされてしまう問題が生じた。一方、本実施形態の半導体装置の製造方法によれば、容易に電極パッド５上の絶縁層８ｃのみを改質して除去できる。
また、一般的にスパッタ、めっきなどを用いて貫通孔７内に導体形成を行うときには、貫通孔７の内周面の傾斜が大きいほど（図１５で示したθ２が小さいほど）、加工が容易になる。しかしながら前記貫通孔１０６の内周面に形成された前記絶縁層１０１ｂに関しては、貫通孔１０６の内周面の傾斜が大きいほどエッチングされやすくなる。そのため、このような形状の貫通電極を形成するのが困難であった。しかしながら、本実施形態の半導体装置の製造方法を用いることで、上記形状を形成することが容易となる。
さらには、絶縁層の形成時間や絶縁層のエッチング時間が短縮化されるため、加工時のスループットの向上が期待される。その結果、本実施形態の半導体装置の製造方法によれば、加工が容易であるとともに、形状の設計自由度を向上させた貫通電極を形成することが可能となる。
さらには、絶縁層の形成時間や絶縁層のエッチング時間が短縮化されるため、加工時のスループットの向上が期待される。その結果、本実施形態の半導体装置の製造方法によれば、加工が容易であるとともに、形状の設計自由度を向上させた貫通電極を形成することが可能となる。
なお、本発明は、絶縁層８ｃの除去のみに限定されず、同様な構造で高アスペクト比を有する貫通孔底面に選択的なエッチングを行う際に適用してもよい。ピコ秒以下のパルス幅を有するレーザー光を照射した場合に構造変化がおき、ドライエッチング、ウェットエッチング、レーザーアシストエッチングが実施可能な材質、例えば、石英やホウ珪酸ガラスなどのエッチングに適用可能である。
［第２実施形態］
本発明の半導体装置の製造方法の第２実施形態を、図８Ａ〜９Ｃを用いて以下に説明する。なお、本実施形態の半導体装置の製造方法により製造される半導体装置の構成は、図１を用いて説明した上記第１実施形態の半導体装置１の構成とほぼ同じである。よって、以下の説明では、上記第１実施形態で説明したものと同一構成要素には同一符号を付し、それらの重複する説明を省略する。以下、本実施形態における各工程を順に説明する。
本発明の半導体装置の製造方法の第２実施形態を、図８Ａ〜９Ｃを用いて以下に説明する。なお、本実施形態の半導体装置の製造方法により製造される半導体装置の構成は、図１を用いて説明した上記第１実施形態の半導体装置１の構成とほぼ同じである。よって、以下の説明では、上記第１実施形態で説明したものと同一構成要素には同一符号を付し、それらの重複する説明を省略する。以下、本実施形態における各工程を順に説明する。
（電極形成工程）
まず、半導体基板２の一方の面に電極パッド５を形成する。すなわち、図８Ａに示すように、絶縁層３を介して機能素子４が形成された半導体基板２を用意し、その一方の面（同図の紙面下側にある下面）２ａをなす絶縁層３上に、複数の電極パッド５（Ｉ／Ｏパッド）及び複数の配線部６を形成する。
まず、半導体基板２の一方の面に電極パッド５を形成する。すなわち、図８Ａに示すように、絶縁層３を介して機能素子４が形成された半導体基板２を用意し、その一方の面（同図の紙面下側にある下面）２ａをなす絶縁層３上に、複数の電極パッド５（Ｉ／Ｏパッド）及び複数の配線部６を形成する。
（貫通孔形成工程）
次いで、図８Ｂに示すように、半導体基板２の他方の面２ｂより複数の貫通孔７を形成する。なお、上記第１実施形態では、電極パッド５が露出するように各貫通孔７を形成したが、本実施形態では、前記絶縁層３を残したままに止めておく。すなわち、各貫通孔７の底部には絶縁層３が露出するが、電極パッド５までは露出されない状態に止めておく。
次いで、図８Ｂに示すように、半導体基板２の他方の面２ｂより複数の貫通孔７を形成する。なお、上記第１実施形態では、電極パッド５が露出するように各貫通孔７を形成したが、本実施形態では、前記絶縁層３を残したままに止めておく。すなわち、各貫通孔７の底部には絶縁層３が露出するが、電極パッド５までは露出されない状態に止めておく。
（絶縁層形成工程）
続いて、各貫通孔７の少なくとも内周面および開口部周辺と、各貫通孔７内に露出した絶縁層３上とに絶縁層８を形成する。すなわち、図８Ｃに示すように、少なくとも貫通孔７の内壁面（内周面と底面）および開口部周辺に絶縁層８を形成する。
続いて、各貫通孔７の少なくとも内周面および開口部周辺と、各貫通孔７内に露出した絶縁層３上とに絶縁層８を形成する。すなわち、図８Ｃに示すように、少なくとも貫通孔７の内壁面（内周面と底面）および開口部周辺に絶縁層８を形成する。
（改質工程）
続いて、図９Ａに示すように、貫通孔７の底面（電極パッド５）を覆う絶縁層８ｃ及びその真下にある絶縁層３の部位３ｘのみに対し、レーザー装置ＬＤよりピコ秒オーダー以下のパルス時間幅を有するレーザー光Ｌを照射して集光させ、絶縁層８ｃ及び部位３ｘを一括して改質させる。改質に用いるレーザー光Ｌとしては、シリコン（半導体基板２）を透過する波長域を有するものを使用する。集光部を貫通孔７の底面で走査させることで、この底面に構造の変化した絶縁層（改質部８ｄ及び改質部３ｙ）を形成する。これにより、レーザー光Ｌが照射された絶縁層８ｃ及び部位３ｘに対し、容易に構造変化（改質）を加えることができる。
続いて、図９Ａに示すように、貫通孔７の底面（電極パッド５）を覆う絶縁層８ｃ及びその真下にある絶縁層３の部位３ｘのみに対し、レーザー装置ＬＤよりピコ秒オーダー以下のパルス時間幅を有するレーザー光Ｌを照射して集光させ、絶縁層８ｃ及び部位３ｘを一括して改質させる。改質に用いるレーザー光Ｌとしては、シリコン（半導体基板２）を透過する波長域を有するものを使用する。集光部を貫通孔７の底面で走査させることで、この底面に構造の変化した絶縁層（改質部８ｄ及び改質部３ｙ）を形成する。これにより、レーザー光Ｌが照射された絶縁層８ｃ及び部位３ｘに対し、容易に構造変化（改質）を加えることができる。
改質に用いるレーザー光Ｌは、そのパルスエネルギーが、絶縁層８及び絶縁層３のアブレーション又は蒸散が起きるエネルギーよりも低いものを用いることが好ましい。
ピコ秒オーダー以下のパルス時間幅を有するレーザー光や、これよりもパルス時間幅の長いレーザー光や、ＣＷレーザー光などを絶縁層８ｃ及び部位３ｘに照射して、この絶縁層８ｃ及び部位３ｘをアブレーションさせ、除去することも可能である。しかしながら、この場合だと、電極パッド５へのダメージが大きくなる。その結果、電極パッド５に変形や、破損、一部損失などが生じたり、貫通孔７内に残留物が付着したりして問題となる。レーザー光Ｌとして、そのパルスエネルギーが、絶縁層８及び部位３ｘのアブレーション又は蒸散が起きるエネルギーよりも低いものを用いることで、電極パッド５にダメージを与えず、絶縁層８ｃ及び部位３ｘに純粋な構造変化のみを生じさせ、絶縁層８ｃ及び部位３ｘを改質できる。
このように、パルス時間幅がピコ秒オーダー以下のパルスレーザー光Ｌを、絶縁層８及び絶縁層３のアブレーション及び蒸散が起きるエネルギー以下に抑えて照射することで、電極パッド５へのダメージ等が生じない加工が可能となる。
ピコ秒オーダー以下のパルス時間幅を有するレーザー光や、これよりもパルス時間幅の長いレーザー光や、ＣＷレーザー光などを絶縁層８ｃ及び部位３ｘに照射して、この絶縁層８ｃ及び部位３ｘをアブレーションさせ、除去することも可能である。しかしながら、この場合だと、電極パッド５へのダメージが大きくなる。その結果、電極パッド５に変形や、破損、一部損失などが生じたり、貫通孔７内に残留物が付着したりして問題となる。レーザー光Ｌとして、そのパルスエネルギーが、絶縁層８及び部位３ｘのアブレーション又は蒸散が起きるエネルギーよりも低いものを用いることで、電極パッド５にダメージを与えず、絶縁層８ｃ及び部位３ｘに純粋な構造変化のみを生じさせ、絶縁層８ｃ及び部位３ｘを改質できる。
このように、パルス時間幅がピコ秒オーダー以下のパルスレーザー光Ｌを、絶縁層８及び絶縁層３のアブレーション及び蒸散が起きるエネルギー以下に抑えて照射することで、電極パッド５へのダメージ等が生じない加工が可能となる。
（改質部除去工程）
続いて、図９Ｂに示すように、ドライエッチングによって各改質部８ｄを各改質部３ｙと共に除去する。このドライエッチングでは、各改質部８ｄ及び各改質部３ｙが非改質部（絶縁層８ａ，８ｂの部分）に比べて非常に速く（数十倍の速さで）ドライエッチングされる。そのため、容易に各貫通孔７の底面にある各絶縁層８ｃ及び各改質部３ｙのみを選択的に除去できる。
続いて、図９Ｂに示すように、ドライエッチングによって各改質部８ｄを各改質部３ｙと共に除去する。このドライエッチングでは、各改質部８ｄ及び各改質部３ｙが非改質部（絶縁層８ａ，８ｂの部分）に比べて非常に速く（数十倍の速さで）ドライエッチングされる。そのため、容易に各貫通孔７の底面にある各絶縁層８ｃ及び各改質部３ｙのみを選択的に除去できる。
ここで、半導体基板２の表面及び貫通孔７の内周面のそれぞれに形成された絶縁層８ａ，８ｂも、従来技術と同様にドライエッチングされる。しかしながら、構造変化（改質）の起きた改質部８ｄ及び各改質部３ｙのドライエッチングの方が圧倒的に速く進むため、絶縁層８ａ，８ｂではドライエッチングの影響を殆ど受けず、除去されない。そのため、これら絶縁層８ａ，８ｂが形成された部位の絶縁性が維持され、貫通電極１０のコンタクト部の形成が可能となる。そのため、絶縁層８ａ,８ｂ,８ｃでの厚さ条件の設定が容易になる。その結果、貫通孔７の形状の設計自由度が高まり、加工のスループット向上が期待され、高アスペクト比の貫通孔７に対しても効果的に改質部８ｄ及び各改質部３ｙをまとめてエッチングすることができる。
ドライエッチングとしては、異方性エッチングとなるＲＩＥモード等のイオンによるエッチングや、ラジカルによるエッチングなどが挙げられる。
ドライエッチングによるエッチングレートは、レーザー光の照射条件に大きく依存している。そのため、絶縁層８ａ，８ｂにも同様に、パルス時間幅がピコ秒オーダー以下のパルスレーザー光を照射することにより、絶縁層８ａ，８ｂ，８ｃのエッチングレートを制御し、絶縁層８ａ，８ｂ，８ｃの厚さを制御できる。
ドライエッチングによるエッチングレートは、レーザー光の照射条件に大きく依存している。そのため、絶縁層８ａ，８ｂにも同様に、パルス時間幅がピコ秒オーダー以下のパルスレーザー光を照射することにより、絶縁層８ａ，８ｂ，８ｃのエッチングレートを制御し、絶縁層８ａ，８ｂ，８ｃの厚さを制御できる。
なお、エッチングはドライエッチングに限定されない。レーザー光の照射により構造変化した改質部８ｄ及び各改質部３ｙをエッチングできる任意のエッチャントを用いることで、ウェットエッチング法によっても改質部８ｄ及び各改質部３ｙを除去できる。例えば、フッ酸（ＨＦ）系の溶液を用いたウェットエッチングが可能である。
（導電層形成工程）
続いて、図９Ｃに示すように、電極パッド５と電気的に接続するように、貫通孔７内に形成された絶縁層８上と貫通孔内７に露出した電極パッド５上とに、導電層９を形成する。
導電層９の形成は、スパッタ、ＣＶＤ、メッキ、溶融金属の充填、金属ペーストの充填などで行うことができる。これにより、貫通電極１０を有する半導体装置１が作製される。
続いて、図９Ｃに示すように、電極パッド５と電気的に接続するように、貫通孔７内に形成された絶縁層８上と貫通孔内７に露出した電極パッド５上とに、導電層９を形成する。
導電層９の形成は、スパッタ、ＣＶＤ、メッキ、溶融金属の充填、金属ペーストの充填などで行うことができる。これにより、貫通電極１０を有する半導体装置１が作製される。
以上説明のように、本実施形態の半導体装置の製造方法によれば、絶縁層８の、貫通孔７の底面を覆う部位（絶縁層８ｃ）と部位３ｘとを改質した後、除去しているので、貫通孔７の開口部周辺に形成された絶縁層８ａや、貫通孔７の内周面に形成された絶縁層８ｂを残したまま、電極パッド５を覆う部位の絶縁層８ｃと部位３ｘのみを選択的に除去できる。これにより、貫通孔７の開口部周辺、内周面、底面にそれぞれ形成される絶縁層８ａ,８ｂ,８ｃの厚さ条件の設定が容易となる。
しかも、絶縁層８の、貫通孔７の底面を覆う部位（絶縁層８ｃ）と、絶縁層３の、電極パッド５を覆う部位３ｘとをまとめて改質しているので、貫通孔形成工程の際に前記部位３ｘを除去する工程を省くことができる。また、開口に伴う汚染を抑制することができる。
しかも、絶縁層８の、貫通孔７の底面を覆う部位（絶縁層８ｃ）と、絶縁層３の、電極パッド５を覆う部位３ｘとをまとめて改質しているので、貫通孔形成工程の際に前記部位３ｘを除去する工程を省くことができる。また、開口に伴う汚染を抑制することができる。
［第３実施形態］
本発明の半導体装置の製造方法の第３実施形態を、図１０Ａ〜１２Ｃを用いて以下に説明する。本実施形態の半導体装置の製造方法により製造される半導体装置の構成は、図１を用いて説明した上記第１実施形態の半導体装置１の構成と一部異なるので、その相違点を中心に説明する。ただし、上記第１実施形態の半導体装置１と同一構成要素には同一符号を付し、それらの重複する説明を省略する。
本発明の半導体装置の製造方法の第３実施形態を、図１０Ａ〜１２Ｃを用いて以下に説明する。本実施形態の半導体装置の製造方法により製造される半導体装置の構成は、図１を用いて説明した上記第１実施形態の半導体装置１の構成と一部異なるので、その相違点を中心に説明する。ただし、上記第１実施形態の半導体装置１と同一構成要素には同一符号を付し、それらの重複する説明を省略する。
図１０Ａ及び図１０Ｂに示すように、本実施形態の半導体装置５０は、機能素子４が予め半導体基板２の一方の面（同図の紙面下側の面）に埋め込まれた状態に形成されている点と、絶縁層３に形成された細孔３ｐを介して配線部６が機能素子４及び各電極パッド５間を電気的に接続している点とが特に異なっている。
すなわち、図１０Ａに示すように、本実施形態では、機能素子４が、半導体基板２の一方の面２ａ内に埋め込まれた状態で形成されている。この機能素子４は、その下面４ｆが前記一方の面２ａと面位置になるように配されており、下面４ｆが絶縁層３により被覆されている。
すなわち、図１０Ａに示すように、本実施形態では、機能素子４が、半導体基板２の一方の面２ａ内に埋め込まれた状態で形成されている。この機能素子４は、その下面４ｆが前記一方の面２ａと面位置になるように配されており、下面４ｆが絶縁層３により被覆されている。
また、図１０Ｂに示すように、絶縁層３上で、機能素子４に対応した位置に、複数の細孔３ｐが形成されている。そして、一方の端部において電極パッド５に電気的に接続された配線部６の他端が、細孔３ｐを介して機能素子４の下面４ｆに対して電気的に接続されている。
以上説明の構成を有する本実施形態の半導体装置５０の製造方法における各工程を以下に順に説明する。
以上説明の構成を有する本実施形態の半導体装置５０の製造方法における各工程を以下に順に説明する。
（電極形成工程）
まず、機能素子４が予め形成されている半導体基板２の一方の面２ａに電極パッド５を形成する。すなわち、図１１Ａに示すように、絶縁層３を介して機能素子４が形成された半導体基板２を用意し、その一方の面（同図の紙面下側にある下面）２ａをなす絶縁層３上に、複数の電極パッド５（Ｉ／Ｏパッド）及び複数の配線部６を形成する。
なお、絶縁層３は、この電極形成工程の前に、前記一方の面２ａに形成する工程（第２の絶縁層形成工程）により予め形成されている。
まず、機能素子４が予め形成されている半導体基板２の一方の面２ａに電極パッド５を形成する。すなわち、図１１Ａに示すように、絶縁層３を介して機能素子４が形成された半導体基板２を用意し、その一方の面（同図の紙面下側にある下面）２ａをなす絶縁層３上に、複数の電極パッド５（Ｉ／Ｏパッド）及び複数の配線部６を形成する。
なお、絶縁層３は、この電極形成工程の前に、前記一方の面２ａに形成する工程（第２の絶縁層形成工程）により予め形成されている。
（貫通孔形成工程）
次いで、図１１Ｂに示すように、半導体基板２の他方の面２ｂより、電極パッド５の少なくとも一部が露出するように複数の貫通孔７を形成する。
これら貫通孔７は、半導体基板２の上面側から、電極パッド５が露出するように形成する。
次いで、図１１Ｂに示すように、半導体基板２の他方の面２ｂより、電極パッド５の少なくとも一部が露出するように複数の貫通孔７を形成する。
これら貫通孔７は、半導体基板２の上面側から、電極パッド５が露出するように形成する。
（絶縁層形成工程）
続いて、各貫通孔７の少なくとも内周面および開口部周辺と、各貫通孔７内に露出した各電極パッド５上とに絶縁層８を形成する。すなわち、図１１Ｃに示すように、少なくとも貫通孔７の内壁面（内周面と底面）および開口部周辺に絶縁層８を形成する。この絶縁層８は、例えば酸化シリコン（ＳｉＯ２）をプラズマＣＶＤ等により成膜することで形成できる。
続いて、各貫通孔７の少なくとも内周面および開口部周辺と、各貫通孔７内に露出した各電極パッド５上とに絶縁層８を形成する。すなわち、図１１Ｃに示すように、少なくとも貫通孔７の内壁面（内周面と底面）および開口部周辺に絶縁層８を形成する。この絶縁層８は、例えば酸化シリコン（ＳｉＯ２）をプラズマＣＶＤ等により成膜することで形成できる。
（改質工程）
続いて、絶縁層８の、各貫通孔７内に露出した各電極パッド５を覆う部位を改質して、改質部とする。すなわち、図１２Ａに示すように、貫通孔７の底面（電極パッド５）を覆う絶縁層８ｃのみに対し、レーザー装置ＬＤよりピコ秒オーダー以下のパルス時間幅を有するレーザー光Ｌを照射して集光させ、絶縁層８ｃの改質を行う。改質に用いるレーザー光Ｌとしては、シリコン（半導体基板２）を透過する波長域を有するものを使用する。集光部を貫通孔７の底面で走査させることで、この底面に構造の変化した絶縁層（改質部８ｄ）を形成する。これにより、レーザー光Ｌが照射された絶縁層８ｃの部分に、容易に構造変化（改質）を加えることができる。
続いて、絶縁層８の、各貫通孔７内に露出した各電極パッド５を覆う部位を改質して、改質部とする。すなわち、図１２Ａに示すように、貫通孔７の底面（電極パッド５）を覆う絶縁層８ｃのみに対し、レーザー装置ＬＤよりピコ秒オーダー以下のパルス時間幅を有するレーザー光Ｌを照射して集光させ、絶縁層８ｃの改質を行う。改質に用いるレーザー光Ｌとしては、シリコン（半導体基板２）を透過する波長域を有するものを使用する。集光部を貫通孔７の底面で走査させることで、この底面に構造の変化した絶縁層（改質部８ｄ）を形成する。これにより、レーザー光Ｌが照射された絶縁層８ｃの部分に、容易に構造変化（改質）を加えることができる。
（改質部除去工程）
続いて、図１２Ｂに示すように、ドライエッチングによって各改質部８ｄを除去する。このドライエッチングでは、各改質部８ｄが非改質部（絶縁層８ａ，８ｂの部分）に比べて非常に速く（数十倍の速さで）ドライエッチングされる。そのため、容易に各貫通孔７の底面にある各絶縁層８ｃのみを選択的に除去できる。
続いて、図１２Ｂに示すように、ドライエッチングによって各改質部８ｄを除去する。このドライエッチングでは、各改質部８ｄが非改質部（絶縁層８ａ，８ｂの部分）に比べて非常に速く（数十倍の速さで）ドライエッチングされる。そのため、容易に各貫通孔７の底面にある各絶縁層８ｃのみを選択的に除去できる。
（導電層形成工程）
続いて、図１２Ｃに示すように、電極パッド５と電気的に接続するように、貫通孔７内に形成された絶縁層８上と貫通孔内７に露出した電極パッド５上とに、導電層９を形成する。
導電層９の形成は、スパッタ、ＣＶＤ、メッキ、溶融金属の充填、金属ペーストの充填などで行うことができる。これにより、貫通電極１０を有する半導体装置５０が作製される。
続いて、図１２Ｃに示すように、電極パッド５と電気的に接続するように、貫通孔７内に形成された絶縁層８上と貫通孔内７に露出した電極パッド５上とに、導電層９を形成する。
導電層９の形成は、スパッタ、ＣＶＤ、メッキ、溶融金属の充填、金属ペーストの充填などで行うことができる。これにより、貫通電極１０を有する半導体装置５０が作製される。
以上説明のように、本実施形態の半導体装置の製造方法によれば、絶縁層８の、貫通孔７の底面を覆う部位（絶縁層８ｃ）を改質した後、除去しているので、貫通孔７の開口部周辺に形成された絶縁層８ａや、貫通孔７の内周面に形成された絶縁層８ｂを残したまま、電極パッド５を覆う部位の絶縁層８ｃのみを選択的に除去できる。これにより、貫通孔７の開口部周辺、内周面、底面にそれぞれ形成される絶縁層８ａ,８ｂ,８ｃの厚さ条件の設定が容易となる。
以上、本発明の半導体装置の製造方法の各実施形態について説明してきたが、本発明はこれらのみに限定されるものではなく、必要に応じて適宜変更しても構わない。
本発明は、貫通電極を備えた半導体装置の製造方法に広く適用可能である。
１，５０ 半導体装置
２ 半導体基板
２ａ 一方の面
５ 電極パッド（電極）
２ｂ 他方の面
７ 貫通孔
８ 絶縁層（第１の絶縁層）
８ｃ 第１の部位
８ｄ，３ｙ 改質部
９ 導電層
３ 絶縁層（第２の絶縁層）
Ｌ レーザー光
２ 半導体基板
２ａ 一方の面
５ 電極パッド（電極）
２ｂ 他方の面
７ 貫通孔
８ 絶縁層（第１の絶縁層）
８ｃ 第１の部位
８ｄ，３ｙ 改質部
９ 導電層
３ 絶縁層（第２の絶縁層）
Ｌ レーザー光
Claims (5)
- 半導体基板の一方の面に電極を形成する電極形成工程と；
前記半導体基板の他方の面の、前記一方の面側にある前記電極の位置に対応した位置より、この半導体基板の厚み方向に貫通孔を形成する貫通孔形成工程と；
少なくとも前記貫通孔の内周面および開口部周辺と、前記貫通孔の底部分とに、第１の絶縁層を形成する第１の絶縁層形成工程と；
前記第１の絶縁層の、前記貫通孔の前記底部分に形成された第１の部位を改質させて改質部とする改質工程と；
前記改質部を除去して前記貫通孔内に前記電極を露出させる改質部除去工程と；
前記貫通孔内に露出した前記電極上と前記第１の絶縁層上とに、前記電極に電気的に導通するように導電層を形成する導電層形成工程と；
を備えることを特徴とする半導体装置の製造方法。 - 前記電極形成工程の前に、前記一方の面に第２の絶縁層を形成する第２の絶縁層形成工程をさらに備え；
前記貫通孔形成工程で、前記貫通孔の形成と同時に前記第２の絶縁層を除去する；
ことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記電極形成工程の前に、前記一方の面に第２の絶縁層を形成する第２の絶縁層形成工程をさらに備え；
前記改質工程で、前記第２の絶縁層における前記第１の部位と対応する第２の部位を、前記第１の部位と共にまとめて改質して前記改質部とする；
ことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記改質工程を、ピコ秒以下のパルス時間幅を有するレーザー光を前記第１の部位に集光させて照射することにより行うことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記レーザー光として、そのパルスエネルギーが、前記第１の絶縁層のアブレーション又は蒸散が起きるエネルギーよりも低いものを用いることを特徴とする請求項４に記載の半導体装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008204214 | 2008-08-07 | ||
| JP2008204214 | 2008-08-07 | ||
| PCT/JP2009/062384 WO2010016351A1 (ja) | 2008-08-07 | 2009-07-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2010016351A1 true JPWO2010016351A1 (ja) | 2012-01-19 |
Family
ID=41663574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010523808A Pending JPWO2010016351A1 (ja) | 2008-08-07 | 2009-07-07 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20110129999A1 (ja) |
| EP (1) | EP2312619A4 (ja) |
| JP (1) | JPWO2010016351A1 (ja) |
| CN (1) | CN102113100A (ja) |
| WO (1) | WO2010016351A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9105628B1 (en) * | 2012-03-29 | 2015-08-11 | Valery Dubin | Through substrate via (TSuV) structures and method of making the same |
| ITTO20120294A1 (it) * | 2012-04-03 | 2013-10-04 | St Microelectronics Srl | Sistema perfezionato di test elettrico di vie passanti nel silicio (tsv-through silicon vias) e relativo procedimento di fabbricazione |
| CN103367139B (zh) * | 2013-07-11 | 2016-08-24 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv孔底部介质层刻蚀方法 |
| JP6914656B2 (ja) * | 2014-10-03 | 2021-08-04 | 日本板硝子株式会社 | 貫通電極付ガラス基板の製造方法、導電部付ガラス基板、及び貫通電極付ガラス基板 |
| CN104465445B (zh) * | 2014-12-10 | 2018-04-17 | 华进半导体封装先导技术研发中心有限公司 | 一种硅通孔底部衬垫露出的检测方法 |
| US10854550B2 (en) * | 2017-09-28 | 2020-12-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor package and method of manufacturing the same |
| US10424606B1 (en) | 2018-04-05 | 2019-09-24 | Corning Incorporated | Systems and methods for reducing substrate surface disruption during via formation |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004128445A (ja) * | 2002-07-29 | 2004-04-22 | Matsushita Electric Works Ltd | 発光素子およびその製造方法 |
| JP2004304130A (ja) * | 2003-04-01 | 2004-10-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| DE10321494A1 (de) * | 2003-05-13 | 2004-12-09 | Infineon Technologies Ag | Herstellungsverfahren für eine Halbleiterstruktur |
| JP2007180395A (ja) * | 2005-12-28 | 2007-07-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4325182A (en) * | 1980-08-25 | 1982-04-20 | General Electric Company | Fast isolation diffusion |
| US5310626A (en) * | 1993-03-01 | 1994-05-10 | Motorola, Inc. | Method for forming a patterned layer using dielectric materials as a light-sensitive material |
| US5817580A (en) * | 1996-02-08 | 1998-10-06 | Micron Technology, Inc. | Method of etching silicon dioxide |
| DE10163346A1 (de) * | 2001-12-21 | 2003-07-10 | Infineon Technologies Ag | Resistloses Lithographieverfahren zur Herstellung feiner Strukturen |
| JP2004095849A (ja) * | 2002-08-30 | 2004-03-25 | Fujikura Ltd | 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法 |
| US6897148B2 (en) * | 2003-04-09 | 2005-05-24 | Tru-Si Technologies, Inc. | Electroplating and electroless plating of conductive materials into openings, and structures obtained thereby |
| DE10319538B4 (de) * | 2003-04-30 | 2008-01-17 | Qimonda Ag | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung |
| JP4197302B2 (ja) * | 2004-02-09 | 2008-12-17 | シャープ株式会社 | 半導体装置の製造方法 |
| US7608490B2 (en) * | 2005-06-02 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4795102B2 (ja) | 2006-04-27 | 2011-10-19 | 株式会社フジクラ | 配線基板およびその製造方法 |
| JP2008010659A (ja) * | 2006-06-29 | 2008-01-17 | Disco Abrasive Syst Ltd | ビアホールの加工方法 |
| JP2008027956A (ja) * | 2006-07-18 | 2008-02-07 | Toshiba Corp | 半導体装置の製造方法 |
| JP4989254B2 (ja) | 2007-02-21 | 2012-08-01 | 株式会社 日立東日本ソリューションズ | 信用リスク計算装置、および、信用リスク計算方法 |
-
2009
- 2009-07-07 EP EP09804838A patent/EP2312619A4/en not_active Withdrawn
- 2009-07-07 JP JP2010523808A patent/JPWO2010016351A1/ja active Pending
- 2009-07-07 CN CN2009801302434A patent/CN102113100A/zh active Pending
- 2009-07-07 WO PCT/JP2009/062384 patent/WO2010016351A1/ja active Application Filing
-
2011
- 2011-02-03 US US13/020,534 patent/US20110129999A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004128445A (ja) * | 2002-07-29 | 2004-04-22 | Matsushita Electric Works Ltd | 発光素子およびその製造方法 |
| JP2004304130A (ja) * | 2003-04-01 | 2004-10-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| DE10321494A1 (de) * | 2003-05-13 | 2004-12-09 | Infineon Technologies Ag | Herstellungsverfahren für eine Halbleiterstruktur |
| JP2007180395A (ja) * | 2005-12-28 | 2007-07-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102113100A (zh) | 2011-06-29 |
| WO2010016351A1 (ja) | 2010-02-11 |
| US20110129999A1 (en) | 2011-06-02 |
| EP2312619A1 (en) | 2011-04-20 |
| EP2312619A4 (en) | 2012-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2010016351A1 (ja) | 半導体装置の製造方法 | |
| KR100741864B1 (ko) | 반도체장치의 제조방법 | |
| JP3193863B2 (ja) | 転写マスクの製造方法 | |
| US9613865B2 (en) | Semiconductor die and die cutting method | |
| JP4053257B2 (ja) | 半導体装置の製造方法 | |
| EP2634795A1 (en) | Process for manufacture of through-type wiring substrate, and through-type wiring substrate | |
| US20150255349A1 (en) | Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes | |
| JP2002373957A (ja) | 半導体装置及びその製造方法 | |
| WO2011125935A1 (ja) | 半導体装置及びその製造方法 | |
| KR20070015018A (ko) | 반도체 장치 및 그 제조 방법 | |
| US9769927B2 (en) | Structural body and method for manufacturing same | |
| JP2011258823A (ja) | 半導体装置の製造方法及び半導体基板 | |
| JP2010114390A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20140217577A1 (en) | Semiconductor Device and Method for Manufacturing a Semiconductor Device | |
| TW201007913A (en) | Semiconductor device and method for manufacturing the device | |
| JP2007318143A (ja) | 半導体構造体及びその製造方法 | |
| JP5873145B2 (ja) | 貫通配線基板の製造方法 | |
| EP3039710B1 (en) | Wafer dicing method for improving die packaging quality | |
| US20170213802A1 (en) | Semiconductor structure and manufacturing method thereof | |
| TWI717768B (zh) | 半導體裝置之製造方法及半導體裝置 | |
| JP2004303991A (ja) | 半導体装置及びその製造方法 | |
| JP2007258233A (ja) | 半導体装置の製造方法、半導体装置および回路基板 | |
| JP2010016255A (ja) | 半導体装置 | |
| JP2002076129A (ja) | 半導体装置及びその製造方法 | |
| TWI532122B (zh) | 製造多數薄晶片的方法以及用此方法製造的薄晶片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131217 |