DE10321494A1 - Herstellungsverfahren für eine Halbleiterstruktur - Google Patents

Herstellungsverfahren für eine Halbleiterstruktur Download PDF

Info

Publication number
DE10321494A1
DE10321494A1 DE2003121494 DE10321494A DE10321494A1 DE 10321494 A1 DE10321494 A1 DE 10321494A1 DE 2003121494 DE2003121494 DE 2003121494 DE 10321494 A DE10321494 A DE 10321494A DE 10321494 A1 DE10321494 A1 DE 10321494A1
Authority
DE
Germany
Prior art keywords
areas
wet etching
implanted
insulation layer
selective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2003121494
Other languages
English (en)
Other versions
DE10321494B4 (de
Inventor
Maik Stegemann
Stephan Wege
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10321494A priority Critical patent/DE10321494B4/de
Publication of DE10321494A1 publication Critical patent/DE10321494A1/de
Application granted granted Critical
Publication of DE10321494B4 publication Critical patent/DE10321494B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die vorliegende Erfindung schafft ein Herstellungsverfahren für eine Halbleiterstruktur mit den Schritten: Bereitstellen eines Halbleitersubstrats (1) mit einer Oberflächenstruktur einer Hauptoberfläche (HF), welche erste Oberflächenbereiche (B1; b1'; B1'') aufweist, die in einer Ebene senkrecht zur Ebene der Hauptoberfläche (HF) verlaufen, und welche zweite Oberflächenbereiche (B2; B2'; B2'') aufweist, die nicht in der Ebene senkrecht zur Ebene der Hauptoberfläche (HF) verlaufen; Durchführen einer Ionenimplantation (I; I'; I'') in einer Richtung senkrecht zur Ebene der Hauptoberfläche (HF), wobei die ersten Oberflächenbereiche (B1; B1'; B1'') nicht implantiert werden und die zweiten Oberflächenbereiche (B2; B2'; B2'') implantiert werden und wobei die Ionen derart gewählt werden, dass die Ätzrate der zweiten Oberflächenbereiche (B2; B2'; B2'') gegenüber der Ätzrate der ersten Oberflächenbereiche (B1; B1'; B1'') hinischtlich eines vorbestimmten Nassätzmediums durch die implantierten Ionen erhöht wird; und Durchführen einer Nassätzung unter Verwendung des vorbestimmten Nassätzmediums zum selektiven Nassätzen der zweiten Oberflächenbereiche (B2; B2'; B2'') gegenüber den ersten Oberflächenbereichen (B1; B1'; B1'').

Description

  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine Halbleiterstruktur.
  • Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Speicherschaltungen in Silizium-Technologie erläutert. Bei Oberflächenstrukturen von integrierten Speicherschaltungen in Silizium-Technologie treten oft hohe Aspektverhältnisse auf, insbesondere bei Speicherschaltungen mit sogenannten Grabenkondensatoren. Bei der Herstellung solcher Oberflächenstrukturen stellt sich oft das Problem, eine darüber abgeschiedene Schicht einerseits selektiv und andererseits Profiltiefen-unabhängig zu ätzen. Bei üblichen Nassätzprozessen kommt es häufig vor, dass die Ätzrate an der Oberseite der Oberflächenstruktur wesentlich höher ist als an der Unterseite der Oberflächenstruktur. Weiterhin sind die Selektivitäten oft sehr begrenzt.
  • Somit haben die bekannten Herstellungsverfahren für Halbleiterstrukturen mit hohem Aspektverhältnis, bei denen derartige Nassätzverfahren angewendet werden, oft ein sehr kleines Prozessfenster.
    •
  • Daher ist es Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren für eine Halbleiterstruktur zu schaffen, welches ein besser einstellbares Prozessfenster als die bekannten Verfahren aufweist.
  • Erfindungsgemäß wird dieses Problem durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.
  • Die Vorteile des erfindungsgemäßen Verfahrens liegen insbesondere darin, dass das Prozessfenster durch die Implantation wesentlich besser einstellbar ist.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen Herstellungsverfahrens.
  • Gemäss einer bevorzugten Weiterbildung umfasst die Oberflächenstruktur einen mit einem Kondensatordielektrikum und teilweise mit einer leitenden Füllung gefüllten Graben, eine Hartmaske zur Herstellung des Grabens und eine darüber abgeschiedene Isolationsschicht für einen Isolationskragen im oberen Grabenbereich, wobei die ersten Bereiche durch die auf der Hartmaske und am Boden des Grabens befindliche Isolationsschicht und die zweiten Bereiche durch die an den Wänden des Grabens befindliche Isolationsschicht gebildet werden.
  • Gemäss einer weiteren bevorzugten Weiterbildung werden die zweiten Bereiche durch das selektive Nassätzen vollständig entfernt werden, wobei das Nassätzen ebenfalls selektiv bezüglich der Hartmaske und der leitenden Füllung ist.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird beim Durchführen der Ionenimplantation ein Oberflächenbereich der leitenden Füllung ebenfalls implantiert.
  • Gemäss einer weiteren bevorzugten Weiterbildung umfasst die Oberflächenstruktur ein Gatedielektrikum und darauf befindliche Gatestapel, wobei die ersten Bereiche durch eine auf dem Gatedielektrikum und auf der Oberseite der Gatestapel befindliche Isolationsschicht und die zweiten Bereiche durch die an den Wänden der Gatestapel befindliche Isolationsschicht gebildet werden.
  • Gemäss einer weiteren bevorzugten Weiterbildung werden die zweiten Bereiche durch das selektive Nassätzen vollständig entfernt, wobei das Nassätzen ebenfalls selektiv bezüglich des Gatedielektrikums ist.
  • Gemäss einer weiteren bevorzugten Weiterbildung umfasst die Oberflächenstruktur eine Linerschicht und eine darauf angeordnete Isolationsschicht mit bis zur Linerschicht reichenden Durchgangslöchern, wobei die ersten Bereiche durch die Isolationsschicht an den Wänden der Durchgangslöcher und die zweiten Bereiche durch die Linerschicht an den Böden der Durchgangslöcher gebildet werden.
  • Gemäss einer weiteren bevorzugten Weiterbildung weist die Oberflächenstruktur dritte Oberflächenbereiche auf, die nicht in der Ebene senkrecht zur Ebene der Hauptoberfläche verlaufen und die dritten Bereiche durch die Isolationsschicht an der Oberseite der Oberflächenstruktur gebildet werden, die beim Durchführen der Ionenimplantation ebenfalls implantiert werden, wobei die Ätzrate der dritten Oberflächenbereiche gegenüber der Ätzrate der ersten Oberflächenbereiche hinsichtlich des vorbestimmten Nassätzmediums durch die implantierten Ionen weniger stark erhöht wird als die Ätzrate der zweiten Oberflächenbereiche.
  • Gemäss einer weiteren bevorzugten Weiterbildung werden die zweiten Bereiche durch das selektive Nassätzen vollständig entfernt, wobei das Nassätzen ebenfalls selektiv bezüglich des Halbleitersubstrats ist.
  • Gemäss einer weiteren bevorzugten Weiterbildung weist die Oberflächenstruktur der Hauptoberfläche Übergangs-Oberflächenbereiche auf, die in einer Ebene senkrecht zur Ebene der Hauptoberfläche in einem Übergangsbereich zwischen den ersten und zweiten Bereichen liegen und beim Durchführen einer Ionenimplantation ebenfalls implantiert werden, so dass ihre Ätzrate ebenfalls erhöht wird.
    •
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • 1a, b zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens einer Halbleiterstruktur als erste Ausführungsform der vorliegenden Erfindung;
  • 2a, b zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens einer Halbleiterstruktur als zweite Ausführungsform der vorliegenden Erfindung; und
  • 3a, b zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens einer Halbleiterstruktur als dritte Ausführungsform der vorliegenden Erfindung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • 1a, b zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens einer Halbleiterstruktur als erste Ausführungsform der vorliegenden Erfindung.
  • In 1a bezeichnet Bezugszeichen 1 eine Silizium-Halbleitersubstrat mit einer Hauptoberfläche HF, in dem mittels einer Hartmaske 5, welche typischerweise aus Siliziumnitrid besteht, ein Graben 3 vorgesehen worden ist. Der Graben 3 ist mit einem dünnen Kondensator-Dielektrikum 11 auf seinen Wänden versehen und teilweise mit einer leitenden Füllung 10 aus Polysilizium gefüllt. Nach Abscheiden, Planarisieren und Rückätzen der leitenden Füllung 10 aus Polysilizium wird über dieser Halbleiterstruktur eine Isolationsschicht 8 aus Sili ziumoxid für einen späteren Isolationskragen im oberen Grabenbereich ganzflächig abgeschieden.
  • Nach dem ganzflächigen Abscheiden der Isolationsschicht 8 erfolgt eine Implantation I von Arsen-Ionen (es sind auch Phosphor, Bor und N denkbar, wobei N hinterher elektrisch inaktiv wäre, AS, P, B wären an der Si Grenzschicht aktiv), wobei die Implantationsrichtung senkrecht zur Ebene der Hauptoberfläche HF verläuft.
  • Unbeeinflusst von dieser Implantation I bleiben Oberflächenbereiche B1 der Isolationsschicht 8 aus Siliziumoxid, welche sich entlang der Wände des Grabens 3 erstrecken.
  • Im Gegensatz dazu werden Oberflächenbereiche B2, welche sich oberhalb der Hartmaske 5 an der Oberfläche der Struktur befinden, sowie Oberflächenbereiche B2, welche am Boden der Grabenöffnung nicht senkrecht zur Ebene der Hauptoberfläche HF verlaufen, sowie Übergangsbereiche UB an den oberen Ecken der Grabenöffnung implantiert.
  • Die von der Implantation I betroffenen Oberflächenbereiche B2 sind in 1a mit dem Bezugszeichen 8' gekennzeichnet. Die Ionen werden dabei derart gewählt, dass die Ätzrate der Oberflächenbereiche B2 gegenüber der Ätzrate der ersten Oberflächenbereiche B1 hinsichtlich des Nassätzmediums DHF (diluted HF bevorzugt 200 : 1) durch die implantierten Ionen erhöht wird. Typische Werte für die Selektivität, welche mittels der Implantation I erreicht werden können, sind 10 : 1, dass heißt eine zehnfache Ätzrate der implantierten Oberflächenbereiche B2 gegenüber den nicht implantierten Oberflächenbereichen B1.
  • Insbesondere wird auch die Eindringtiefe der Implantation I derart gewählt, dass ein Oberflächenbereich 10' der leitenden Füllung 10 aus Polysilizium ebenfalls implantiert wird, um dort spätere Grenzflächeneigenschaften für einen späteren vergrabenen Anschluss des Grabenkondensators einzustellen.
  • Mit Bezug auf 1b erfolgt dann eine selektive Nassätzung der Oberflächenbereiche B2 gegenüber den Oberflächenbereichen B1, wobei die Oberflächenbereiche B2 vollständig entfernt werden und wobei kaum ein Abtrag der nicht implantierten Oberflächenbereiche B1 Siliziumoxids an den Seitenwänden des Grabens 3 stattfindet, mit dem Nassätzmedium DHF. Insbesondere erfolgt die nasschemische Nassätzung ebenfalls selektiv zur Hartmaske 5 und zur leitenden Füllung 10 beziehungsweise dessen Oberflächenbereich 10', so dass sie dort jeweils stoppt.
  • Wie in 1b dargestellt, ist somit der Isolationskragen im oberen Grabenbereich, welcher aus der Isolationsschicht 8 aus Siliziumoxid besteht, fertiggestellt. Am Grabenboden liegt der implantierte Oberflächenbereich 10' der leitenden Füllung 10 vor.
  • Die weiteren Prozessschritte zur Fertigstellung des Grabenkondensators beziehungsweise der betreffenden integrierten Speichervorrichtung sind im Stand der Technik bekannt und werden hier nicht näher erläutert.
  • 2a, b zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens einer Halbleiterstruktur als zweite Ausführungsform der vorliegenden Erfindung.
  • Gemäss 2a ist auf einem Silizium-Halbleitersubstrat 1 ein Gate-Dielektrikum 15 in Form eines Gate-Oxids vorgesehen. Weiterhin vorgesehen auf der Hauptoberfläche HF des Halbleitersubstrats 1 ist ein Gate-Stapel 10, 20, 30, 40, 50, welche die nachstehend erläuterten Komponenten aufweist. Die Komponente 10 ist ein leitender Polysiliziumbereich, die Komponente 20 ist ein Metall-Silizidbereich, die Komponente 30 ist eine Siliziumnitridkappe, und die Komponente 40 ist ein Seitenwandoxid an den Komponenten 10, 20.
  • Im in 2a gezeigten Prozessstadium ist zur Herstellung von Seitenwandspacern eine Spacerschicht 50 aus Siliziumnitrid über dieser Struktur ganzflächig abgeschieden worden.
  • Nach dieser Abscheidung erfolgt eine ganzflächige Implantation I' im wesentlichen senkrecht zur Hauptoberfläche HF des Halbleitersubstrats 1 mit N (Stickstoff)-Ionen.
  • Dabei werden die Oberflächenbereiche B1' der Siliziumnitrid-Spacerschicht 50 nicht implantiert, da sie parallel zur Implantationsrichtung beziehungsweise senkrecht zur Ebene der Hauptoberfläche HF liegen.
  • Implantiert werden lediglich die Oberflächenbereiche B2' oberhalb der Hauptoberfläche HF des Halbleitersubstrats 1 beziehungsweise Oberflächenbereiche B2' oberhalb der Kappe 30 aus Siliziumnitrid beziehungsweise die Übergangsbereiche UB' an den oberen Ecken der Kappe 30 aus Siliziumnitrid, wobei modifizierte Schichten 50' bzw. 30' gebildet werden.
  • Wie beim ersten Ausführungsbeispiel bewirkt die Implantation mit den N+–Ionen, dass die Ätzrate der implantierten Oberflächenbereiche B2' wesentlich gegenüber der Ätzrate der nicht implantierten Oberflächenbereiche B1' für das Nassätzmedium Phosphorsäure erhöht wird.
  • In einem darauffolgenden Nassätzprozess mit Phospohorsäure werden dann die implantierten Oberflächenbereiche B2' selektiv gegenüber den nicht implantierten Oberflächenbereichen B1' und selektiv gegenüber dem Gate-Dielektrikum 15 entfernt, was zum in 2b gezeigten Prozesszustand führt.
  • Die weiteren Herstellungsschritte zur Erzeugung von Ausfalltransistoren führt die betreffende Halbleiterspeicherschaltung sind im Stand der Technik wohl bekannt und werden hier nicht näher erläutert werden.
  • Durch die Möglichkeit des Stoppens dieser Nassätzung auf minimalen Gate-Dielektrikumsdicken ist es möglich, eine extrem hohe Uniformität des restlichen Gate-Dielektrikums zu erzielen, und zwar sowohl von Wafer zu Wafer als auch innerhalb eines einzelnen Wafers. Auch die Verrundung an der Schulter an den Übergangsbereichen UB' lässt sich sehr gering halten.
  • 3a, b zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens einer Halbleiterstruktur als dritte Ausführungsform der vorliegenden Erfindung.
  • Mit Bezug auf 3a ist auf einer Hauptoberfläche HF des Silizium-Halbleitersubstrats 1 eine Linerschicht 17 aus Siliziumoxinitrid abgeschieden worden. Oberhalb der Linerschicht 17 vorgesehen ist eine dicke Isolationsschicht 25 aus Siliziumoxid, beispielsweise ein TEOS-Oxid. Durch einen üblichen Kontaktlochprozess sind in der Isolationsschicht 25 Durchgangslöcher K vorgesehen, welche bis hinunter zur Linerschicht 17 verlaufen.
  • In diesem Prozesszustand folgt eine Implantation I'' von N+–Ionen, deren Richtung im wesentlichen senkrecht zur Ebene der Hauptoberfläche HF verläuft.
  • Bei dieser Implantation werde die Oberflächenbereiche B1'' an den Wänden der Durchgangslöcher K nicht implantiert, da sie parallel zur Richtung der Implantation I'' liegen.
  • Implantiert hingegen werden die freiliegenden Oberflächenbereiche B2'' an den Böden der Durchgangslöcher K der Linerschicht 17 sowie die Oberflächenbereiche B3'' der Isolationsschicht 25 an der Oberseite der Struktur und die Übergangsbereiche UB'' an den oberen Öffnungen der Durchgangslöcher K.
  • Wie bei den anderen Ausführungsbeispielen erhöht die Implantation I'' mit den N+–Ionen die Ätzrate der implantierten Bereiche 17' der Linerschicht 17 für das Nassätzmedium Phosphorsäure erheblich, dass heißt um einen Faktor 10, während die Ätzrate der implantierten Oberflächenbereiche B3'' nur wesentlich weniger stark erhöht wird, beispielsweise um einen Faktor 2. Unverändert bleibt die Ätzrate der nicht implantierten Oberflächenbereiche B1''.
  • In einem darauffolgenden Nassätzprozess mit dem Nassätzmedium Phosphorsäure ist es somit möglich, die Linerschicht 17 vollständig in den implantierten Bereichen 17' zu entfernen , wobei nur ein geringerer Teil der Isolationsschicht 25 entfernt wird und Reste der Oberflächenbereiche B3'' an der Oberseite stehen bleiben.
  • Auch bei dieser Ausführungsform ist die Nassätzung selektiv zum Silizium-Halbleitersubstrat 1, so dass die Nassätzung unmittelbar nach dem Durchbrechen der Linerschicht 17 stoppt.
  • Besonders vorteilhaft bei dieser Ausführungsform ist es, dass sich die Linerschicht 17 öffnen lässt, ohne das darunter liegende Halbleitersubstrat 1 zu schädigen, wie das zum Beispiel im Falle einer Plasmaätzung geschehen würde. Es erfolgt kein direkter Substratbeschuss bei der Kontaktlochimplantation, wobei letztere mit einer Strukturierungsimplantation kombinierbar ist. Weiterhin erfolgt kein Channeling, da die Linerschicht 17 als Streumedium fungiert.
  • Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Insbesondere ist die Auswahl der Schichtmaterialien, Ionen und Nassätzmedien nur beispielhaft und kann in vielerlei Art variiert werden.
    • 1
    Silizium-Halbleitersubstrat
    5
    Hartmaske
    3
    Graben
    8
    Siliziumoxid-Isolationskragenschicht
    B1, B1', B1''
    erste Bereiche
    B2, B2', B2''
    zweite Bereiche
    B3, B3', B3''
    dritte Bereiche
    UB, UB', UB''
    Überhangsbereiche
    8'
    implantierte Bereiche von 8
    I, I', I''
    Implantationen
    HF
    Hauptoberfläche
    10
    leitende Schicht aus Polysilizium
    11
    Kondensator-Dielektrikum
    10'
    implantierter Oberflächenbereich von 10
    100
    Polysiliziumbereich
    200
    Metallsilizidbereich
    300
    Siliziumnitridkappe
    40
    Seitenwandoxid
    50
    Seitenwandspacer-Siliziumnitridschicht
    50'
    implantierter Bereich von 50
    15
    Gate-Dielektrikum
    17
    Linerschicht
    17'
    implantierter Bereich von 17
    25
    Isolationsschicht aus Siliziumoxid
    K
    Kontaktloch

Claims (10)

  1. Herstellungsverfahren für eine Halbleiterstruktur mit den Schritten: Bereitstellen eines Halbleitersubstrats (1) mit einer Oberflächenstruktur einer Hauptoberfläche (HF), welche erste Oberflächenbereiche (B1; B1'; B1'') aufweist, die in einer Ebene senkrecht zur Ebene der Hauptoberfläche (HF) verlaufen, und welche zweite Oberflächenbereiche (B2; B2'; B2'') aufweist, die nicht in der Ebene senkrecht zur Ebene der Hauptoberfläche (HF) verlaufen; Durchführen einer Ionenimplantation (I; I'; I'') in einer Richtung senkrecht zur Ebene der Hauptoberfläche (HF), wobei die ersten Oberflächenbereiche (B1; B1'; B1'') nicht implantiert werden und die zweiten Oberflächenbereiche (B2; B2'; B2'') implantiert werden und wobei die Ionen derart gewählt werden dass die Ätzrate der zweiten Oberflächenbereiche (B2; B2'; B2'') gegenüber der Ätzrate der ersten Oberflächenbereiche (B1; B1'; B1'') hinsichtlich eines vorbestimmten Nassätzmediums durch die implantierten Ionen erhöht wird; und Durchführen einer Nassätzung unter Verwendung des vorbestimmten Nassätzmediums zum selektiven Nassätzen der zweiten Oberflächenbereiche (B2; B2'; B2'') gegenüber den ersten Oberflächenbereichen (B1; B1'; B1'').
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Oberflächenstruktur einen mit einem Kondensatordielektrikum (11) und teilweise mit einer leitenden Füllung (10) gefüllten Graben (3), eine Hartmaske (5) zur Herstellung des Grabens (3) und eine darüber abgeschiedene Isolationsschicht (8) für einen Isolationskragen im oberen Grabenbereich aufweist und die ersten Bereiche (B1) durch die auf der Hartmaske (5) und am Boden des Grabens (3) befindliche Isolations schicht (8) und die zweiten Bereiche (B2) durch die an den Wänden des Grabens (3) befindliche Isolationsschicht (8) gebildet werden.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die zweiten Bereiche (B2) durch das selektive Nassätzen vollständig entfernt werden und das Nassätzen ebenfalls selektiv bezüglich der Hartmaske (5) und der leitenden Füllung (10) ist.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass beim Durchführen der Ionenimplantation (I) ein Oberflächenbereich (10') der leitenden Füllung (10) ebenfalls implantiert wird.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Oberflächenstruktur ein Gatedielektrikum (15) und darauf befindliche Gatestapel (10, 20, 30, 40, 50) aufweist und die ersten Bereiche (B1') durch eine auf dem Gatedielektrikum (15) und auf der Oberseite der Gatestapel (10, 20, 30, 40, 50) befindliche Isolationsschicht (30, 50) und die zweiten Bereiche (B2') durch die an den Wänden der Gatestapel (10, 20, 30, 40, 50) befindliche Isolationsschicht (50) gebildet werden.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die zweiten Bereiche (B2') durch das selektive Nassätzen vollständig entfernt werden und das Nassätzen ebenfalls selektiv bezüglich des Gatedielektrikums (15) ist.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Oberflächenstruktur eine Linerschicht (17) und eine darauf angeordnete Isolationsschicht (25) mit bis zur Linerschicht (17) reichenden Durchgangslöchern (K) aufweist und die ersten Bereiche (B1'') durch die Isolationsschicht (25) an den Wänden der Durchgangslöcher (K) und die zweiten Bereiche (B2 ") durch die Linerschicht (17) an den Böden der Durchgangslöcher (K) gebildet werden.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Oberflächenstruktur dritte Oberflächenbereiche (B3'') aufweist, die nicht in der Ebene senkrecht zur Ebene der Hauptoberfläche (HF) verlaufen und die dritten Bereiche (B3'') durch die Isolationsschicht (25) an der Oberseite der Oberflächenstruktur gebildet werden, die beim Durchführen der Ionenimplantation (I'') ebenfalls implantiert werden, wobei die Ätzrate der dritten Oberflächenbereiche (B3'') gegenüber der Ätzrate der ersten Oberflächenbereiche (B1'') hinsichtlich des vorbestimmten Nassätzmediums durch die implantierten Ionen weniger stark erhöht wird als die Ätzrate der zweiten Oberflächenbereiche (B2'').
  9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die zweiten Bereiche (B2'') durch das selektive Nassätzen vollständig entfernt werden und das Nassätzen ebenfalls selektiv bezüglich des Halbleitersubstrats (1) ist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Oberflächenstruktur der Hauptoberfläche (HF) Übergangs-Oberflächenbereiche (UB; UB'; UB'') aufweist, die in einer Ebene senkrecht zur Ebene der Hauptoberfläche (HF) in einem Übergangsbereich zwischen den ersten und zweiten Bereichen liegen und beim Durchführen einer Ionenimplantation (I; I'; I'') ebenfalls implantiert werden, so dass ihre Ätzrate ebenfalls erhöht wird.
DE10321494A 2003-05-13 2003-05-13 Herstellungsverfahren für eine Halbleiterstruktur Expired - Fee Related DE10321494B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10321494A DE10321494B4 (de) 2003-05-13 2003-05-13 Herstellungsverfahren für eine Halbleiterstruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10321494A DE10321494B4 (de) 2003-05-13 2003-05-13 Herstellungsverfahren für eine Halbleiterstruktur

Publications (2)

Publication Number Publication Date
DE10321494A1 true DE10321494A1 (de) 2004-12-09
DE10321494B4 DE10321494B4 (de) 2006-11-16

Family

ID=33440768

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10321494A Expired - Fee Related DE10321494B4 (de) 2003-05-13 2003-05-13 Herstellungsverfahren für eine Halbleiterstruktur

Country Status (1)

Country Link
DE (1) DE10321494B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004052141A1 (de) * 2004-10-22 2006-04-27 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur
EP2312619A1 (de) * 2008-08-07 2011-04-20 Fujikura, Ltd. Herstellungsverfahren für halbleiterbauelement
WO2014102222A1 (fr) * 2012-12-28 2014-07-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé microélectronique de gravure d'une couche

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406970B1 (en) * 2001-08-31 2002-06-18 Infineon Technologies North America Corp. Buried strap formation without TTO deposition
DE10261308A1 (de) * 2001-12-31 2003-09-04 Infineon Technologies Ag Bildung einer PBL-SiN-Barriere mit hohem Streckungsverhältnis

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406970B1 (en) * 2001-08-31 2002-06-18 Infineon Technologies North America Corp. Buried strap formation without TTO deposition
DE10261308A1 (de) * 2001-12-31 2003-09-04 Infineon Technologies Ag Bildung einer PBL-SiN-Barriere mit hohem Streckungsverhältnis

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004052141A1 (de) * 2004-10-22 2006-04-27 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur
DE102004052141B4 (de) * 2004-10-22 2007-10-18 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur
US7326612B2 (en) 2004-10-22 2008-02-05 Qimonda Ag Method for fabricating a semiconductor structure
EP2312619A1 (de) * 2008-08-07 2011-04-20 Fujikura, Ltd. Herstellungsverfahren für halbleiterbauelement
JPWO2010016351A1 (ja) * 2008-08-07 2012-01-19 株式会社フジクラ 半導体装置の製造方法
EP2312619A4 (de) * 2008-08-07 2012-12-12 Fujikura Ltd Herstellungsverfahren für halbleiterbauelement
WO2014102222A1 (fr) * 2012-12-28 2014-07-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé microélectronique de gravure d'une couche
FR3000600A1 (fr) * 2012-12-28 2014-07-04 Commissariat Energie Atomique Procede microelectronique de gravure d'une couche
US9570317B2 (en) 2012-12-28 2017-02-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Microelectronic method for etching a layer

Also Published As

Publication number Publication date
DE10321494B4 (de) 2006-11-16

Similar Documents

Publication Publication Date Title
DE112005000512B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit flachen Isolationsgräben und verringerter Ausbildung von Einkerbungen
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE69429978T2 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Isolationszonen
DE10127622A1 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE19860780A1 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
EP0855088B1 (de) Verfahren zum erzeugen einer grabenisolation in einem substrat
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
DE10162905A1 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
DE102004020834B4 (de) Herstellungsverfahren für eine Halbleiterstruktur
DE10303926B4 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE102006048270A1 (de) Verfahren zum Ausbilden eines isolierenden Grabens mit einem dielektrischen Material
DE10321494B4 (de) Herstellungsverfahren für eine Halbleiterstruktur
DE69500949T2 (de) Vereinfachtes Kontaktierungsverfahren für CMOS von hoher Dichte
DE10225941A1 (de) Verfahren zur Füllung von Graben- und Reliefgeometrien in Halbleiterstrukturen
WO2006066755A1 (de) Verfahren zur herstellung von deep-trench-strukturen
DE10063622A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen und Halbleitervorrichtung
DE10032795C2 (de) Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben
DE60318419T2 (de) Verfahren zur Herstellung von unterschiedlichen Isolierungsstrukturen in Halbleiterbauelementen und entsprechende Struktur
DE10338503B3 (de) Herstellungsverfahren für eine Hartmaske für eine Halbleiterstruktur
DE10249216B3 (de) Herstellungsverfahren für ein Kontaktloch in einer Halbleiterstruktur
DE10055290C1 (de) Herstellungsverfahren für eine integrierte Schaltung
DE10310346B4 (de) Verfahren zum Herstellen einer Photomaske auf einer Mikrostruktur mit Gräben und entsprechende Verwendung der Photomaske
WO2005098936A1 (de) Erzeugung von dielektrisch isolierenden graeben der soi-technologie mit abgerundeten kanten fuer hoehere spannungen
DE10353269B3 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesonde für eine Halbleiterspeicherzelle

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee