WO2005098936A1 - Erzeugung von dielektrisch isolierenden graeben der soi-technologie mit abgerundeten kanten fuer hoehere spannungen - Google Patents

Erzeugung von dielektrisch isolierenden graeben der soi-technologie mit abgerundeten kanten fuer hoehere spannungen Download PDF

Info

Publication number
WO2005098936A1
WO2005098936A1 PCT/DE2005/000618 DE2005000618W WO2005098936A1 WO 2005098936 A1 WO2005098936 A1 WO 2005098936A1 DE 2005000618 W DE2005000618 W DE 2005000618W WO 2005098936 A1 WO2005098936 A1 WO 2005098936A1
Authority
WO
WIPO (PCT)
Prior art keywords
trench
insulation layer
layer
etching
edges
Prior art date
Application number
PCT/DE2005/000618
Other languages
English (en)
French (fr)
Inventor
Ralf Lerner
Uwe Eckoldt
Thomas Oetzel
Original Assignee
X-Fab Semiconductor Foundries Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X-Fab Semiconductor Foundries Ag filed Critical X-Fab Semiconductor Foundries Ag
Priority to EP05732412A priority Critical patent/EP1735827A1/de
Priority to US10/599,726 priority patent/US7989308B2/en
Publication of WO2005098936A1 publication Critical patent/WO2005098936A1/de

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Abstract

Zur Integration von Niederspannungslogikelementen und Hochspannungs-Leistungselementen in ein und demselben Siliziumschaltkreis werden Chipbereiche mit unterschiedlichen Potentialen voneinander durch Trenngräben (10) dielektrisch isoliert. Um Spannungsüberhöhungen an scharfen Kanten des Isoliergrabenbodens zu vermeiden, werden diese durch eine einfache Verfahrensweise mit isotropem Ätzen eines Teils der Isolationsschicht (2) abgerundet.

Description

ERZEUGUNG VON DIELEKTRISCH ISOLIERENDEN GRAEBEN DER SOI-TECHNOLOGIE MIT ABGERUNDETEN KANTEN FUER HOEHERE SPANNUNGEN
Die vorliegende Erfindung betrifft im Allgemeinen die Herstellung von MikroStrukturen auf isolierenden Substraten und betrifft insbesondere die Herstellung von Isolationsgräben auf SOI- (Silizium auf Isolator) Substraten.
Zur Integration von Niederspannungslogikelementen und Hochspannungs- Leistungselementen in ein und dem selben Siliziumschaltkreis ist es häufig notwendig, Chipbereiche mit unterschiedlichen Potentialen voneinander zu isolieren. Eine Möglichkeit dazu ist die sogenannte dielektrische Trenngraben-Isolation. Dabei wird eine vertikal wirkende Isolation zwischen Bauelement und Substrat durch eine vergrabene isolierende Schicht, beispielsweise eine Siliziumdioxidschicht (SiO2), oder auch eine andere isolierende Schicht realisiert. Eine lateral wirkende Isolation wird erreicht durch das Ätzen eines Grabens bis auf die vergrabene isolierende Schicht und ein anschließendes Wiederauffüllen dieses tiefen Grabens mit isolierenden Schichten. Dabei kann auch nur ein Teil des geätzten Grabens durch isolierende Materialien aufgefüllt werden, und das restliche Auffüllen des Grabens kann auch durch leitende Füllschichten, etwa Polysilizium, erfolgen. Durch sogenannte Planarisierungsschritte, zu denen beispielsweise geeignete Ätzverfahren oder chemisch-mechanisches Polieren gehören, wird eine Einebnung der Oberfläche erreicht. Ein Stand der Technik, der sich generell an die Herstellung von Isoliergräben ohne besondere Maßnahmen zur Strukturierung der Kantengeometrie richtet, ist u. a. in EP-A 1 184 902 und EP-A 1 220 312 angegeben.
Bei vielen Anwendungen von SOI-Bauelementen ist die Tendenz zum Einsatz höherer Versorgungsspannungen erkennbar. An scharfen Grabenkanten des Isoliergrabens kann es dabei zu Feldstärkekonzentrationen und damit zu Spannungsüberhöhungen und bei höheren Spannungen folglich zu Überschlägen kommen. Um dies zu vermeiden oder zu reduzieren, können die Kanten des Isoliergrabens in ihrer Form verändert werden.
In US-A 2002/0,025,654 in den dortigen Figuren 14, 15a und 15b ist eine Isoliergrabenstruktur gezeigt, bei der die entsprechenden Kanten abgeschrägt sind. Damit werden Feldstärkespitzen an den Siliziumkanten verringert. Eine genauere Beschreibung des Herstellungsverfahrens erfolgt dort jedoch nicht. Aus der gezeigten Struktur kann gefolgert werden, dass die Abschrägung zu Beginn und am Ende der eigentlichen Ätzung des Isoliergrabens vorgenommen wird. Dies bedarf eines sehr komplizierten und schwierig zu steuernden Ätzprozesses.
Der Erfindung liegt die Aufgabe zu Grunde, eine einfache und dennoch effiziente Verfahrensweise zur Abrundung von Grabenkanten eines Isoliergrabens anzugeben, um damit nachteilige Feldstärkekonzentrationen zu reduzieren oder zu vermeiden.
Generell beruht die vorliegende Erfindung auf der Erkenntnis der Erfinder, dass die kritischen Stellen, die zu einer unerwünschten Feldstärkekonzentration und damit Spannungsüberhöhung beitragen können, der Bereich des Überganges der Grabenwandung zum Grabenboden ist, d. h. zur horizontal verlaufenden Isolationsschicht. Demzufolge wird im Hinblick auf ein einfaches und effizientes
Verfahren erfindungsgemäß eine Technik zur Ausbildung verrundeter Grabenkanten genau in diesem Übergangsbereich angegeben, das im Wesentlichen dort wirksam ist, wobei eine entsprechende Abrundung an den oberen Grabenkanten nicht erforderlich ist.
Basierend auf dieser Erkenntnis führt zur Lösung der obigen Aufgabe ein Verfahren zur Erzeugung eines dielektrisch isolierenden Grabens mit abgerundeten Kanten von zu dem Graben benachbarten aktiven Siliziumschichtbereichen an einem Übergang zu einer vergrabenen Isolationsschicht einer SOI-Struktur. Das Verfahren umfasst ferner das Ausführen eines Ätzprozesses, der aus zwei Schritten besteht, wobei im ersten Schritt der Graben bis zur Isolationsschicht geätzt wird und wobei im zweiten Schritt unterätzte Gebiete an Seitenwänden des Grabens durch isotropes Ätzen eines Teiles der Isolationsschicht gebildet werden. Ferner umfasst das Verfahren nach dem Atzprozess das thermische Oxidieren von Oberflächen des Grabens und der unterätzten Gebiete.
Das erfindungsgemäße Verfahren ermöglicht also eine Abrundung von Grabenkanten am Grabenboden durch einen sehr einfach strukturierten Atzprozess, der zwei Schritte aufweist, wovon der erste Schritt ein selektiver anisotroper Ätzschritt zum Ätzen einer Siliziumschicht bzw. einer Silizium enthaltenden Schicht ist, bis die Isolationsschicht erreicht ist. Daran schließt sich der zweite Ätzschritt an, der ein isotroper Atzprozess ist und selektiv im Wesentlichen Material der Isolationsschicht entfernt, um damit die unterätzten Gebiete an den Seitenwänden des Grabens zu erzeugen. Bei dem nachfolgenden thermischen Oxidationsprozess ergibt sich somit im Bereich der Kante eine erhöhte Oxidationsrate, da hier die Sauerstoffsdiffusion von zwei Oberflächenseiten aus erfolgen kann, und sich somit insgesamt in diesem Kantenbereich eine höhere Oxidationsrate als in benachbarten Oberflächenbereichen des Siliziums ergibt und damit eine verrundete Oxidschicht erzeugt wird. Für den
Atzprozess, der aus den beiden selektiven Ätzprozessen besteht, können gut etablierte Prozessverfahren eingesetzt werden, so dass sich ein gut steuerbarer Kantenabrundungsprozess im Übergangsbereich der Grabenwand(ung) zum Grabenboden ergibt, wobei dennoch ein vergleichsweise wenig komplexer Verfahrensablauf für eine kostengünstige Herstellung verrundeter Isolationsgräben in SOI-Substraten sorgt.
In einer weiteren vorteilhaften Ausführungsform wird die Isolationsschicht als Ätzstoppschicht bei dem ersten Schritt verwendet. Infolgedessen können gut bewährte anisotrope selektive Ätzprozesse zum Ätzen von Silizium angewendet werden, wobei, wenn die Isolationsschicht beispielsweise aus Siliziumdioxid aufgebaut ist, ein hoher Grad an Selektivität für gut bewährte Siliziumätzprozesse erreicht wird, so dass ein gut steuerbarer Grabenätzschritt erreicht wird. Ferner ist es erfindungsgemäß nicht notwendig, einen weiteren anisotropen Atzprozess anzufügen, in welchem der Graben bis in die Isolationsschicht hinein geätzt wird, da auf Grund des nachfolgenden isotropen Ätzprozesses des Isolationsschichtmaterials die gewünschte Unterätzung und damit eine Freilegung einer weiteren Oberfläche in der Nähe der Siliziumkante zuverlässig erreicht wird.
In einer weiteren Ausführungsform ist im zweiten Schritt ein Materialabtrag an den Seitenwänden des Grabens auf Grund der Selektivität des isotropen Ätzens klein und führt im Wesentlichen zu keiner Verrundung an oberen und unteren Kanten des Grabens. Auf Grund der Selektivität des zweiten Schrittes sind keine besonderen Vorkehrungen während des zweiten Ätzschrittes zu treffen, da insbesondere an den oberen Grabenkanten eine ausgeprägte Verrundung während des nachfolgenden thermischen Oxidierens nicht beabsichtigt ist.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird die zuvor aufgeführte Aufgabe durch ein weiteres Verfahren zur Erzeugung von dielektrisch isolierenden Gräben mit abgerundeten Kanten aktiver Siliziumschichtbereiche in einem Übergang zu einer vergrabenen Isolationsschicht einer SOI-Struktur gelöst. Hierbei wird nach der Ätzung des Isoliergrabens eine isotrope Ätzung der vergrabenen Isolationsschicht vorgenommen, bei der unterätzte Gebiete in der vergrabenen Isolationsschicht entstehen. Anschließend wird eine thermische Oxidation zur Erzeugung einer isolierenden Schicht auf den vertikalen Wänden des Isolationsgrabens sowie an Oberseiten der unterätzten Gebiete vorgenommen.
Vorteilhafterweise ist hierbei die vergrabene Isolationsschicht als eine Siliziumdioxidschicht vorgesehen.
Hinsichtlich dieses weitern Aspekts ergeben sich die gleichen Vorteile, wie sie auch zuvor bereits dargelegt sind.
Die Erfindung wird anhand von Ausführungsbeispielen erläutert und ergänzt, wobei darauf hingewiesen wird, daß es sich bei der folgenden Darstellung um die Beschreibung von bevorzugten Beispielen der Erfindung handelt.
Figur 1 zeigt einen mit der SOI-Technologie in üblicher Weise hergestellten Isolationsgraben nach der Ätzung, Verfüllung und Planarisierung.
Figur 2 zeigt einen Isolationsgraben mit abgeschrägten Kanten, wie in US-A 2002/0,025,654 zu finden ist.
Figur 3 zeigt eine Querschnittsansicht eines Teilschritts des Verfahrens zur Herstellung eines von mehreren Isoliergräben (Trench), wobei der gezeigte Isoliergraben nach einem isotropen Ätzschritt zum Entfernen von Material aus der horizontalen Isolationsschicht dargestellt ist.
Figur 4 zeigt eine schematische Querschnittsansicht eines Bauelements mit dem Isoliergraben 10 nach einer thermischen Oxidation.
Es sei darauf hingewiesen, dass in den Figuren durchgängig gleiche Komponenten mit gleichen Bezugszeichen belegt sind.
Zur Verdeutlichung der Vorteile der Erfindung und Ihrer Beispiele sei mit Bezug auf die Figur 1 und 2 ein Bauteil mit einem Isolationsgraben gemäß konventioneller Herstellungsverfahren beschrieben.
In Figur 1 ist nochmals der bisher übliche Stand der Technik veranschaulicht. Auf einem Substrat 1 , das auch als Trägersubstrat oder Handhabungsscheibe bezeichnet werden kann, liegt eine vergrabene Oxidschicht 2 und darüber eine aktive Siliziumschicht 3, welche durch einen mit Isolierschichten 4 und einer Füllung 5 versehenen Graben 8 in benachbarte Bereiche 6 und 7 getrennt ist, die sich dann für das Anlegen unterschiedlicher Potentiale eignen. Bei Anlegen eines ersten Potentials an der „Insel" bzw. dem Bereich 6 und bei einem Anlegen eines entsprechenden zweiten Potentials an der "Insel" bzw. dem Bereich 7 bzw. am Trägersubstrat 1 kann es an einer Kante 15 auf Grund der Geometrie zu einer Feldstärkekonzentration und damit zu einer Spannungsüberhöhung kommen.
Figur 2 zeigt eine entsprechende Struktur gemäß dem Stand der Technik, wie er in US-A 2002/0,025,654 beschrieben ist, wobei entsprechend angeschrägte Kanten an der Oberseite und der Unterseite der isolierenden Schicht 4 zu den Bereichen 6 und 7 vorgesehen sind. Eine entsprechende Abschrägung an der Unterseite, d. h. an einem Übergang zur vergrabenen Oxidschicht 2, ist mit Bezugszeichen 16 benannt.
Es wird im Wesentlichen eine Abschrägung bzw. Verrundung an der Unterseite eines entsprechenden Isolationsgrabens zur Reduzierung von Spannungsüberhöhungen erreicht, so dass sich eine entsprechende Abschrägung an der Oberseite ggf. vermeiden lässt. Eine Abrundung der Kanten der aktiven Bereiche 6 und 7 oberhalb der vergrabenen Isolationsschicht 2 kann zur Vermeidung von Feldstärkespitzen in sehr effizienter und wenig komplexer Weise so erreicht werden, wie dies mit Bezug zu den Figur 3 und 4 nachfolgend beschrieben ist.
Figur 3 zeigt ein Trägersubstrat 1 , auf dem eine vergrabene Isolationsschicht 2 liegt, die in einer besonderen Ausführungsform aus Siliziumdioxid aufgebaut ist, über der sich eine aktive Schicht 3, typischerweise eine Siliziumschicht, befindet. Die aktive Schicht 3 ist durch einen Graben 10 in einen ersten Bereich 6 und in einen zweiten Bereich 7 unterteilt, in denen beispielsweise Schaltungselemente entstehen können, die mit unterschiedlichen Betriebsspannungen zu betreiben sind. Wie gezeigt, weist der Graben 10 in der aktiven Schicht 3 im Wesentlichen vertikale Seitenwände 10a auf. Ferner ist unterhalb des Grabens 10 in der vergrabenen Isolationsschicht 2 ein Teil des Materials so abgetragen, um in der vergrabenen Isolationsschicht 2 unterätzte Gebiete 12 zu definieren, die weitere Oberflächen 10b der aktiven Schicht 3 bzw. der Bereiche 6 und 7 freilegen.
Die in Figur 3 gezeigte Struktur kann wie folgt hergestellt werden.
Das Trägersubstrat 1 , die vergrabene Isolationsschicht 2 und die aktive Schicht 3 können als SOI-Substrat gemäß bekannter Verfahren hergestellt werden. Sodann wird eine Grabenätzung durchgeführt, um den Graben 10 in der aktiven Schicht 3 zu bilden. Dazu können bekannte lithographische Verfahren zur Herstellung einer entsprechenden Ätzmaske durchgeführt werden, woran sich ein anisotroper Atzprozess auf der Grundlage einer zum Ätzen des Materials der Schicht 3 geeigneten Ätzchemie anschließt. Es sind für anisotrope Siliziumätzungen entsprechende bewährte Ätzprozeduren bekannt, die vorteilhaft hierbei verwendet werden können, wobei diese in der Regel ein hohes Maß an Selektivität zu der vergrabenen Isolationsschicht 2, die beispielsweise in Form von Siliziumdioxid vorgesehen ist, aufweisen, so dass der anisotrope Atzprozess für den Graben 10 im Wesentlichen an der vergrabenen Isolationsschicht 2 stoppt. Nach dem Schritt des Ätzens des Grabens 10 wird ein zweiter Schritt ausgeführt, der einen isotropen Ätzvorgang beinhaltet, um damit die vergrabene Isolationsschicht 2 zu ätzen, so dass es zu einer Unterätzung, d. h. zur Ausbildung von Gebieten 12, unter den Schichtbereichen 6 und 7 kommt, so dass damit die entsprechenden Oberflächen 10b freigelegt werden. Wie aus Figur 3 ersichtlich ist, wird nur ein Teil der vergrabenen Isolationsschicht 2 während dieses isotropen Ätzprozesses abgetragen, so dass weiterhin eine Trennung zu dem darunter liegenden Trägersubstrat 1 bestehen bleibt, bevorzugt etwa die Hälfte der Dicke der Schicht 2.
Ferner veranschaulicht Figur 3, dass der isotrope Atzprozess zum Abtragen eines Teils der vergrabenen Isolationsschicht 2 zur Ausbildung der Unterätzungsgebiete 12 sehr selektiv ist, so dass praktisch kein Material der Schicht 3 oder 6/7 abgetragen und damit (im Wesentlichen) keine Verrundung von Kanten an der Oberseite oder von Kanten 15 an der Unterseite des Grabens 10 stattfindet (obere und untere Enden des Grabens).
Der Materialabtrag an den Seitenwänden des Grabens ist auf Grund der Selektivität des isotropen Ätzens "klein" und bevorzugt praktisch Null, erreicht aber beidseits eine Unterätzung 12, die mit weniger als der Hälfte der Grabenbreite dargestellt ist. Bemessen an der Tiefe/Dicke der Isolationsschicht 2 ist das Maß des Abtrags etwa die -o Hälfte der Dicke, und zwar in die Tiefe und in die jeweilige Breite.
Praktisch Null ist so zu verstehen, dass es nicht messbar ist.
Nach Beendigung des Ätzprozesses, der aus dem ersten Grabenätzprozess und dem5 zweiten isotropen Prozess zum Entfernen von Material aus der vergrabenen Isolationsschicht 2 besteht, wird ein thermischer Oxidationsprozess zur Ausbildung einer isolierenden Schicht auf freigelegten Oberflächen des Grabens 10 bzw. 10b durchgeführt, hier noch nicht dargestellt. 0 Figur 4 zeigt die Struktur nach dem Ausführen des thermischen Oxidationsprozesses. Hier sind nun Grabenisolationsschichten 13 vorhanden, welche die Seitenwände 10a und die unteren Oberflächen 10b bedecken. Der Einfachheit halber ist eine entsprechende thermische Oxidschicht auf der oberen Oberfläche der Schicht 3 bzw. 6/7 nicht gezeigt.5 Bei der Durchführung des thermischen Oxidationsprozesses ist die Oxidationsrate an der (jeweiligen) Kante 15 (siehe Figur 3) deutlich höher als an einem benachbarten Bereich der jeweiligen Seitenfläche 10a und der unteren Oberfläche 10b in der Nähe der Isolationsschicht 2. Somit wird bei der Oxidation an der Kante 15 eine Verrundung 14 an einem Übergang der Isolationsgrabenseitenwand zur vergrabenen Isolationsschicht 2 gebildet.
5 Ein weiterer Prozess zur Auffüllung des Grabens 10 kann in einer bekannten Weise fortgesetzt werden, indem beispielsweise ein Füllmaterial 5, wie es in den Figur 1 und 2 gezeigt ist, abgeschieden wird.
Durch diese Vorgehensweise, d.h. durch einen Atzprozess mit zwei Ätzschritten, in der o zunächst anisotrop ein Graben geätzt wird und anschließend isotrop Material der vergrabenen Isolationsschicht zur Freilegung eines Unterätzungsgebiets entfernt wird, mit anschließender thermischer Oxidation dieser durch den zweiten Ätzschritt freigelegten Unterätzungsgebiete, werden zwei Effekte erzielt.
ι5 Zum Einen wird die sich in der Tiefe verringernde Oxidationsrate durch den Oxidationsangriff von zwei Seiten zumindest in gewissem Maße kompensiert, d. h. es entsteht ein dickeres Oxid.
Zum Anderen erfolgt durch den beiseitigen Oxidationsangriff, d.h. durch den Angriff an -o der Seitenwand 10a in der Nähe der Kante 15 und durch den Angriff an der freigelegten Oberfläche 10b des Unterätzungsgebiets 12 in der Nähe der Kante 15, eine Abrundung der Kante 15, die zu der abgerundeten oxidierten "Kante" 14 führt (als sich längs erstreckende Rundungen). 5 In einer Ausführungsform gestaltet sich ein Verfahren zur Erzeugung der dielektrisch isolierenden Gräben 8 mit abgerundeten Kanten 14 der aktiven Siliziumschichtbereiche 6 und 7 im Übergang zu der vergrabenen Isolationsschicht 2 einer SOI-Struktur mit folgendem Ablauf. 0 Es wird nach der Ätzung des Isoliergrabens 10 eine isotrope Ätzung der vergrabenen Isolationsschicht 2 vorgenommen, bei der unterätzte Gebiete 12 entstehen. Anschließend wird eine thermische Oxidation zur Erzeugung einer jeweils isolierenden Schicht 13 auf den gegenüberstehenden Wänden des Grabens (mit vertikalen Wänden) vorgenommen.5
* * * * *

Claims

Ansprüche:
1. Verfahren zum Herstellen, Bilden oder Erzeugen zumindest eines dielektrisch isolierenden Grabens (10) mit abgerundeten Kanten (14) von - dem Graben s benachbarten - aktiven Siliziumschichtbereichen (6,7;3) an einem jeweiligen Übergangsbereich (14) zu einer vergrabenen Isolationsschicht (2) einer SOI- Struktur, wobei das Verfahren umfasst Ausführen eines Ätzprozesses, der aus zwei Schritten besteht, wobei im ersten Schritt des Ätzprozesses der Graben (10) bis o zur Isolationsschicht (2) geätzt wird; im zweiten Schritt des Ätzprozesses durch ein isotropes Ätzen eines Teils der Isolationsschicht (2) unterätzte Gebiete (12) an (beiden) Seitenwänden des Grabens (10) gebildet werden;5 nach dem Atzprozess ein thermisches Oxidieren von Oberflächen des Grabens (10) und der unterätzten Gebiete (12) erfolgt.
2. Verfahren nach Anspruch 1 , wobei die Isolationsschicht (2) als Ätzstoppschicht bei dem ersten Schritt verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, wobei im zweiten Schritt ein Materialabtrag0 an den jeweils beiden Seitenwänden des zumindest einen Grabens (10) auf Grund einer Selektivität des isotropen Ätzens klein ist und im Wesentlichen zu keiner Verrundung an oberen und unteren Kanten des Grabens (10) führt.
4. Verfahren nach Anspruch 3, wobei der Materialabtrag an den jeweils beiden Seitenwänden (10b) zu keiner Verrundung an oberen und unteren Kanten des5 Grabens (10) führt und praktisch Null ist.
5. Verfahren nach Anspruch 1 oder 2, wobei die thermische Oxidation zur Erzeugung der isolierenden Schichten (13) auf den vertikalen Wänden (10a) des Isolationsgrabens (10) sowie an Oberflächen (10b) der unterätzten Gebiete (12) vorgenommen wird. 0
6. Verfahren nach Anspruch 1 , wobei die vergrabene Isolationsschicht (2) eine SiO2-Schicht ist.
7. Verfahren zur Erzeugung von dielektrischen isolierenden Gräben mit abgerundeten Kanten (14) aktiver Siliziumschichtbereiche (6,7) an einem oder im jeweiligen Übergang zu einer vergrabenen Isolationsschicht (2) einer SOI- Struktur, wobei nach der Ätzung zumindest eines der Isoliergräben (10) eine isotrope Ätzung der vergrabenen Isolationsschicht (2) vorgenommen wird, bei der unterätzte Gebiete (12) in der vergrabenen Isolationsschicht (2) entstehen; und wobei anschließend eine thermische Oxidation zur Erzeugung einer isolierenden Schicht (13) auf den vertikalen Wänden (10a) des Isolationsgrabens (10), insbesondere auch an Oberflächen (10b) der unterätzten Gebiete (12) vorgenommen wird, zur Bildung abgerundeter Kanten (14) der isolierenden Schichten (13) über den Kanten (15) in den Übergangsbereichen.
8. Verfahren nach Anspruch 7, wobei die vergrabene Isolationsschicht eine SiO2-Schicht ist.
9. Verfahren nach Anspruch 7 oder 8, wobei während der isotropen Ätzung ein Materialabtrag an den jeweils beiden Seitenwänden zu keiner Verrundung an oberen und unteren Kanten des Grabens (10) führt und praktisch Null ist.
10. SOI Wafer mit zumindest einem, bevorzugt mehreren dielektrisch isolierenden Gräben (10) mit abgerundeten Kanten (14) von - dem Graben benachbarten - aktiven Siliziumschichtbereichen (6,7;3) an einem jeweiligen Übergangsbereich (14) zu einer vergrabenen Isolationsschicht (2), hergestellt oder herstellbar nach einem der voran-stehenden Verfahren.
* * ** *
PCT/DE2005/000618 2004-04-07 2005-04-07 Erzeugung von dielektrisch isolierenden graeben der soi-technologie mit abgerundeten kanten fuer hoehere spannungen WO2005098936A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP05732412A EP1735827A1 (de) 2004-04-07 2005-04-07 Erzeugung von dielektrisch isolierenden graeben der soi-technologie mit abgerundeten kanten fuer hoehere spannungen
US10/599,726 US7989308B2 (en) 2004-04-07 2005-04-07 Creation of dielectrically insulating soi-technlogical trenches comprising rounded edges for allowing higher voltages

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004017073A DE102004017073B4 (de) 2004-04-07 2004-04-07 Verfahren zur Erzeugung von dielektrisch isolierenden Gräben (trenches) der SOI-Technologie für höhere Spannungen mit abgerundeten Kanten
DE102004017073.8 2004-04-07

Publications (1)

Publication Number Publication Date
WO2005098936A1 true WO2005098936A1 (de) 2005-10-20

Family

ID=34971899

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/000618 WO2005098936A1 (de) 2004-04-07 2005-04-07 Erzeugung von dielektrisch isolierenden graeben der soi-technologie mit abgerundeten kanten fuer hoehere spannungen

Country Status (4)

Country Link
US (1) US7989308B2 (de)
EP (1) EP1735827A1 (de)
DE (1) DE102004017073B4 (de)
WO (1) WO2005098936A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989308B2 (en) 2004-04-07 2011-08-02 X-Fab Semiconductor Foundries Ag Creation of dielectrically insulating soi-technlogical trenches comprising rounded edges for allowing higher voltages

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220384252A1 (en) * 2021-05-26 2022-12-01 Texas Instruments Incorporated Through trench isolation for die

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0603106A2 (de) * 1992-12-16 1994-06-22 International Business Machines Corporation Verfahren zur Reduzierung des Stress einer Grabenstruktur für ein SOI-Typ Substrat
JPH06349940A (ja) * 1993-06-14 1994-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
US5416041A (en) * 1993-09-27 1995-05-16 Siemens Aktiengesellschaft Method for producing an insulating trench in an SOI substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656674A (en) 1984-10-31 1987-04-14 National Plastics Limited Composite helmet
US4943531A (en) 1985-05-06 1990-07-24 The Trustees Of Columbia University In The City Of New York Expression of enzymatically active reverse transcriptase
JPH03129854A (ja) * 1989-10-16 1991-06-03 Toshiba Corp 半導体装置の製造方法
WO1996002070A2 (en) * 1994-07-12 1996-01-25 National Semiconductor Corporation Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit
US5910018A (en) * 1997-02-24 1999-06-08 Winbond Electronics Corporation Trench edge rounding method and structure for trench isolation
US5811315A (en) * 1997-03-13 1998-09-22 National Semiconductor Corporation Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure
JP2002076113A (ja) * 2000-08-31 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
EP1220312A1 (de) 2000-12-29 2002-07-03 STMicroelectronics S.r.l. Verfahren zur Integration eines Halbleiterbauelements auf einem SOI Substrat mit mindestens einer dielektrisch isolierten Wanne
US6583488B1 (en) * 2001-03-26 2003-06-24 Advanced Micro Devices, Inc. Low density, tensile stress reducing material for STI trench fill
DE102004017073B4 (de) 2004-04-07 2012-04-19 X-Fab Semiconductor Foundries Ag Verfahren zur Erzeugung von dielektrisch isolierenden Gräben (trenches) der SOI-Technologie für höhere Spannungen mit abgerundeten Kanten

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0603106A2 (de) * 1992-12-16 1994-06-22 International Business Machines Corporation Verfahren zur Reduzierung des Stress einer Grabenstruktur für ein SOI-Typ Substrat
JPH06349940A (ja) * 1993-06-14 1994-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
US5416041A (en) * 1993-09-27 1995-05-16 Siemens Aktiengesellschaft Method for producing an insulating trench in an SOI substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1995, no. 03 28 April 1995 (1995-04-28) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989308B2 (en) 2004-04-07 2011-08-02 X-Fab Semiconductor Foundries Ag Creation of dielectrically insulating soi-technlogical trenches comprising rounded edges for allowing higher voltages

Also Published As

Publication number Publication date
DE102004017073B4 (de) 2012-04-19
EP1735827A1 (de) 2006-12-27
US7989308B2 (en) 2011-08-02
US20080265364A1 (en) 2008-10-30
DE102004017073A1 (de) 2005-10-27

Similar Documents

Publication Publication Date Title
DE112008000636B4 (de) Verfahren zum Bilden von verbesserten EPI-Füllungen auf schmalen durch Isolierung begrenzten Source/Drain-Regionen und dadurch gebildete Strukturen
DE102013218238B4 (de) Verfahren zur herstellung eines steuerbaren halbleiterbauelements
DE4310954C2 (de) Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat
DE19906030B4 (de) Grabenisolationsstruktur eines Halbleiterbauteils und Verfahren zum Herstellen einer Grabenisolationsstruktur mit Polysiliziumkontakt
EP0645808B1 (de) Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat
DE102007008779A1 (de) Verfahren zur Herstellung von Isolationsgebieten von Halbleiteranordnungen und Strukturen derselben
DE102005010944A1 (de) Verfahren zur Herstellung eines Trägerscheibenkontaktes in grabenisolierten integrierten SOI Schaltungen mit Hochspannungsbauelementen
WO2009016134A1 (de) Herstellung von isolationsgraeben mit unterschiedlichen seitenwanddotierungen
DE10127622A1 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
EP1958262A1 (de) Isolationsgrabenstruktur für eine hohe spannungsfestigkeit
EP0981155A2 (de) Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE10219398A1 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE10235793A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102007030020B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur
DE102005037566B4 (de) Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur
WO1999016125A1 (de) Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat
WO2005098936A1 (de) Erzeugung von dielektrisch isolierenden graeben der soi-technologie mit abgerundeten kanten fuer hoehere spannungen
EP1709677A1 (de) Passivierung tiefer isolierender trenngraeben mit versenkten abdeckschichten
DE10321494B4 (de) Herstellungsverfahren für eine Halbleiterstruktur
DE102010034116B3 (de) Verfahren zum Erzeugen einer Isolationsschicht zwischen zwei Elektroden
DE10234699A1 (de) Ein Verfahren zum Bereitstellen eines dicken thermischen Oxides bei der Grabenisolation
EP0928500B1 (de) Verfahren zur herstellung einer vergrabenen, lateral isolierten zone erhöhter leitfähigkeit in einem halbleitersubstrat
DE102012201025A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit lokalen Kontakten
DE102016105255B4 (de) Verfahren zur Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 2005732412

Country of ref document: EP

WD Withdrawal of designations after international publication

Designated state(s): DE

WWP Wipo information: published in national office

Ref document number: 2005732412

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10599726

Country of ref document: US