DE10219398A1 - Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat - Google Patents

Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat

Info

Publication number
DE10219398A1
DE10219398A1 DE10219398A DE10219398A DE10219398A1 DE 10219398 A1 DE10219398 A1 DE 10219398A1 DE 10219398 A DE10219398 A DE 10219398A DE 10219398 A DE10219398 A DE 10219398A DE 10219398 A1 DE10219398 A1 DE 10219398A1
Authority
DE
Germany
Prior art keywords
etching
semiconductor substrate
mask
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10219398A
Other languages
English (en)
Other versions
DE10219398B4 (de
Inventor
Hans-Peter Moll
Dirk Manger
Till Schloesser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10219398A priority Critical patent/DE10219398B4/de
Priority to US10/425,179 priority patent/US6932916B2/en
Publication of DE10219398A1 publication Critical patent/DE10219398A1/de
Application granted granted Critical
Publication of DE10219398B4 publication Critical patent/DE10219398B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench

Abstract

Die vorliegende Erfindung schafft ein Herstellungsverfahren für eine Grabenanordnung mit Gräben (21, 22; 23, 24) unterschiedlicher Tiefe in einem Halbleitersubstrat (1) mittels eines Ätzprozesses unter Verwendung einer auf dem Halbleitersubstrat (1) vorgesehenen Maske (15; 25), wobei die Maske (15; 25) mindestens eine erste Öffnung (28) und mindestens eine zweite Öffnung (29) entsprechend den Gräben (21, 22; 23, 24) unterschiedlicher Tiefe aufweist; und in der zweiten Öffnung (29) oberhalb des Halbleitersubstrates (1) ein Bereich (5; 25a, b) vorgesehen wird, welcher eine gegenüber dem Halbleitersubstrat (1) reduzierte Ätzrate bei dem Ätzprozess aufweist.

Description

  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat mittels eines Ätzprozesses unter Verwendung einer auf dem Halbleitersubstrat vorgesehenen Maske.
  • Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Schaltungen in Silizium-Technologie erläutert.
  • Es ist allgemein bekannt, daß insbesondere bei Halbleiterspeichervorrichtungen, wie z. B. DRAMs (dynamische Schreib-/Lesespeicher) Gräben vorgesehen werden, um darin Speicherkondensatoren auszubilden. Des weiteren werden Gräben in integrierten Schaltungen allgemein dazu benötigt, um eine Isolation zwischen unterschiedlichen Bauelementen bzw. Bauelementbereichen zu bilden.
  • Oft müssen Gräben unterschiedlicher Tiefe in einem Substrat erzeugt werden. Eine Möglichkeit, solche Gräben unterschiedlicher Tiefe zu erzeugen, besteht darin, daß die Gräben durch verschiedene kritische Lithographieschritte erzeugt werden.
  • Diese Möglichkeit hat jedoch den entscheidenden Nachteil, daß mindestens zwei kritische Lithographieschritte benötigt werden, was die Fehleranfälligkeit erhöht und die Ausbeute im Prozeß reduziert. Die kritischen Lithographieschritte begrenzen den Durchsatz und sind teuer. Kostensenkung ist daher angestrebt.
  • Daher ist es Aufgabe der vorliegenden Erfindung, ein verbessertes Herstellungsverfahren für eine Grabenanordnung in einem Halbleitersubstrat, wodurch sich Gräben unterschiedlicher Tiefe einfacher herstellen lassen.
  • Erfindungsgemäß wird diese Aufgabe das Herstellungsverfahren nach Anspruch 1 gelöst.
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, dass in bestimmten Maskenöffnungen oberhalb des Halbleitersubstrates ein Bereich aus einem Material vorgesehen wird, welches eine gegenüber dem Halbleitersubstrat reduzierte Ätzrate bei dem Ätzprozess aufweist.
  • Ein besonderer Vorteil der vorliegenden Erfindung besteht darin, daß Gräben unterschiedlicher Tiefe in einem integrierten Ätzprozeßschritt erzeugt werden können.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des Gegenstandes der Erfindung.
  • Gemäß einer bevorzugten Weiterbildung wird der Bereich unterhalb einer Photolackmaske vorgesehen.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird der Bereich innerhalb oder unterhalb einer Hartmaske vorgesehen.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird der Bereich dadurch gebildet, dass eine Schicht aus dem Material auf dem Halbleitersubstrat abgeschieden wird und anschliessend photolithographisch strukturiert wird.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird vor dem Aufbringen der Maske eine Planarisierungsschicht zum Planarisieren des Halbleitersubstrats mit dem Bereich vorgesehen.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die Planarisierungsschicht eine Antireflexionsschicht.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird der Bereich als verbleibender Teil einer Hartmaske vorgesehen, bei der die zweite Öffnung nicht durchgehend geöffnet wird.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist der Ätzprozess ein einstufiger Ätzprozess.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist der Ätzprozess ein zweistufiger Ätzprozess, wobei der Bereich in einer ersten selektive Ätzstufe einen Ätzstopp bildet und anschliessend in einer zweiten nicht-selektiven Ätzstufe entfernt wird.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird auf der gesamten Oberfläche des Halbleitersubstrats eine zusätzliche Ätzstoppschicht vorgesehen, die in der ersten selektive Ätzstufe einen Ätzstopp in der ersten Öffnung bildet und anschliessend in der zweiten nicht-selektiven Ätzstufe entfernt wird.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • Fig. 1a-c schematische Darstellungen der wesentlichen Verfahrensschritte zur Herstellung einer Grabenanordnung in einem Halbleitersubstrat für eine integrierte Schaltung in Silizium-Technologie als erste Ausführungsform der vorliegenden Erfindung;
  • Fig. 2a-c schematische Darstellungen der wesentlichen Verfahrensschritte zur Herstellung einer Grabenanordnung in einem Halbleitersubstrat für eine integrierte Schaltung in Silizium-Technologie als zweite Ausführungsform der vorliegenden Erfindung;
  • Fig. 3a-c schematische Darstellungen der wesentlichen Verfahrensschritte zur Herstellung einer Grabenanordnung in einem Halbleitersubstrat für eine integrierte Schaltung in Silizium-Technologie als dritte Ausführungsform der vorliegenden Erfindung;
  • Fig. 4a-c schematische Darstellungen der wesentlichen Verfahrensschritte zur Herstellung einer Grabenanordnung in einem Halbleitersubstrat für eine integrierte Schaltung in Silizium-Technologie als vierte Ausführungsform der vorliegenden Erfindung; und
  • Fig. 5a, b schematische Darstellungen der wesentlichen Verfahrensschritte zur Herstellung einer Grabenanordnung in einem Halbleitersubstrat für eine integrierte Schaltung in Silizium-Technologie als fünfte Ausführungsform der vorliegenden Erfindung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • Fig. 1a-c sind schematische Darstellungen der wesentlichen Verfahrensschritte zur Herstellung einer Grabenanordnung in einem Halbleitersubstrat für eine integrierte Schaltung in Silizium-Technologie als erste Ausführungsform der vorliegenden Erfindung.
  • In Fig. 1 bezeichnet Bezugszeichen 1 ein Halbleitersubstrat, in dem beispielsweise bereits eine (nicht dargestellte) integrierte Schaltung bzw. Teile davon vorgesehen sein können. Im vorliegenden Beispiel ist das Halbleitersubstrat 1 ein Silizium-Halbleitersubstrat.
  • Auf das Halbleitersubstrat 1 wird in einem ersten Schritt eine Schicht 5 abgeschieden, welche eine im Vergleich zum Halbleitersubstrat 1 reduzierte Ätzrate für einen vorbestimmten selektiven Silizium-Ätzprozeß aufweist. Beim vorliegenden Beispiel ist das Material der Schicht 5 Siliziumnitrid.
  • In einem darauffolgenden Prozeßschritt wird auf der ganzflächig vorgesehenen Schicht 5 eine Photomaske 10 vorgesehen und die Schicht damit durch einen üblichen Ätzschritt, beispielsweise einen reaktiven Ionen-Ätzschritt oder einen Naßätzschritt, strukturiert, was zum in Fig. 1a gezeigten Prozeßzustand führt.
  • Mit Bezug auf Fig. 1b wird dann in einem weiteren Prozeßschritt eine Photolackmaske 15 auf der resultierenden Struktur gebildet, welche erste Öffnungen 28 unmittelbar oberhalb des Halbleitersubstrats 1 und zweite Öffnungen 29 oberhalb des strukturierten Bereichs der Schicht 5 aufweist.
  • Obwohl es prinzipiell möglich ist, vor dem Aufbringen der Photomaske 15 einen Planarisierungsschritt vorzusehen, beispielsweise durch eine Antireflektionsbeschichtung oder eine sonstige Planarisierungsschicht, ist dies im vorliegenden Ausführungsbeispiel nicht dargestellt, was zu der Ausbildung einer Stufe 16 führt, die jedoch in der Regel für den nachfolgenden Ätzprozeß nicht störend ist.
  • Mit Bezug auf Fig. 1c werden in einem nachfolgenden Ätzschritt mittels der Öffnungen 28, 29 Gräben 31, 32 bzw. 33, 34 in dem Halbleitersubstrat 1 gebildet, und zwar beispielsweise durch einen selektiven reaktiven Ionen-Ätzprozeß, welcher für das Silizium-Halbleitersubstrat 1 eine höhere Ätzrate aufweist als für den Bereich 5 aus Siliziumnitrid. Dies führt zu einer reduzierten Ätztiefe der Gräben 33, 34 im Bereich der zweiten Öffnungen 29, wo in dem Ätzprozeß eine Verlangsamung der Ätzrate während der Entfernung des Bereichs 5 aus Siliziumnitrid auftritt.
  • In darauffolgenden nicht illustrierten Prozeßschritten lassen sich dann die Photolackmaske 15 strippen und der Bereich 5 selektiv gegenüber dem Halbleitersubstrat entfernen, was schließlich in einem Halbleitersubstrat 1 mit zwei Paaren von Gräben 31, 32 bzw. 33, 34 unterschiedlicher Tiefen führt.
  • Im folgenden sei eine kurze theoretische Betrachtung der Anforderungen an die Schicht 5 aus dem Material mit der reduzierten Ätzrate gegeben.
  • Wie gesagt, muß die Ätzrate der Schicht 5, hier bezeichnet als R1, kleiner sein als die Ätzrate des zu strukturierenden Substratmaterials (Silizium), hier bezeichnet als R2, also muß gelten R1 < R2.
  • Die Selektivität S des Ätzprozesses ist definiert als das Verhältnis der Ätzraten R1 und R2, also gilt S = R1 : R2.
  • Unter der Annahme, daß die Dicke der Schicht 5a ist und die Ätztiefe Z1/2 = R1/2 × Ätzzeit ist, gilt für den Tiefenunterschied D:

    D = Z2 - Z1 = (R2 - R1) × Ätzzeit.
  • Ist die Schicht 5 durchgeätzt, erhält man den maximalen Tiefenunterschied als Dmax = (S - 1) × a.
  • Fig. 2a-c sind schematische Darstellungen der wesentlichen Verfahrensschritte zur Herstellung einer Grabenanordnung in einem Halbleitersubstrat für eine integrierte Schaltung in Silizium-Technologie als zweite Ausführungsform der vorliegenden Erfindung.
  • Bei der zweiten Ausführungsform wird der in Fig. 2a gezeigte Prozeßzustand durch die analogen Prozeßschritt erreicht, welche in Bezug auf Fig. 1a bereits oben erläutert wurden.
  • Mit Bezug auf Fig. 2b erfolgt dann die Abscheidung einer Hartmaske 25, beispielsweise aus BPSG, auf dem Halbleitersubstrat 1 mit dem Bereich 5 und die Strukturierung der Hartmaske 25 unter Verwendung einer Photolackmaske 30 mit Öffnungen 28 und 29 unmittelbar über dem Substratbereich bzw. über dem Bereich 5. Bei diesem Strukturierungsschritt stoppt der entsprechende Ätzprozeß auf dem Halbleitersubstrat 1 in den Öffnungen 28 und auf dem Bereich 5 in den Öffnungen 29.
  • In einem darauffolgenden Ätzschritt, beispielsweise durch reaktives Ionen-Ätzen, wird analog zur obigen ersten Ausführungsform eine Struktur hergestellt, bei der die Gräben 31, 32 entsprechend den Öffnungen 28 eine größere Ätztiefe aufweisen als die Gräben 33, 34 entsprechend den Öffnungen 29. Ursache dafür ist, wie bereits oben erläutert, die Verlangsamung dieses Ätzschritts durch den Bereich 5 aus Siliziumnitrid. In diesem Zusammenhang sollte erwähnt werden, daß die Photolackmaske 30 entweder bei diesem Ätzschritt auf der Hartmaske belassen werden kann oder in einem nicht illustrierten Schritt gestrippt werden kann.
  • Letztendlich erfolgen ein Entfernen der Hartmaske 25 und des Bereichs 5 in bekannter Art und Weise, wie bereits oben im Zusammenhang mit der ersten Ausführungsform erläutert.
  • Fig. 3a-c sind schematische Darstellungen der wesentlichen Verfahrensschritte zur Herstellung einer Grabenanordnung in einem Halbleitersubstrat für eine integrierte Schaltung in Silizium-Technologie als dritte Ausführungsform der vorliegenden Erfindung.
  • In dem mit Bezug auf Fig. 3a erläuterten Prozeßzustand wird zunächst ganzflächig eine Hartmaskenschicht 25 aus BPSG über dem Substrat 1 abgeschieden. Dann erfolgt ein ganzflächiges Abscheiden der Schicht 5 mit reduzierter Ätzrate und ein photolithographisches Strukturieren der Schicht 5 mittels der Photomaske 10, wonach die Photomaske 10 gestrippt wird.
  • In einem darauffolgenden Prozeßschritt wird eine weitere Photomaske 30 über der resultierenden Struktur gebildet, welche die ersten Öffnungen 28 oberhalb des Halbleitersubstrats 1 und die zweiten Öffnungen 29 oberhalb des Bereichs 5 aufweist.
  • In einem darauffolgenden Ätzschritt erfolgt die Strukturierung der Hartmaske 25 unter Verwendung der Photomaske 30, wobei der zur Strukturierung verwendete Ätzprozeß in den Öffnungen 28 auf dem Halbleitersubstrat 1 stoppt und im Bereich der Öffnungen 29 innerhalb der Hartmaske 25 aufgrund der retardierenden Wirkung des Bereichs 5 stoppt. Mit anderen Worten bleiben in den Öffnungen 29 Restbereiche 25A, 25B der Hartmaske 25 zurück, oder mit anderen Worten wird die Hartmaske 25 im Bereich der Öffnungen 29 nicht vollständig geöffnet.
  • Fig. 3c illustriert die Wirkung des zur Grabenbildung verwendeten anschließenden Ätzschritts, vor dem die Photolackmaske 30 entweder gestrippt wird oder belassen wird.
  • Aufgrund der retardierenden Wirkung der Bereiche 25A, 25B werden im Bereich der Öffnungen 28 Gräben 31, 32 mit größerer Ätztiefe gebildet als die Gräben 33, 34 im Bereich der Öffnungen 29.
  • Schließlich wird wie in den übrigen Beispielen in einem optionellen weiteren Prozeßschritt die Hartmaske 25 gestrippt.
  • Fig. 4a-c sind schematische Darstellungen der wesentlichen Verfahrensschritte zur Herstellung einer Grabenanordnung in einem Halbleitersubstrat für eine integrierte Schaltung in Silizium-Technologie als vierte Ausführungsform der vorliegenden Erfindung.
  • Der in Fig. 4a gezeigte Prozeßzustand entspricht im wesentlichen dem Prozeßzustand gemäß Fig. 2b, allerdings bildet bei dieser vierten Ausführungsform der Bereich 5 einen Ätzstopp für den Ätzschritt zur Strukturierung des Silizium- Halbleitersubstrats.
  • Letzteres wird klar aus der Darstellung gemäß Fig. 4b, gemäß der zunächst in den Öffnungen 28 Teile der Gräben 31, 32 ausgebildet werden, wobei die Ätzung in den Öffnungen 29 aufgrund des Vorhandenseins des Bereichs 5 gestoppt bleibt. Diese erste selektive Ätzstufe der Substratätzung kann beispielsweise ebenfalls ein reaktiver Ionen-Ätzschritt sein.
  • Nachdem die Gräben 31, 32 durch diese erste selektive Ätzstufe quasi einen Tiefenvorsprung erhalten haben, kann dann, wie in Fig. 4c gezeigt, eine zweite nicht-selektive Ätzstufe zum Durchbruch des Bereichs 5 und zum weiteren Ätzen des Substrats 1 verwendet werden. Ebenfalls möglich ist es, nach dem Durchbrechen des Bereichs 5 wieder auf den ersten selektiven Ätzprozeß umzuschalten, also quasi einen dreistufigen Ätzprozeß anzuwenden.
  • Analog zu den obigen Ausführungsformen werden dann bei Bedarf die Hartmaske 25 gestrippt und der Rest des Bereichs 5 selektiv entfernt.
  • Fig. 5a, b sind schematische Darstellungen der wesentlichen Verfahrensschritte zur Herstellung einer Grabenanordnung in einem Halbleitersubstrat für eine integrierte Schaltung in Silizium-Technologie als fünfte Ausführungsform der vorliegenden Erfindung.
  • Gemäß Fig. 5a wird zunächst über dem Halbleitersubstrat 1 ganzflächig eine Siliziumnitrid-Schicht 2 abgeschieden. Dann wird ein Teil einer Hartmaske 25 aus BPSG ganzflächig über der resultierenden Struktur abgeschieden. Nachfolgend erfolgt ein ganzflächiges Abscheiden der Schicht 5 mit niedriger Ätzrate und darauf deren Strukturierung, wie bereits oben erläutert.
  • Daran anschließend wird auf der strukturierten Schicht 5 und den umgebenden Bereichen der Hartmaske 25 ein weiterer Teil der Hartmaske 25 abgeschieden, bis deren endgültige Höhe erreicht ist.
  • Es erfolgt danach das Vorsehen einer Photolackmaske 30 mit Öffnungen 28 und 29, wie bereits erläutert.
  • In einem Ätzprozeß zur Strukturierung der Maske werden dann die Öffnungen 28, 29 vertieft, und zwar die Öffnungen 28 bis zur Siliziumnitrid-Schicht 2 und die Öffnungen 29 bis zur Siliziumnitrid-Schicht 5.
  • Mit Bezug auf Fig. 5b erfolgt dann ein nicht-selektiver reaktiver Ionen-Ätzschritt bis zur Zieltiefe, bei dem wiederum Gräben 31, 32 unter den Öffnungen 28 gebildet werden, die eine größere Ätztiefe aufweisen als die Gräben 33, 34 unterhalb der Öffnungen 29, da unterhalb der Öffnungen 29 zunächst noch die verbleibenden Teile 25A, 25B der Hartmaske 25 entfernt werden müssen. Bei dieser Ausführungsform bestimmt die Tiefenposition des Bereichs 5 innerhalb der Hartmaske 20 die Zieltiefe der flacheren Gräben 33, 34.
  • Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Insbesondere ist die Erläuterung im Zusammenhang mit integrierten Schaltungen in Silizium-Technologie nur beispielhaft.
  • Als Ätzchemien für eine selektive Ätzung von Silizium zu Siliziumnitrid seien dabei Ar/CF und CHF3/O2 nur beispielhaft angegeben, und als unselektive Ätzung Si/SiO2/Si3N4 seien CF4 und CHF3/Cl ebenfalls nur beispielhaft angegeben.
  • Insbesondere sei erwähnt, daß selbstverständlich auch mehrere Bereiche übereinander innerhalb der zweiten Öffnungen vorgesehen werden können, um die Zieltiefe der flacheren Gräben zu bestimmen. Selbstverständlich können auch nicht nur zwei verschiedene Typen von Öffnungen, sondern prinzipiell beliebig viele Typen von Öffnungen entsprechend beliebig vieler verschiedener Ätztiefen vorgesehen werden. Bezugszeichenliste 1 Si-Substrat
    5 Siliziumnitridschicht
    10, 15, 30 Lackmaske
    28, 29 Öffnungen
    16 Stufe
    31-34 Gräben
    25 Hartmaske
    25a, b Hartmaskenschichtrest

Claims (10)

1. Herstellungsverfahren für eine Grabenanordnung mit Gräben (21, 22; 23, 24) unterschiedlicher Tiefe in einem Halbleitersubstrat (1) mittels eines Ätzprozesses unter Verwendung einer auf dem Halbleitersubstrat (1) vorgesehenen Maske (15; 25),
wobei
die Maske (15; 25) mindestens eine erste Öffnung (28) und mindestens eine zweite Öffnung (29) entsprechend den Gräben (21, 22; 23, 24) unterschiedlicher Tiefe aufweist; und
in der zweiten Öffnung (29) oberhalb des Halbleitersubstrates (1) ein Bereich (5; 25a, b) aus einem Material vorgesehen wird, welches eine gegenüber dem Halbleitersubstrat (1) reduzierte Ätzrate bei dem Ätzprozess aufweist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Bereich (5) unterhalb einer Photolackmaske (15) vorgesehen wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Bereich (5) innerhalb oder unterhalb einer Hartmaske (25) vorgesehen wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Bereich (5) dadurch gebildet wird, dass eine Schicht aus dem Material auf dem Halbleitersubstrat (1) abgeschieden wird und anschliessend photolithographisch strukturiert wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß vor dem Aufbringen der Maske (15; 25) eine Planarisierungsschicht zum Planarisieren des Halbleitersubstrats (1) mit dem Bereich (5) vorgesehen wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Planarisierungsschicht eine Antireflexionsschicht ist.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Bereich (25a, b) als verbleibender Teil einer Hartmaske (25) vorgesehen wird, bei der die zweite Öffnung (29) nicht durchgehend geöffnet wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Ätzprozess ein einstufiger Ätzprozess ist.
9. Verfahren nach einem der vorhergehenden Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Ätzprozess ein zweistufiger Ätzprozess ist, wobei der Bereich (5) in einer ersten selektive Ätzstufe einen Ätzstopp bildet und anschliessend in einer zweiten nicht-selektiven Ätzstufe entfernt wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß auf der gesamten Oberfläche des Halbleitersubstrats (1) eine zusätzliche Ätzstoppschicht (2) vorgesehen wird, die in der ersten selektive Ätzstufe einen Ätzstopp in der ersten Öffnung (28) bildet und anschliessend in der zweiten nicht- selektiven Ätzstufe entfernt wird.
DE10219398A 2002-04-30 2002-04-30 Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat Expired - Fee Related DE10219398B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10219398A DE10219398B4 (de) 2002-04-30 2002-04-30 Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
US10/425,179 US6932916B2 (en) 2002-04-30 2003-04-29 Semiconductor substrate with trenches of varying depth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10219398A DE10219398B4 (de) 2002-04-30 2002-04-30 Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat

Publications (2)

Publication Number Publication Date
DE10219398A1 true DE10219398A1 (de) 2003-11-20
DE10219398B4 DE10219398B4 (de) 2007-06-06

Family

ID=29264946

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10219398A Expired - Fee Related DE10219398B4 (de) 2002-04-30 2002-04-30 Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat

Country Status (2)

Country Link
US (1) US6932916B2 (de)
DE (1) DE10219398B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006046388A1 (en) 2004-10-29 2006-05-04 Toyota Jidosha Kabushiki Kaisha Insulated gate semiconductor device and method for producing the same
DE102006037789A1 (de) * 2006-08-11 2008-02-14 Infineon Technologies Ag Verfahren zur Vereinzelung von Halbleitereinrichtungen aus einem Halbleiterwafer
WO2008058829A1 (de) * 2006-11-17 2008-05-22 Austriamicrosystems Ag Verfahren zur herstellung eines halbleiterbauelements mit zwei gräben

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7354812B2 (en) * 2004-09-01 2008-04-08 Micron Technology, Inc. Multiple-depth STI trenches in integrated circuit fabrication
US7470630B1 (en) * 2005-04-14 2008-12-30 Altera Corporation Approach to reduce parasitic capacitance from dummy fill
US20070040235A1 (en) * 2005-08-19 2007-02-22 International Business Machines Corporation Dual trench isolation for CMOS with hybrid orientations
JP4334558B2 (ja) * 2006-09-20 2009-09-30 株式会社東芝 パターン形成方法
JP5004225B2 (ja) * 2007-09-19 2012-08-22 独立行政法人産業技術総合研究所 インプリントリソグラフィ用モールド製作方法
US8853091B2 (en) * 2009-01-16 2014-10-07 Microchip Technology Incorporated Method for manufacturing a semiconductor die with multiple depth shallow trench isolation
CN101826458B (zh) * 2009-03-02 2012-01-25 中芯国际集成电路制造(上海)有限公司 一种刻蚀方法及双重深度沟槽形成方法
US8227339B2 (en) * 2009-11-02 2012-07-24 International Business Machines Corporation Creation of vias and trenches with different depths
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
CN103474391B (zh) * 2012-06-07 2015-07-15 中芯国际集成电路制造(上海)有限公司 形成高介电层金属栅器件接触孔的方法
CN102916024B (zh) * 2012-10-08 2015-12-02 上海华力微电子有限公司 一种形成双深度隔离沟槽的方法
CN105097686B (zh) * 2014-04-25 2018-04-13 中芯国际集成电路制造(上海)有限公司 鳍片式场效应晶体管及其制造方法
US9799605B2 (en) 2015-11-25 2017-10-24 International Business Machines Corporation Advanced copper interconnects with hybrid microstructure
DE102016105255B4 (de) 2016-03-21 2020-06-18 X-Fab Semiconductor Foundries Ag Verfahren zur Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat
CN112802746B (zh) * 2019-10-28 2022-03-08 长鑫存储技术有限公司 沟槽结构及其形成方法
CN115995384B (zh) * 2023-03-24 2023-06-16 合肥晶合集成电路股份有限公司 沟槽的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824595A (en) * 1995-10-17 1998-10-20 Deutsche Itt Industries Gmbh Method of separating electronic elements
US5972789A (en) * 1998-06-01 1999-10-26 Vanguard International Semiconductor Corporation Method for fabricating reduced contacts using retardation layers

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139442A (en) * 1977-09-13 1979-02-13 International Business Machines Corporation Reactive ion etching method for producing deep dielectric isolation in silicon
JPS63208219A (ja) * 1987-02-25 1988-08-29 Toshiba Corp 半導体装置の製造方法
JP2723598B2 (ja) * 1989-03-20 1998-03-09 日本電気株式会社 半導体装置の製造方法
JPH0766276A (ja) * 1993-08-30 1995-03-10 Canon Inc 半導体装置の製造方法
JPH0969608A (ja) * 1995-09-01 1997-03-11 Denso Corp 半導体装置の製造方法
JPH1145874A (ja) * 1997-07-25 1999-02-16 Toshiba Corp 半導体装置の製造方法
KR100290852B1 (ko) * 1999-04-29 2001-05-15 구자홍 에칭 방법
JP2003007864A (ja) * 2001-06-22 2003-01-10 Nec Corp 不揮発性半導体記憶装置の製造方法
US6605540B2 (en) * 2001-07-09 2003-08-12 Texas Instruments Incorporated Process for forming a dual damascene structure
US6818528B2 (en) * 2001-10-24 2004-11-16 International Business Machines Corporation Method for multi-depth trench isolation
US6794268B2 (en) * 2002-07-31 2004-09-21 Intel Corporation Fabricating deeper and shallower trenches in semiconductor structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824595A (en) * 1995-10-17 1998-10-20 Deutsche Itt Industries Gmbh Method of separating electronic elements
US5972789A (en) * 1998-06-01 1999-10-26 Vanguard International Semiconductor Corporation Method for fabricating reduced contacts using retardation layers

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006046388A1 (en) 2004-10-29 2006-05-04 Toyota Jidosha Kabushiki Kaisha Insulated gate semiconductor device and method for producing the same
KR100879327B1 (ko) * 2004-10-29 2009-01-19 도요타 지도샤（주） 절연 게이트 반도체 장치 및 그 제조방법
US8076718B2 (en) 2004-10-29 2011-12-13 Toyota Jidosha Kabushiki Kaisha Insulated gate semiconductor device and method for producing the same
DE102006037789A1 (de) * 2006-08-11 2008-02-14 Infineon Technologies Ag Verfahren zur Vereinzelung von Halbleitereinrichtungen aus einem Halbleiterwafer
WO2008058829A1 (de) * 2006-11-17 2008-05-22 Austriamicrosystems Ag Verfahren zur herstellung eines halbleiterbauelements mit zwei gräben
US8383488B2 (en) 2006-11-17 2013-02-26 Austriamicrosystems Ag Method for producing a semiconductor component with two trenches

Also Published As

Publication number Publication date
DE10219398B4 (de) 2007-06-06
US20040029385A1 (en) 2004-02-12
US6932916B2 (en) 2005-08-23

Similar Documents

Publication Publication Date Title
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE4413152B4 (de) Verfahren zur Strukturerzeugung in einem Halbleiterbauelement
EP1540712B1 (de) Herstellungsverfahren für eine halbleiterstruktur
DE4232821C2 (de) Verfahren zur Herstellung eines feinstrukturierten Halbleiterbauelements
DE102007035898A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2004061980A1 (de) Verfahren zum aufrauhen einer oberfläche eines körpers und optoelektronisches bauelement
DE102006043113B3 (de) Verfahren zur Bearbeitung einer Struktur eines Halbleiter-Bauelements und Struktur in einem Halbleiter-Bauelement
EP1168443B1 (de) Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur
DE10137575A1 (de) Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung
DE3421127A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE10338503B3 (de) Herstellungsverfahren für eine Hartmaske für eine Halbleiterstruktur
DE10312202B4 (de) Verfahren zum Herstellen einer Ätzmaske auf einer Mikrostruktur, insbesondere einer Halbleiterstruktur mit Grabenkondensatoren, und entsprechende Verwendung der Ätzmaske
EP1446829B1 (de) Photolithographisches verfahren zum ausbilden einer struktur in einem halbleitersubstrat
DE10321494B4 (de) Herstellungsverfahren für eine Halbleiterstruktur
EP1198833B1 (de) Verfahren zur herstellung eines halbleiterspeicherbauelements
WO2002089202A2 (de) Herstellungsverfahren für eine integrierte schaltung
DE10310346B4 (de) Verfahren zum Herstellen einer Photomaske auf einer Mikrostruktur mit Gräben und entsprechende Verwendung der Photomaske
EP0617463A1 (de) Herstellverfahren für ein Kontaktloch
EP1735827A1 (de) Erzeugung von dielektrisch isolierenden graeben der soi-technologie mit abgerundeten kanten fuer hoehere spannungen
DE102004004879B4 (de) Maskierungsvorrichtung zur Maskierung beim Trockenätzen und Verfahren zum Maskieren beim Trockenätzen eines zu strukturierenden Substrats
DE102004057536B3 (de) Verfahren zum Herstellen von Öffnungen mit wenigstens zwei voneinander unterschiedlichen Strukturgrößen in einer Schicht
WO2002035605A1 (de) Verfahren zum bilden von kontakten in integrierten schaltungen
DE10242629B4 (de) Herstellungsverfahren für eine Halbleiterstruktur mit einem teilweise gefüllten Graben
DE10058951A1 (de) Verfahren zur Herstellung einer Lithographiemaske für eine integrierte Schaltung
DE10345398B3 (de) Hartmaske und Verfahren zur Herstellung einer Hartmaske auf einem Substrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee