DE10338503B3 - Herstellungsverfahren für eine Hartmaske für eine Halbleiterstruktur - Google Patents

Herstellungsverfahren für eine Hartmaske für eine Halbleiterstruktur Download PDF

Info

Publication number
DE10338503B3
DE10338503B3 DE2003138503 DE10338503A DE10338503B3 DE 10338503 B3 DE10338503 B3 DE 10338503B3 DE 2003138503 DE2003138503 DE 2003138503 DE 10338503 A DE10338503 A DE 10338503A DE 10338503 B3 DE10338503 B3 DE 10338503B3
Authority
DE
Germany
Prior art keywords
mask layer
layer
hard mask
implanted
structured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2003138503
Other languages
English (en)
Inventor
Holger Möller
Ina Voigt
Johannes Kowalewski
Lars Heineck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2003138503 priority Critical patent/DE10338503B3/de
Application granted granted Critical
Publication of DE10338503B3 publication Critical patent/DE10338503B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Die vorliegende Erfindung schafft ein Herstellungsverfahren für eine Hartmaske für eine Halbleiterstruktur mit den Schritten: Vorsehen einer Hartmaskenschicht (5) auf einem Halbleitersubstrat (1); Vorsehen einer strukturierten Maskenschicht (10') auf der Hartmaskenschicht (5); Durchführen mindestens einer schrägen Implantation (I; I'), deren Implantationsrichtung derart zur Normalen der strukturierten Maskenschicht (10') geneigt ist, dass ein implantierter Bereich (5b) der Hartmaskenschicht (5) teilweise unter der strukturierten Maskenschicht (10') liegt und ein nicht-implantierter Bereich (5a) unter der strukturierten Maskenschicht (10') kleiner ist als ein jeweiliger darüber liegender entsprechender Bereich der strukturierten Maskenschicht (10'), wobei die implantierten Ionen derart beschaffen sind, dass sie die Ätzrate des implantierten Bereichs (5b) der Hartmaskenschicht (5) gegenüber der Ätzrate des nicht-implantierten Bereichs (5a) der Hartmaskenschicht (5) für einen vorbestimmten Ätzprozess verändern; Entfernen der strukturierten Maskenschicht (10') von der Hartmaskenschicht (5) und Strukturieren der Hartmaskenschicht (5) durch selektives Entfernen des nicht-implantierten Bereichs (5a) der Hartmaskenschicht (5) gegenüber dem implantierten Bereich (5b) der Hartmaskenschicht (5) oder des implantierten Bereichs (5b) der Hartmaskenschicht (5) gegenüber dem nicht-implantierten Bereich (5a) der Hartmaskenschicht (5) durch den vorbestimmten Ätzprozess.

Description

  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine Hartmaske für eine Halbleiterstruktur.
  • Aus der DE 101 61 529 A1 ist ein Biosensor zum Erfassen von makromolekularen Biopolymeren bekannt, bei dessen Herstellung eine schräge Implantation in einem Graben durchgeführt wird, um die Ätzrate eines entsprechenden Substratbereichs zu verändern.
  • Aus der DE 100 11 885 C2 ist ein Verfahren zur Herstellung eines Feldeffekttransistors mit Seitenwandoxidation bekannt, wobei Isolationsschicht-Wachstumshemmer in einen Gate-Stapel und anliegende Source- Drainbereiche implantiert werden, wobei Seitenwände des Gate-Stapels ausgenommen bleiben.
  • Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Speicherschaltungen in Silizium-Technologie erläutert.
  • Bei der Herstellung von Hartmasken für eine Halbleiterstruktur wird üblicherweise zunächst eine Photolackmaske auf einer Hartmaskenschicht aufgebracht und strukturiert. Mittels der strukturierten Photolackmaske wird dann die Hartmaskenschicht in einem Ätzschritt strukturiert. Danach wird die Photolackmaske entfernt und die strukturierte Hartmaskenschicht für weitere Ätzprozesse zur Strukturierung eines darunter liegenden Halbleitersubstrats verwendet.
  • Die derzeit zur Verfügung stehenden Photolacke für eine Belichtungswellenlänge von 193 nm sind unzureichend für die Belichtung von Maskenebenen kommender Technologie-Generationen von 70 nm bzw. 90 nm.
  • Eine Belichtung mit einer Wellenlänge von 248 nm ist bereits für Strukturgrößen von 100 nm bis 120 nm trotz des Einsatzes von modernen Tools und Photolacken als nicht fertigungstauglich bzw. möglich einzustufen.
  • Somit ergibt sich das allgemeine Problem, dass bei der Herstellung von Hartmasken in Technologie-Generationen unterhalb von 120 nm kein ausreichendes Prozessfenster beim Einsatz von üblichen Lithographie-Verfahren vorhanden ist.
    •
  • Daher ist es Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren für eine Hartmaske für eine Halbleiterstruktur zu schaffen, welches ein besseres Prozessfenster aufweist.
  • Erfindungsgemäß wird dieses Problem durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht in einer Verringerung der kritischen Dimensionen durch eine kontrollierte Schrägimplantation unter die auf der Hartmaskenschicht befindliche Maske. Diese Schrägimplantation führt zu einer Ätzraten- bzw. Ätzselektivitätsänderung von Teilgebieten der Hartmaskenschicht. Ein anschließender Ätzprozess ermöglicht ein selektives Entfernen von Teilgebieten mit relativ höherer Ätzrate.
  • Die Verringerung der kritischen Dimension kann in Abhängigkeit von dem Implantationswinkel sowie der Dicke der Hartmaskenschicht eingestellt werden. Zur Verringerung einer eventuell eingebrachten Variation der kritischen Dimension ist die Dicke der Hartmaskenschicht zweckmäßigerweise gering zu wählen.
  • Durch die erfindungsgemäße Anhebung der kritischen Dimension der Maske, die zur Strukturierung der Hartmaske verwendet wird, ist eine deutliche Vergrößerung des Prozessfensters im Vergleich zu einer konventionellen Lithographie-Technik zu erwarten. Größere lithographische Prozessfenster führen zu einem stabileren Prozess, geringeren Strukturbreiten-Variationen und somit zu einer Vergrößerung der Ausbeute.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen Herstellungsverfahrens.
  • Gemäss einer bevorzugten Weiterbildung ist die strukturierte Maskenschicht eine Photolackmaske.
  • Gemäss einer weiteren bevorzugten Weiterbildung werden mehrere Implantationen derart durchgeführt, dass ein nicht-implantierter Bereich unter der strukturierten Maskenschicht einen kleineren Durchmesser und im wesentlichen gleiche Symmetrie aufweist wie ein jeweiliger darüberliegender entsprechender Bereich der strukturierten Maskenschicht.
  • Gemäss einer weiteren bevorzugten Weiterbildung sind die implantierten Ionen Borionen oder borhaltige Ionen, die die Ätzrate des implantierten Bereichs der Hartmaskenschicht gegenüber der Ätzrate des nicht-implantierten Bereichs der Hartmaskenschicht für einen vorbestimmten Ätzprozess erhöhen.
  • Gemäss einer weiteren bevorzugten Weiterbildung bestehen die Hartmaskenschicht aus Polysilizium und das Halbleitersubstrat aus Siliziumoxid, wobei der vorbestimmte Ätzprozess ein alkalischer Ätzprozess, insbesondere ein NH4OH-Ätzprozess, ist.
    •
  • Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • 1a-d zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens einer Hartmaske für eine Halbleiterstruktur als Ausführungsform der vorliegenden Erfindung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • In 1a bezeichnet Bezugszeichen 1 eine Siliziumoxid-Halbleitersubstrat. Der Begriff "Halbleitersubstrat" soll in diesem Zusammenhang nicht auf ein monolagiges Substrat eingeengt sein, sondern kann ein beliebiges Substrat bezeichnen, das aus einer oder mehreren Schichten bestehen kann. Aufge bracht auf das Halbleitersubstrat 1 sind eine Hartmaskenschicht 5 aus Polysilizium, beispielsweise durch einen CVD-Prozess, sowie eine aufgeschleuderte Photolackmaskenschicht 10.
  • Mit Bezug auf 1b erfolgt dann in einem üblichen photolithographischen Prozessschritt ein Belichten und Entwickeln der Photolackmaskenschicht 10, um eine strukturierte Photolackmaskenschicht 10' zu bilden, von der im gezeigten Beispiel ein Bereich mit einer Breite d auf der Hartmaskenschicht 5 zurückbleibt. Zur Vereinfachung sei angenommen, dass der Bereich 10' einen Querschnitt von Kreissymmetrie aufweist.
  • Mit Bezug auf den in 1c gezeigten Prozessschritt erfolgen dann zwei schräge Implantationen I, I' mit Bor-Ionen, deren Implantationsrichtung typischerweise einen Winkel von ± 1° zur Normalen der strukturierten Hartmaskenschicht 10' bildet. Dadurch wird einerseits die gesamte frei liegende Hartmaskenschicht, deren Oberfläche nicht durch die strukturierte Photolackmaskenschicht 10' bedeckt ist, implantiert und andererseits auch ein kreisringförmiger Bereich unterhalb des verbleibenden Bereichs der strukturierten Photolackmaskenschicht 10'.
  • Der implantierte Bereich ist in 1c mit 5b bezeichnet, wohingegen der nicht-implantierte Bereich das Bezugszeichen 5a trägt. Die schräge Implantation hat den Effekt, dass der Bereich 10' mit dem Durchmesser d in den Bereich 5a mit verkleinertem Durchmesser d' abgebildet wird, wobei beide Bereiche im wesentlichen dieselbe Symmetrie aufweisen.
  • In diesem Zusammenhang ist zu erwähnen, dass die Dicke der Hartmaskenschicht 5 ausreichend dünn gewählt werden sollten, um einerseits zu gewährleisten, dass die Hartmaskenschicht 5 in ihrer gesamten Dicke implantiert wird und der an dem Über gang zwischen den Bereichen 5a und 5b entstehende Taper nicht zu groß wird.
  • Abhängig von dem gewünschten Ähnlichkeitsgrad und dem verfügbaren Ionenstrahlprofil für die Implantationen kann es dabei erforderlich sein, mehr als zwei Implantationen durchzuführen.
  • Die bei den schrägen Implantation I, I' verwendeten Bor-Ionen haben den Effekt, dass sie die Ätzrate des implantierten Bereichs 5b der Hartmaskenschicht 5 gegenüber der Ätzrate des nicht-implantierten Bereichs 5a der Hartmaskenschicht 5 für einen alkalischen Ätzprozess, beispielsweise eine NH4OH-Ätzung, drastisch erhöhen.
  • Im weiteren Verfahren wird daher gemäß 1d die verbleibende Photolackmaskenschicht 10' von der Oberfläche gestrippt und in einem anschließenden Prozessschritt der nicht implantierte Bereich 5a durch eine selektive NH4OH-Ätzung gegenüber dem implantierten Bereich 5b der Hartmaskenschicht 5 entfernt.
  • Somit entsteht im verbleibenden implantierten Bereich 5b der Hartmaskenschicht 5 eine Öffnung O, deren Durchmesser d' im wesentlichen dem Durchmesser d' des nicht-implantierten Bereichs 5a entspricht.
  • Im Anschluss an den Prozesszustand gemäß 1d können dann übliche Prozesse zur Strukturierung des Siliziumoxid-Halbleitersubstrats 1 durchgeführt werden, beispielsweise ein reaktives Ionen-Ätzen zur Bildung von Kontaktlöchern im Siliziumoxid-Halbleitersubstrat 1.
  • Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Insbesondere ist die Auswahl der Maskengeometrie, Schichtmaterialien, Ionen und Ätzmedien nur beispielhaft und kann in vielerlei Art variiert werden.
    • 1
    Siliziumoxid-Halbleitersubstrat
    5
    Hartmaskenschicht
    10
    Photolackmaskenschicht
    10'
    strukturierter Bereich von 10
    d
    Durchmesser von 10'
    I, I'
    Implantationen
    5a
    nicht-implantierter Bereich von 5
    5b
    implantierter Bereich von 5
    d'
    Durchmesser von 5a
    O
    Öffnung

Claims (5)

  1. Herstellungsverfahren für eine Hartmaske für eine Halbleiterstruktur mit den Schritten: Vorsehen einer Hartmaskenschicht (5) auf einem Halbleitersubstrat (1); Vorsehen einer strukturierten Maskenschicht (10') auf der Hartmaskenschicht (5); Durchführen mindestens einer schrägen Implantation (I; I') von Ionen, deren Implantationsrichtung derart zur Normalen der strukturierten Maskenschicht (10') geneigt ist, dass ein implantierter Bereich (5b) der Hartmaskenschicht (5) teilweise unter der strukturierten Maskenschicht (10') liegt und ein nicht-implantierter Bereich (5a) unter der strukturierten Maskenschicht (10') kleiner ist als ein jeweiliger darüberliegender entsprechender Bereich der strukturierten Maskenschicht (10'), wobei die implantierten Ionen derart beschaffen sind, dass sie die Ätzrate des implantierten Bereichs (5b) der Hartmaskenschicht (5) gegenüber der Ätzrate des nicht-implantierten Bereichs (5a) der Hartmaskenschicht (5) für einen vorbestimmten Ätzprozess verändern; Entfernen der strukturierten Maskenschicht (10') von der Hartmaskenschicht (5); und Strukturieren der Hartmaskenschicht (5) durch selektives Entfernen des nicht-implantierten Bereichs (5a) der Hartmaskenschicht (5) gegenüber dem implantierten Bereichs (5b) der Hartmaskenschicht (5) oder des implantierten Bereichs (5b) der Hartmaskenschicht (5) gegenüber dem nicht-implantierten Bereichs (5a) der Hartmaskenschicht (5) durch den vorbestimmten Ätzprozess.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die strukturierte Maskenschicht (10') eine Photolackmaske ist.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass mehrere Implantationen (I; I') derart durchgeführt werden, dass ein nicht-implantierter Bereich (5a) unter der strukturierten Maskenschicht (10') einen kleineren Durchmesser (d') und im wesentlichen gleiche Symmetrie aufweist wie ein jeweiliger darüberliegender entsprechender Bereich der strukturierten Maskenschicht (10').
  4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass die implantierten Ionen Borionen oder borhaltige Ionen sind, die die Ätzrate des implantierten Bereichs (5b) der Hartmaskenschicht (5) gegenüber der Ätzrate des nicht-implantierten Bereichs (5a) der Hartmaskenschicht (5) für einen vorbestimmten Ätzprozess erhöhen.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Hartmaskenschicht (5) aus Polysilizium und das Halbleitersubstrat (1) aus Siliziumoxid besteht und der vorbestimmte Ätzprozess ein alkalischer Ätzprozess, insbesondere ein NH4OH-Ätzprozess, ist.
DE2003138503 2003-08-21 2003-08-21 Herstellungsverfahren für eine Hartmaske für eine Halbleiterstruktur Expired - Fee Related DE10338503B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2003138503 DE10338503B3 (de) 2003-08-21 2003-08-21 Herstellungsverfahren für eine Hartmaske für eine Halbleiterstruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003138503 DE10338503B3 (de) 2003-08-21 2003-08-21 Herstellungsverfahren für eine Hartmaske für eine Halbleiterstruktur

Publications (1)

Publication Number Publication Date
DE10338503B3 true DE10338503B3 (de) 2005-05-25

Family

ID=34484656

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003138503 Expired - Fee Related DE10338503B3 (de) 2003-08-21 2003-08-21 Herstellungsverfahren für eine Hartmaske für eine Halbleiterstruktur

Country Status (1)

Country Link
DE (1) DE10338503B3 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007054506A1 (en) * 2005-11-09 2007-05-18 Infineon Technologies Ag Method for printing contacts on a substrate
WO2010091932A1 (en) * 2009-02-10 2010-08-19 International Business Machines Corporation Fin and finfet formation by angled ion implantation
EP2037490A3 (de) * 2007-09-14 2010-11-17 Qimonda AG Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung von schrägen Implantaten

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10011885C2 (de) * 2000-03-07 2002-10-24 Infineon Technologies Ag Verfahren zur Herstellung eines Feldeffekttransistors mit Seitenwandoxidation
DE10161529A1 (de) * 2001-12-14 2003-07-03 Infineon Technologies Ag Biosensor zum Erfassen von makromolekularen Biopolymeren, Sensoranordnung mit einem Biosensor, Verfahren zur Herstellung des Biosensors und Verfahren zum Erfassen von Nukleinsäuremolekülen mittels mindestens einer Einheit zum Immobilisieren von Nukleinsäuren

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10011885C2 (de) * 2000-03-07 2002-10-24 Infineon Technologies Ag Verfahren zur Herstellung eines Feldeffekttransistors mit Seitenwandoxidation
DE10161529A1 (de) * 2001-12-14 2003-07-03 Infineon Technologies Ag Biosensor zum Erfassen von makromolekularen Biopolymeren, Sensoranordnung mit einem Biosensor, Verfahren zur Herstellung des Biosensors und Verfahren zum Erfassen von Nukleinsäuremolekülen mittels mindestens einer Einheit zum Immobilisieren von Nukleinsäuren

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007054506A1 (en) * 2005-11-09 2007-05-18 Infineon Technologies Ag Method for printing contacts on a substrate
US7268080B2 (en) 2005-11-09 2007-09-11 Infineon Technologies Ag Method for printing contacts on a substrate
EP2037490A3 (de) * 2007-09-14 2010-11-17 Qimonda AG Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung von schrägen Implantaten
WO2010091932A1 (en) * 2009-02-10 2010-08-19 International Business Machines Corporation Fin and finfet formation by angled ion implantation

Similar Documents

Publication Publication Date Title
DE102006015087B4 (de) Verfahren zur Herstellung von Transistoren
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE10351008B4 (de) Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE102010040066B4 (de) Verfahren zur Herstellung von Gateelektroden eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung in Verbindung mit einem Größenreduzierungsabstandshalter hergestellt sind
DE10351006A1 (de) Technik zur Herstellung eines Transistors mit erhöhten Drain- und Source-Gebieten, wobei eine reduzierte Anzahl von Prozessschritten erforderlich ist
DE102013112137A1 (de) Verfahren zum Verarbeiten eines Dies
DE102007035898A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1540712B1 (de) Herstellungsverfahren für eine halbleiterstruktur
DE60037901T2 (de) Herstellungsverfahren eines halbleiterspeicherbauelements mit anti-reflektierender beschichtung
DE10338503B3 (de) Herstellungsverfahren für eine Hartmaske für eine Halbleiterstruktur
DE60215513T2 (de) Zweischichthartmaske zum ätzverfahren eines edram-gates
EP1164638A2 (de) Verfahren zur Erhöhung Kapazität von Grabenkondensatoren
EP1869711A2 (de) Herstellung von vdmos-transistoren mit optimierter gatekontaktierung
DE10051719C2 (de) Verfahren zur Herstellung von Schaltkreisstrukturen auf einem Halbleitersubstrat mit Hilfe eines Lithographieprozesses und Anordnung mit funktionalen Schaltkreisstrukturen und Dummy-Schaltkreisstrukturen
DE10213082B4 (de) MOS-Transistor und Verfahren zu seiner Herstellung
EP1168443A2 (de) Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur
DE10242145A1 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE102009059970A1 (de) Verfahren und Vorrichtung zum Integrieren unterschiedlicher Transistoren auf derselben Halbleiterscheibe
DE102016105255B4 (de) Verfahren zur Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE60318419T2 (de) Verfahren zur Herstellung von unterschiedlichen Isolierungsstrukturen in Halbleiterbauelementen und entsprechende Struktur
WO2002103799A2 (de) Verfahren zum herstellen eines speicherbauelements
DE10329212A1 (de) Verfahren zum Herstellen einer integrierten Schaltung mit Corner Devices und integrierte Schaltung mit solchen Corner Devices
DE102018203377B4 (de) Reparierte Maskenstrukturen und resultierende darunterliegende strukturierte Strukturen und Herstellungsverfahren
DE10055290C1 (de) Herstellungsverfahren für eine integrierte Schaltung

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee