WO2002035605A1 - Verfahren zum bilden von kontakten in integrierten schaltungen - Google Patents

Verfahren zum bilden von kontakten in integrierten schaltungen Download PDF

Info

Publication number
WO2002035605A1
WO2002035605A1 PCT/EP2001/010833 EP0110833W WO0235605A1 WO 2002035605 A1 WO2002035605 A1 WO 2002035605A1 EP 0110833 W EP0110833 W EP 0110833W WO 0235605 A1 WO0235605 A1 WO 0235605A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
hard mask
contact
contact hole
opening
Prior art date
Application number
PCT/EP2001/010833
Other languages
English (en)
French (fr)
Inventor
Peter Lahnor
Stephan Wege
Michael Rogalli
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2002035605A1 publication Critical patent/WO2002035605A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Definitions

  • a method for forming contacts in integrated circuits wherein a hard mask layer is provided over an insulating layer in which a contact hole is to be formed.
  • the etching of a contact-hole is performed by using the hard mask layer after spacers are provided for modifying the n Hartmaskeno réellee '.
  • a liner layer is applied over the resulting structure and a layer of contact material over the liner layer, so that the contact hole is filled and the surroundings are covered thereby.
  • the layer of the contact hole material and the liner layer outside of the contact hole are then etched back.
  • the hard mask layer remains and subsequently serves as an interlayer insulating film.
  • a method for forming contacts in integrated circuits in the form of a metal CMP process in which contact metal deposited over the entire surface of a contact hole is polished back to form the contact.
  • a liner that is generally made of titanium or a titanium compound (e.g. TiN) and then a metallization of tungsten is applied to the dielectric over the entire surface. Subsequently, the applied material is removed in some areas in the CMP process (chemical-mechanical polishing process). This CMP step stops on the dielectric in which the structures are present. The contact holes filled with metal remain.
  • CMP process chemical-mechanical polishing process
  • Polishing too short in the CMP process can lead to short circuits with metal residues in the following metal level.
  • Defects in underlying layers e.g. scratches, holes
  • This metal is difficult to remove in the CMP step and later leads to short circuits.
  • auxiliary technology is, for example, CARL, a two-coat system, in which the upper coat, after being developed, undergoes a volume increase in a so-called silylation process in order to reduce the opening width.
  • CARL critical dimension
  • the lower lacquer is structured, which is then used as a mask for structuring the actual layer. In this way e.g. Contact holes are generated, the diameter of which is below the physical limit of what can be resolved with the light wavelength used.
  • hard mask layers the structure widths of which are reduced by the deposition of a so-called spacer layer. These hard masks must be used after the The structure of the actual layer can be removed using RIE (reactive ion etching) or wet-chemically.
  • RIE reactive ion etching
  • the invention is based on the object of providing an improved method for forming contacts in integrated circuits, which enables smaller structure widths and better controllability of the CMP process.
  • the invention is based on the knowledge that the CMP process can be significantly improved by means of a suitable auxiliary layer which is applied to the dielectric before the contact hole or metal path etching.
  • the auxiliary layer which can be etched wet chemical-free due to the oxidizing conditions in the metal CMP process or which can be removed very much by polishing, reduces excessive machining of the surface of the dielectric.
  • the auxiliary layer can also be referred to as a breakthrough layer.
  • the auxiliary layer itself is completely removed. Since the auxiliary layer is initially completely covered by the liner and the metal, the etching attack can only take place locally where the CMP process has completely removed the liner. The liner is then undercut at these points.
  • the liner is removed more reliably and quickly, which shortens the time for the CMP process. As a direct consequence of this, the time of over-polishing on the Dielectric, which causes the defect density to drop immediately.
  • the advantage should also be mentioned that the edge rounding of alignment marks is greatly reduced, which enables a more reliable and more precise adjustment of the photomask to structure the next metal level.
  • the structurability of the next metal levels can be positively influenced by reducing the height by which a conductor track or the contact hole protrudes beyond the dielectric. This is to be seen in connection with a lower defect density after the metal CMP process, the amount of oxide to be removed being reduced in the so-called touchup which follows.
  • this auxiliary layer can be used as a hard mask in conjunction with spacers to reduce the structure width. So it fulfills a double function.
  • the essence of the invention thus lies in the combined use of the hard mask and spacer technology for reducing the CD in contact holes and as a breakthrough layer for tungsten CMP.
  • the fact that the proposed Process control The hard mask does not have to be removed in a separate process step before the liner deposition represents a significant improvement.
  • the hard mask layer and / or the spacer layer are made of tungsten. Wolram can be removed very well using the CMP process.
  • the tungsten is deposited with the addition of diborane.
  • a particularly fine-grained tungsten structure can thus be formed.
  • the hard mask layer patterned ⁇ photolithograpisch is patterned ⁇ photolithograpisch.
  • an adhesive layer is provided between the insulating layer and the hard mask layer.
  • a thin TiN layer is particularly suitable for this.
  • Spacer layer is selectively provided only on the hard mask layer.
  • FIGS. 1c and 1d shows a modification of the steps according to FIGS. 1c and 1d.
  • Figures la-h show the schematic sequence of a contact production of so-called W contacts.
  • 10 denotes a circuit substrate, e.g. a semiconductor substrate with an integrated circuit, the details of which are not explained in detail.
  • 10 could also be a conductor track substrate or other substrate.
  • Dielectric or an insulating layer 15 over the substrate 10, in which a contact hole 45 is to be produced Dielectric or an insulating layer 15 over the substrate 10, in which a contact hole 45 is to be produced.
  • a hard mask layer 20 is first provided over the insulating layer by depositing typically 50-200 nm tungsten.
  • a photomask 25 is formed on the hard mask with an opening 30 corresponding to the contact to be formed.
  • Ib is followed by structuring an opening 35 in the hard mask layer 20 in accordance with the contact to be formed using the photomask 25.
  • a spacer layer 40 of 10-50 nm tungsten is deposited over the entire structure, so that a modified opening 35 ⁇ of reduced diameter is formed by the tungsten in the opening 35.
  • Diboran B 2 H 6 can be added during the tungsten deposition of hard mask and / or spacer, which results in fine-grained to (amorphous) and thus smooth tungsten layers.
  • the spacer layer 40 is then anisotropically etched in order to remove it from the bottom of the opening 35.
  • the contact hole 45 is etched by means of the modified opening 35 ⁇ with a reduced diameter as a mask.
  • the contact hole 45 is structured with high selectivity in relation to the spacer layer 40. This is done using Ar, CHF 3 , CF 4 or Ar, C 4 F 8 , CO, 0 2 or Ar, C 5 F 8 , 0 2 or Ar, C 4 F 6 , 0 2 .
  • a liner layer 50 made of titanium is applied over the resulting structure.
  • a layer 60 of the contact material - here tungsten - is applied over the liner layer 50 in such a way that the contact hole 45 is filled and the surroundings are covered thereby.
  • the resulting structure is chemically and mechanically polished to expose the insulating layer 15, so that the remaining liner layer 50 and the remaining layer 60 form the contact 100 from the contact material. This removes the layer 60 from the contact material, the liner layer 50, the spacer layer 40 and the hard mask layer 20 outside the contact hole 45.
  • the CMP step thereby stops on the layer 15.
  • the hard mask layer 20 is not removed after the structure has been transferred to the layer 15. Instead, the normal process control, consisting of the deposition of the liner (here Ti, typically also TiN, WN, Ta / TaN or the like) and the contact hole filling (mostly W) is continued, followed by the CMP step for removing the metal outside of the Contact holes.
  • the liner here Ti, typically also TiN, WN, Ta / TaN or the like
  • the contact hole filling mostly W
  • this CMP step brakes strongly when the titanium in the liner 50 is reached in the usual chemistry (iron nitrate), so that a considerable overpolishing would be necessary without the hard mask layer 20.
  • this braking can be significantly reduced by the underlying hard mask layer 20 made of tungsten.
  • the hard mask layer 20 thus has an extremely advantageous double function as a mask and polishing aid when removing the liner layer 50.
  • FIG. 2 shows a modification of the steps according to FIGS. 1c and 1d.
  • the spacer layer 40 is selectively provided only on the hard mask layer 20 by CVD deposition, as a result of which the etching step for the spacer layer 40 is omitted.
  • an adhesive layer made of 2-10 nm TiN can be provided between the insulating layer 15 and the hard mask layer 20.
  • the invention can also be used for any combination of materials.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Die Erfindung schafft ein Verfahren zum Bilden von Kontakten in integrierten Schaltungen mit den Schritten: Bereitstellen eines Substrates (10) mit einer darüber befindlichen isolierenden Schicht (15), in der ein Kontakt aus einem Kontaktlochmaterial zu bilden ist; Vorsehen einer Hartmaskenschicht (20) über der isolierenden Schicht (15); Strukturieren einer Öffnung (35) in der Hartmaskenschicht (20) gemäss dem zu bildenen Kontakt; Vorsehen einer Spacerschicht (40) in der Öffnung (35) zum Bilden einer Öffnung (35') mit verringertem Durchmesser; Ätzen eines kontaktlochs (45) mittels der Öffnung (35') mit verringertem Durchmesser; Aufbringen einer Linerschicht (50) über der resultiertenden Struktur; Aufbringen einer Schicht (60) aus dem Kontaktmaterial über der Linerschicht (50) derart, dass das Kontaktloch gefüllt und die Umgebung davon bedeckt wird; und chemisch-mechanisches Polieren der resultierenden Struktur zum Entfernen der Schicht (60) aus dem Kontaktmaterial, der Linerschicht (50), der Spacerschicht (40) und der Hartmaskenschicht (20) ausserhalb des Kontaktlochs (45).

Description

Beschreibung
Verfahren zum Bilden von Kontakten in integrierten Schaltungen
Aus der US-A-5, 385, 867 ist ein Verfahren zum Bilden von Kontakten in integrierten Schaltungen bekannt, wobei über einer isolierenden Schicht, in der ein Kontaktloch zu bilden ist, eine Hartmaskenschicht vorgesehen wird. Das Atzen eines Kon- taktlochs erfolgt unter Verwendung der Hartmaskenschicht, nachdem Spacer zum Modifizieren der Hartmaskenoffnunge'n vorgesehen sind. Über der resultierenden Struktur wird eine Linerschicht aufgebracht und über der Linerschicht eine Schicht aus Kontaktmaterial, so dass das Kontaktloch gefüllt und die Umgebung davon bedeckt wird. Danach werden die Schicht aus dem Kontaktlochmaterial und die Linerschicht außerhalb des Kontakloches zurückgeätzt. Dabei bleibt die Hartmaskenschicht stehen und dient in der Folge als Zwischenschicht- Isolierfilm.
Aus der US-Ä-5, 658 , 830 ist ein weiteres Verfahren zum Bilden von Kontakten in integrierten Schaltungen bekannt, wobei eine Schicht aus Kontaktlochmaterial in mittels Spacern geätzten Kontaktlöchern aufgebracht wird, so dass das Kontaktloch ge- füllt und die Umgebung davon bedeckt wird. Weiterhin offenbart diese Entgegenhaltung ein chemisch-mechanisches Polieren der resultierenden Struktur zum Freilegen einer die Kontakte umgebenden isolierenden Schicht.
Aus der US-A-4 , 981, 550 ist es bekannt, eine Zwischenschicht haftvermittelnd zwischen einer Siliziumoxidschicht und einer Wolframschicht anzuordern. Aus der US-A-5, 354 , 712 ist es bekannt, Wolfram selektiv auf dem Boden und den Seitenwänden eines Kontaktlochs abzuscheiden und das überschüssige Material zurückzuätzen .
Bekannt ist ein Verfahren zum Bilden von Kontakten in integrierten Schaltungen in Form von einem Metall-CMP-Prozess bei dem ganzflächig über einem Kontaktloch abgeschiedenes Kontaktmetall zurückpoliert wird, um den Kontakt zu bilden.
Insbesondere werden dazu nach der Strukturierung der Kontaktlöcher in einem Dielektrikum, das über einem Schaltungssubstrat liegt, ganzflächig ein in der Regel aus Titan oder einer Titanverbindung (z.B. TiN) bestehender Liner und anschließend eine Metallisierung aus Wolfram auf dem Dielektri- kum aufgebracht wird. Im Anschluss daran wird im CMP-Prozess (chemisch-mechanischer Polier-Prozess) das aufgebrachte Material bereichsweise abgetragen. Dieser CMP-Schritt stoppt auf dem Dielektrikum, in dem die Strukturierungen vorhanden sind. Es verbleiben die mit Metall gefüllten Kontaktlöcher.
Ähnliches gilt für eine Kupfermetallisierung oder sonstige Metallisierung bei der sowohl die Kontaktlöcher, als auch die Leiterbahn vor der Metallabscheidung in das Dielektrikum strukturiert wird.
Die Vorgehensweise entsprechend dem Stand der Technik ist mit verschiedenen Problemen verbunden:
Es ergibt sich eine hohe Defektdichte durch CMP-Kratzer, die davon abhängt, wie lange das Dielektrikum poliert wird. Es erfolgt eine wesentliche Erosion der Alignmentmarken der Lithographie, was zu Overlay-Fehlern führen kann.
Durch zu kurzes Polieren im CMP-Prozess können mit Metall- reste in der folgenden Metallebene zu Kurzschlüssen führen .
Defekte in unterliegenden Ebenen (z.B. Kratzer, Löcher) bilden sich im Dielektrikum ab und werden mit Metall ge- füllt. Dieses Metall läßt sich im CMP-Schritt nur schwer entfernen und führt später zu Kurzschlüssen.
Die aufgeführten Nachteile werden dadurch verschärft, dass die Endpunkterkennung des CMP-Prozesses unzuverlässig ist. Weist das Dielektrikum eine Resttopologie auf, so entstehen daraus weitere Nachteile, da eine längere Polierzeit notwendig wird.
Weiterhin stoßen die Strukturbreiten zukünftiger Halbleiter- technologien immer näher an die Grenze des optische Auflösbaren bzw. erfordern Hilfstechniken, um die Spezifikationen der Technologien zu erfüllen. Eine solchen Hilfstechnik ist beispielsweise CARL, ein 2-Lack-System, bei dem der obere Lack nach der Entwicklung in einem sogenannten Silylierprozess ei- ne Volumenzunahme erfährt, um so eine Verringerung der Öffnungsweite zu erreichen. Mit dieser verringerten CD (Critical Dimension = kleinste Strukturbreite) wird der untere Lack strukturiert, der anschließend als Maske zur Strukturierung der eigentlichen Schicht genutzt wird. Auf diese Weise können z.B. Kontaktlöcher erzeugt werden, deren Durchmesser unter der physikalischen Grenze des mit der verwendeten Lichtwellenlänge Auflösbaren liegen.
Andere übliche Verfahren nutzen Hartmaskenschichten, deren Strukturbreiten durch Abscheidung einer sogenannten Spacerschicht verringert werden. Diese Hartmasken müssen nach der Strukturierung der eigentlichen Schicht mittels RIE (Reactive Ion Etching) oder naßchemisch entfernt werden.
Der Erfindung liegt die Aufgabe zu Grunde, ein verbessertes Verfahren zum Bilden von Kontakten in integrierten Schaltungen zur Verfügung zu stellen, welches geringere Strukturbreiten und eine bessere Kontrollierbarkeit des CMP-Prozesses ermöglicht .
Die Lösung dieser Aufgabe erfolgt durch das in Anspruch 1 angegebene Verfahren.
Der Erfindung liegt die Erkenntnis zu Grunde, dass durch eine geeignete Hilfsschicht, die vor der Kontaktloch- bzw. Metall- bahnätzung auf das Dielektrikum aufgebracht wird, der CMP- Prozess wesentlich verbessert werden kann. Die Hilfsschicht, die sich durch die oxidierenden Verhältnisse beim Metall-CMP- Prozess rückstandsfrei nasschemisch ätzen lässt oder durch das Polieren sehr entfernt werden kann, vermindert übermäßi- ges Bearbeiten der Oberfläche des Dielektrikums.
Die Hilfsschicht kann auch als Durchbruchsschicht bezeichnet werden. Die Hilfsschicht selbst wird dabei vollständig entfernt. Da die Hilfsschicht anfänglich vom Liner und vom Me- tall vollständig bedeckt ist, kann der Ätzangriff erst dort lokal erfolgen, wo der CMP-Prozess den Liner vollständig entfernt hat. An diesen Stellen erfolgt anschließend eine Unterätzung des Liners.
Durch die Möglichkeit des Unterätzens des Liners, sobald dieser im CMP-Prozess durchbrochen wird, kann der Liner selbst in der Umgebung wesentlich schneller wegpoliert werden. Dies führt insgesamt zu folgenden Vorteilen:
- der Liner wird zuverlässiger und schneller entfernt, was die Zeit für den CMP-Prozess verkürzt. Als direkte Folge davon verringert sich die Zeit des Überpolierens auf dem Dielektrikum, wodurch die Defektdichte unmittelbar sinkt. In diesem Zusammenhang ist auch der Vorteil zu nennen, dass die Kantenverrundung von Alignmentmarken stark reduziert wird, wodurch eine zuverlässigere und genauere Jus- tierung der Photomaske zur Strukturierung der nächsten Metallebene ermöglicht wird.
Im Falle einer vorhandenen Topologie im oder auf dem Dielektrikum kann die Gefahr von Linerresten in tieferliegen- den Gebieten erheblich reduziert werden. Dies beruht auf der Anhebung des Liners und der Metallisierung durch die darunter liegende Hilfsschicht. Somit sind insbesondere in oberflächlichen Vertiefungen des Dielektrikums der Liner und die Metallisierung vom CMP-Prozess erfassbar.
Werden durch Defekte aus tiefer liegenden Ebenen lokale Topologien transferiert, so werden diese anstatt mit Metall mit der Hilfsschicht gefüllt. Dadurch kann das Verbleiben von Metallresten, die später zu Kurzschlüssen führen würden, an diesen Stellen vermieden werden.
Weiterhin kann die Strukturierbarkeit der nächsten Metallebenen positiv beeinflusst werden, indem die Höhe, um die eine Leiterbahn bzw. das Kontaktloch über dem Dielektrikum hinaussteht verringert wird. Dies ist im Zusammenhang mit einer geringeren Defektdichte nach dem Metall-CMP-Prozess zu sehen, wobei sich im daran anschließenden sogenannten Touchup die Menge des zu entfernenden Oxides verringert.
Gleichzeitig kann diese Hilfsschicht als Hartmaske in Verbindung mit Spacern zur Verringerung der Strukturbreite herangezogen werden. Sie erfüllt also eine Doppelfunktion.
Der Kern der Erfindung liegt also in der kombinierten Verwen- düng der Hartmasken- und Spacertechnik zur Verringerung der CD in Kontaktlöchern und als Durchbruchschicht für Wolfram- CMP. Insbesondere die Tatsache, daß bei der vorgeschlagenen Prozeßführung die Hartmaske nicht in einem eigenen Pro- zeßschritt vor der Linerabscheidung entfernt werden muß, stellt eine wesentliche Verbesserung da.
Weitere Vorteile sind:
Vermeidung von Zusatzinvestitionen in höher auflösendes Lithographie-Equipment
- Verringern des notwendigen Überpolierens mit positiven Auswirkungen auf die Defektdichte, die Oxiderosion, die Entpunkterkennung bei CMP und die Alignmentmarkenerkennung bei der anschließenden Metallbahnätzung.
In den Unteransprüchen finden sich bevorzugte Weiterbildun- gend der Erfindung.
Gemäß einer bevorzugten Weiterbildung werden die Hartmaskenschicht und/oder die Spacerschicht aus Wolfram hergestellt werden. Wolram läßt sich durch den CMP-Prozess sehr gut entfernen.
Gemäß einer weiteren bevorzugten Weiterbildung wird das Wolfram unter Zugabe von Diboran abgeschieden. Somit läßt sich eine besonders feinkörnige Wolframstruktur bilden.
Gemäß einer weiteren bevorzugten Weiterbildung wird die Hart¬ maskenschicht photolithograpisch strukturiert.
Gemäß einer weiteren bevorzugten Weiterbildung wird zwischen der isolierenden Schicht und der Hartmaskenschicht eine Haftschicht vorgesehen. Dazu eignet sich insbesondere eine dünne TiN-Schicht.
Gemäß einer weiteren bevorzugten Weiterbildung wird die
Spacerschicht selektiv nur auf der Hartmaskenschicht vorgesehen. Im folgenden wird anhand von schematischen Figuren eine Ausführungsbeispiel der Erfindung beschrieben. In den Figuren zeigen :
Fig. la-h die wesentlichen Prozeßschritte einer Ausführungsform des erfindungsgemäßen Verfahrens; und
Fig. 2 eine Modifikation der Schritte gemäß Fig. lc und Id.
Die Figuren la-h zeigen den schematischen Ablauf einer- Kontakt-Herstellung von sogenannten W-Kontakten.
Gemäß Fig. la bezeichnet 10 ein Schaltungssubstrat, z.B. ein Halbleitersubstrat mit einer integrierten Schaltung, deren Details nicht näher erläutert sind. Selbstverständlich könnte 10 auch ein Leiterbahnsubstrat oder sonstiges Substrat sein.
Dargestellt in Fig. la ist ein aus einem Oxid bestehendes
Dielektrikum bzw. eine isolierende Schicht 15 über dem Substrat 10, worin ein Kontaktloch 45 hergestellt werden soll.
Dazu erfolgt zunächst ein Vorsehen einer Hartmaskenschicht 20 über der isolierenden Schicht durch Abscheidung von typischerweise 50 - 200 nm Wolfram.
Als nächster Schritt wird eine Photomaske 25 mit einer Öffnung 30 entsprechend dem zu bildenden Kontakt auf der Hart- maske gebildet.
Mit Bezug auf Fig. Ib folgt eine Strukturierung einer Öffnung 35 in der Hartmaskenschicht 20 gemäß dem zu bildenen Kontakt unter Verwendung der Photomaske 25.
Dann wird die Photomaske 25 entfernt, was zur in Fig. Ib gezeigten Strktur führt. Gemäß Fig. lc folgt das Abscheiden einer Spacerschicht 40 aus 10 - 50 nm Wolfram über der gesamten Struktur, so daß sich durch das Wolfram in der Öffnung 35 eine modifizierte Öffung 35 Λ mit verringertem Durchmesser bildet. Um die Beeinflußung der resultierenden CD durch die Kornstruktur der Wolframschicht zu begrenzen, kann bei der Wolfram-Abscheidung von Hartmaske und/oder Spacer Diboran B2H6 zugegeben werden, wodurch sich feinkörnige bis (amorphe) und damit glatte Wolf- ramschichten ergeben.
Gemäß Fig. Id erfolgt dann eine anisotrope Ätzung der -Spacerschicht 40, um diese vom Boden der Öffnung 35 zu entfernen.
Danach erfolgt gemäß Fig. le das Ätzen des Kontaktlochs 45 mittels der modifizierten Öffnung 35 Λ mit verringertem Durchmesser als Maske. Das Kontaktloch 45 wird mit hoher Selektivität gegenüber der Spacerschicht 40 strukturiert. Dies geschieht unter Einsatz von Ar, CHF3, CF4 oder Ar, C4F8, CO, 02 oder Ar, C5F8, 02 oder Ar, C4F6, 02.
Gemäß Fig. If folgt das Aufbringen einer Linerschicht 50 aus Titan über der resultierenden Struktur.
Gemäß Fig. If folgt das Aufbringen einer Schicht 60 aus dem Kontaktmaterial - hier Wolfram - über der Linerschicht 50 derart, daß das Kontaktloch 45 gefüllt und die Umgebung davon bedeckt wird.
Im nächsten Schritt erfolgt mit Bezug auf Fig. lg und 1h ein chemisch-mechanisches Polieren der resultierenden Struktur zum Freilegen der isolierenden Schicht 15, so daß die restliche Linerschicht 50 und die restliche Schicht 60 aus dem Kontaktmaterial den Kontakt 100 bilden. Dabei vollzieht sich Entfernen der Schicht 60 aus dem Kontaktmaterial, der Linerschicht 50, der Spacerschicht 40 und der Hartmaskenschicht 20 außerhalb des Kontaktlochs 45. Der CMP-Schritt stoppt dabei auf der Schicht 15.
Anders als bei bekannten Prozessen wird die Hartmaskenschicht 20 nicht nach Übertragung der Struktur auf die Schicht 15 entfernt. Stattdessen wird die normale Prozeßführung, bestehend aus der Abscheidung des Liners (hier Ti, typischerweise auch TiN, WN, Ta/TaN o.a.) und der Kontaktlochfüllung (zumeist W) fortgesetzt, gefolgt von dem CMP-Schritt zur Entfer- nung des Metalls außerhalb der Kontaktlöcher .
Dieser CMP-Schritt bremst gemäß Fig. lg beim Erreichen- des Titan im Liner 50 bei der üblichen Chemie (Eisennitrat) stark ab, so daß ein erhebliches Überpolieren ohne die Hartmasken- schicht 20 notwendig wäre. Dieses Abbremsen kann jedoch durch die unterliegende Hartmaskenschicht 20 aus Wolfram deutlich reduziert werden. Somit hat die Hartmaskenschicht 20 eine äußerst vorteilhafte Doppelfunktion als Maske und Polierhilfe beim Abtrag der Linerschicht 50.
Fig. 2 zeigt eine Modifikation der Schritte gemäß Fig. 1c und Id. Dabei wird die Spacerschicht 40 durch CVD-Abscheidung selektiv nur auf der Hartmaskenschicht 20 vorgesehen, wodurch der Ätzschritt für die Spacerschicht 40 entfällt.
Obwohl die Erfindung mit Bezug auf bestimmte Ausführungsformen beschrieben wurde, ist sie nicht darauf beschränkt.
Es ist z.B. möglich, das Erreichen der Hartmaskenschicht durch ein Endpunktsignal während des CMP-Prozesses zu detek- tieren. Dazu können insbesondere Motorstrommessungen, Temperaturmessungen, optische Reflektionsmessungen, akustische- und Vibrationsmessungen oder sogar Messungen der Padverfär- bung angewendet werden. Weiterhin kann zwischen der isolierenden Schicht 15 und der Hartmaskenschicht 20 eine Haftschicht aus 2 - 10 nm TiN vorgesehen werden.
Auch ist die Erfindung für beliebige Materialkombinationen anwendbar.
Bezugszeichenliste
10 Schaltungssubstrat
15 isolierende Schicht 20 Hartmaskenschicht
25 Photomaske
30 Öffnung in 25
35 Öffnung in 20
35 modifizierte Öffnung 40 Spacerschicht
45 Kontaktloch
50 Linerschicht
60 Schicht aus Kontaktlochmaterial
100 Kontakt

Claims

Patentansprüche
1. Verfahren zum Bilden von Kontakten in integrierten Schaltungen mit den Schritten:
Bereitstellen eines Schaltungssubstrates (10) mit einer darüber befindlichen isolierenden Schicht (15), in der ein Kontakt (100) aus einem Kontaktlochmaterial zu bilden ist;
Vorsehen einer Hartmaskenschicht (20) über der isolierenden Schicht (15);
Strukturieren einer Öffnung (35) in der Hartmaskenschicht
(20) gemäß dem zu bildenen Kontakt;
optionelles Vorsehen einer Spacerschicht (40) in der Öffnung
(35) zum Bilden einer modifizierten Öffung (35 ) mit verringertem Durchmesser;
Ätzen eines Kontaktlochs (45) mittels der Öffnung (35) bzw. der modifizierten Öffnung (35 ) mit verringertem Durchmesser;
Aufbringen einer Linerschicht (50) über der resultierenden Struktur;
Aufbringen einer Schicht (60) aus dem Kontaktmaterial über der Linerschicht (50) derart, daß das Kontaktloch (45) gefüllt und die Umgebung davon bedeckt wird; und
chemisch-mechanisches Polieren der resultierenden Struktur zum Freilegen der isolierenden Schicht (15) , so daß die restliche Linerschicht (50) und die restliche Schicht (60) aus dem Kontaktmaterial den Kontakt (100) bilden, wobei die Schicht (60), die Linierschicht (50), die Spacerschicht (40) und die Hartmaskenschicht (20) außerhalb des Kontaktlochs (45) entfernt werden und das Polieren auf der isolierenden Schicht (15) gestoppt wird.
2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass die Hartmaskenschicht (20) und/oder die Spacerschicht (40) aus Wolfram hergestellt werden.
3. Verfahren nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, dass das Wolfram unter Zugabe von Diboran abgeschieden wird.
4. Verfahren nach Anspruch 1, 2 oder 3, d a d u r c h g e k e n n z e i c h n e t, dass die Hartmaskenschicht (20) photolithograpisch strukturiert wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass zwischen der isolierenden Schicht (15) und der Hartmaskenschicht (20) eine Haftschicht vorgesehen wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Spacerschicht (40) selektiv nur auf der Hartmaskenschicht (20) vorgesehen wird.
PCT/EP2001/010833 2000-10-27 2001-09-19 Verfahren zum bilden von kontakten in integrierten schaltungen WO2002035605A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2000153467 DE10053467A1 (de) 2000-10-27 2000-10-27 Verfahren zum Bilden von Kontakten in integrierten Schaltungen
DE10053467.8 2000-10-27

Publications (1)

Publication Number Publication Date
WO2002035605A1 true WO2002035605A1 (de) 2002-05-02

Family

ID=7661367

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2001/010833 WO2002035605A1 (de) 2000-10-27 2001-09-19 Verfahren zum bilden von kontakten in integrierten schaltungen

Country Status (3)

Country Link
DE (1) DE10053467A1 (de)
TW (1) TW530345B (de)
WO (1) WO2002035605A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10229188A1 (de) 2002-06-28 2004-01-29 Infineon Technologies Ag Verfahren zur Herstellung von Kontakten zu Teilen eines in einem Halbleitersubstrat integrierten Bauelementes
DE102004001853B3 (de) 2004-01-13 2005-07-21 Infineon Technologies Ag Verfahren zum Herstellen von Kontaktierungsanschlüssen

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0609551A1 (de) * 1992-12-22 1994-08-10 Kabushiki Kaisha Toshiba Planarisierungsverfahren von einer Halbleitervorrichtung
US5658830A (en) * 1996-07-12 1997-08-19 Vanguard International Semiconductor Corporation Method for fabricating interconnecting lines and contacts using conformal deposition
US6001734A (en) * 1996-09-20 1999-12-14 Nec Corporation Formation method of contact/ through hole
US6008123A (en) * 1997-11-04 1999-12-28 Lucent Technologies Inc. Method for using a hardmask to form an opening in a semiconductor substrate
WO2000059031A1 (en) * 1999-03-29 2000-10-05 Speedfam-Ipec Corporation Two-step chemical-mechanical planarization for damascene structures on semiconductor wafers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4981550A (en) * 1987-09-25 1991-01-01 At&T Bell Laboratories Semiconductor device having tungsten plugs
US5354712A (en) * 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits
JP2727909B2 (ja) * 1993-03-26 1998-03-18 松下電器産業株式会社 金属配線の形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0609551A1 (de) * 1992-12-22 1994-08-10 Kabushiki Kaisha Toshiba Planarisierungsverfahren von einer Halbleitervorrichtung
US5658830A (en) * 1996-07-12 1997-08-19 Vanguard International Semiconductor Corporation Method for fabricating interconnecting lines and contacts using conformal deposition
US6001734A (en) * 1996-09-20 1999-12-14 Nec Corporation Formation method of contact/ through hole
US6008123A (en) * 1997-11-04 1999-12-28 Lucent Technologies Inc. Method for using a hardmask to form an opening in a semiconductor substrate
WO2000059031A1 (en) * 1999-03-29 2000-10-05 Speedfam-Ipec Corporation Two-step chemical-mechanical planarization for damascene structures on semiconductor wafers

Also Published As

Publication number Publication date
DE10053467A1 (de) 2002-05-16
TW530345B (en) 2003-05-01

Similar Documents

Publication Publication Date Title
DE68917995T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE69729913T2 (de) Ätzverfahren zum Herstellen von Metallfilmstrukturen mit abgeschrägten Seitenwänden
DE69225452T2 (de) Planarisierungsverfahren für einen Halbleiter
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE60036305T2 (de) Selbstjustierte metalldeckschichten für zwischenschicht-metallverbindungen
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE4434230A1 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
WO2005093832A1 (de) Verfahren zum herstellen einer integrierten schaltungsanordnung mit hilfsvertiefung, insbesondere mit ausrichtmarken, und integrierte schaltungsanordnung
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE10104204A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE19903196A1 (de) Verfahren zur Verbesserung der Erkennbarkeit von Alignmentmarken
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
DE10334406B4 (de) Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß
EP1303880B1 (de) Verfahren zum aufbringen von justiermarken auf einer halbleiterscheibe
DE19719909A1 (de) Zweifaches Damaszierverfahren
EP1168443B1 (de) Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur
WO2002035605A1 (de) Verfahren zum bilden von kontakten in integrierten schaltungen
DE10140468B4 (de) Verfahren zur Erzeugung von Kontaktlöchern auf einer Metallisierungsstruktur
DE10042932C2 (de) Verfahren zur Herstellung eines Metallkontaktes in einem Dielektrikum
DE10312202B4 (de) Verfahren zum Herstellen einer Ätzmaske auf einer Mikrostruktur, insbesondere einer Halbleiterstruktur mit Grabenkondensatoren, und entsprechende Verwendung der Ätzmaske
DE10259322B4 (de) Verfahren zum Bilden einer Justiermarke in einer lichtundurchlässigen Schicht auf einem Substrat
DE19927284C2 (de) Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in einer mikroelektronischen Struktur
DE102004045492B4 (de) Ätzverfahren zur Herstellung einer Halbleitervorrichtung mit einer unteren Kondensatorelektrode

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP