DE19927284C2 - Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in einer mikroelektronischen Struktur - Google Patents

Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in einer mikroelektronischen Struktur

Info

Publication number
DE19927284C2
DE19927284C2 DE19927284A DE19927284A DE19927284C2 DE 19927284 C2 DE19927284 C2 DE 19927284C2 DE 19927284 A DE19927284 A DE 19927284A DE 19927284 A DE19927284 A DE 19927284A DE 19927284 C2 DE19927284 C2 DE 19927284C2
Authority
DE
Germany
Prior art keywords
insulation layer
layer
contact hole
etching
etching process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19927284A
Other languages
English (en)
Other versions
DE19927284A1 (de
Inventor
Peter Bratu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19927284A priority Critical patent/DE19927284C2/de
Publication of DE19927284A1 publication Critical patent/DE19927284A1/de
Application granted granted Critical
Publication of DE19927284C2 publication Critical patent/DE19927284C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es wird ein zweistufiges Verfahren zur Bildung von Metallsisierungen vorgeschlagen, bei dem zunächst in einer ersten Isolationsschicht 20 ein Kontaktloch 45 gebildet wird. Nachfolgend wird dieses mit einer zweiten Isolationsschicht 50 zumindest teilweise wieder verschlossen, so daß durch die zweite Isolationsschicht 50 ein Topologieausgleich erfolgt. Dieser dient dazu, daß nachfolgend aufzubringende Antireflexionsschichten eine ebene Unterlage vorfinden. Abschließend wird die zweite Isolationsschicht 50 unter Bildung einer Grabenstruktur 80 geätzt, wobei gleichzeitig das Kontaktblech 45 wieder geöffnet wird.

Description

Die Erfindung liegt auf dem Gebiet der Herstellungstechnologie für hochintegrierte Schaltkreise und betrifft ein Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in einer mikroelektronischen Struktur.
Bei der Herstellung von hochintegrierten Schaltkreisen müssen die aktiven Bereiche der Schaltkreise untereinander verbunden werden. Dies erfolgt üblicherweise durch eine mehrlagige Metallisierung, bei der sich in einzelnen Ebenen strukturierte Metallschichten befinden. Diese Metallschichten sind gegeneinander mittels einzelner Isolationsschichten getrennt, in denen sich sogenannte Kontaktlöcher zum logischen Verknüpfen der einzelnen Metallschichten befinden.
Bei der Herstellung derartiger Metallisierungen haben sich insbesondere sogenannte "Dual Damascene" Verfahren als günstig herausgestellt. Ein derartiges Verfahren ist beispielsweise in der US 5,726,100 offenbart, bei dem auf einem Grundsubstrat eine Schichtenfolge von einzelnen Isolationsschichten aufgebracht wird. Zwischen wenigstens zwei dieser Isolationsschichten ist eine Ätzstoppschicht angeordnet. In die oberen zwei Isolationsschichten wird zunächst ein Graben geätzt, der die Lage der abschließend zu bildenden Metallbahnen definiert. Anschließend wird ein Kontaktloch im Boden des Grabens bis zum Grundsubstrat gebildet. Bei dem dazu notwendigen Ätzverfahren werden jedoch besonders hohe Anforderungen an die Lithographie gestellt. Da das Kontaktloch am Boden des Grabens ausgebildet wird, muß die dazu notwendige Ätzmaske auf eine stark strukturierte Unterlage, nämlich die oberen beiden Isolationsschichten mit dem darin befindlichen Graben, aufgetragen werden. Dadurch kann es passieren, daß das Kontaktloch nicht exakt positio­ niert wird.
Um derartige Probleme zu umgehen, wird gemäß der US 5,612,254 zunächst das Kontaktloch und nachfolgend der Graben gebildet. Dabei ist es jedoch gemäß dieser Schrift notwendig, daß Kon­ taktloch vor der Bildung des Grabens mit einem leitfähigen Ma­ terial zu befüllen, damit eine gleichmäßige Topologie herge­ stellt wird. Ungünstigerweise muß das überschüssige leitfähige Material durch einen zusätzlichen CMP Schritt wieder entfernt werden. Dies führt zu zusätzlichen Kosten.
Nach einem weiteren Verfahren gemäß der US 5,801,094 wird auf eine Isolationsschicht eine Ätzstoppschicht aufgebracht und letztere nachfolgend strukturiert. Die vorstrukturierte Ätz­ stoppschicht definiert dabei die Lage der später zu bildenden Kontaktlöcher. Nachfolgend wird ganzflächig eine weitere Iso­ lationsschicht aufgebracht und mit einer Maske versehen. Diese definiert die Lage der zu bildenden Gräben. Unter Verwendung dieser Maske werden die sich unter der Ätzstoppschicht befind­ liche und die weitere Isolationsschicht gemeinsam geätzt, wo­ bei gleichzeitig die Kontaktlöcher und die Gräben entstehen. Abschließend werden diese mit einem leitfähigen Material be­ füllt. Bei dem gemeinsamen Ätzen beider Isolationsschichten kann es jedoch aufgrund der im Gegensatz zu den Gräben relativ tiefen Kontaktlöcher zu einem starken Überätzen der sich in der weiteren Isolationsschicht befindlichen Gräben kommen.
Aus der US 5,705,430 ist ein duales Damascene-Verfahren mit ei­ nem Opfer-Kontaktöffnungsfüllmaterial bekannt. Das Kontaktöff­ nungsfüllmaterial ist entweder ein zusätzlich eingebrachtes Material oder ein Teil des Materials einer zweiten Isolations­ schicht. Ausgangspunkt für die zweite Alternative ist eine die Kontaktöffnung enthaltende erste Isolationsschicht, auf welche nicht konform eine Isolationsschicht aus Siliziumdioxid abge­ lagert wird. In einer Anfangsphase, bei der weniger als 50% der zweiten Isolationsschicht abgelagert werden, werden nur dünne Schichten an den Seitenwänden und am Boden der Kontakt­ öffnung abgelagert. Außerdem bilden sich Vorsprünge an den Kanten der Kontaktöffnung. Mit fortschreitender Ablagerung werden bei der Ablagerung der letzten 10 bis 20% die Vor­ sprünge überbrückt. Durch diese Vorgehensweise wird die Durch­ gangsöffnung vergleichsweise weit oberhalb der Kontaktöffnung verschlossen. Anschließend wird die zweite Isolationsschicht mit Hilfe einer Ätzmaske strukturiert, wobei die erste Isola­ tionsschicht im Wesentlichen nicht geätzt wird.
Es ist daher Aufgabe der Erfindung, ein einfaches Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in ei­ ner mikroelektronischen Struktur anzugeben, bei dem die Ätz­ masken auf einer relativ ebenen Unterlage gebildet und ein Ü­ berätzen einzelner Bereiche weitestgehend vermieden wird.
Diese Aufgabe wird erfindungsgemäß gelöst durch die Verfahren gemäß Anspruch 1 und 4. Die Merkmale des Oberbegriffes des Anspruchs 1 sind aus der US 57 05 430 bekannt.
Nach vorliegender Erfindung wird nach Bildung des Kontaktlochs in einer ersten Isolationsschicht eine zweite Isolationsschicht aufgetragen, so daß das Kontaktloch in seinem oberen Bereich vollständig zuwächst. Mittels der zweiten Isolationsschicht wird somit das Kontaktloch überdeckt und dadurch eine im wesentlichen ebene Unterlage für weitere Verfahrensschritte bereitgestellt. Auf die so geglättete Oberfläche der zweiten Isolationsschicht wird nachfolgend eine Ätzmaske zum Definieren der zu bildenden Grabenstruktur aufgetragen. Da die Oberfläche der zweiten Isolationsschicht nur eine relativ schwache Topologie aufweist, d. h., sie stellt eine relativ gleichmäßige, schwach strukturierte Unterlage dar, kann die darauf aufgetragene Ätzmaske bei einer nachfolgenden Fotolithografie mit gleichmäßiger Schärfentiefe belichtet werden. Aufgrund der relativ ebenen Unterlage befindet sich nämlich die Ätzmaske weitestgehend in einer einzigen optischen Ebene hinsichtlich der Fotolithografie. Dies führt zu einer erhöhten Maßhaltigkeit der zu bildenden Grabenstruktur.
Zur Verbesserung der Strukturübertragung von der Belichtungsmaske auf die Ätzmaske während der Fotolithografie kann vorteilhafterweise eine Antireflexionsschicht verwendet werden, die sich zwischen der Ätzmaske und der zweiten Isolationsschicht befindet. Auch hierfür erweist sich die relativ gleichmäßige Oberfläche der zweiten Isolationsschicht von Vorteil, da für eine optimale Wirkung der Antireflexionsschicht eine möglichst gleichmäßige und ebene Unterlage notwendig ist.
Da gemäß vorliegender Erfindung die Antireflexionsschicht nicht unmittelbar auf die bereits geätzte erste Isolationsschicht aufgebracht wird, gelangt einerseits kein Material der Antireflexionsschicht in das bereits gebildete Kontaktloch und andererseits führen die Randbereiche des Kontaktlochs nicht zu einer störenden Reflexion bei der Belichtung der Ätzmaske. Die das Kontaktloch teilweise, bevorzugt jedoch vollständig bedeckende zweite Isolationsschicht dient somit gemäß vorliegender Erfindung als Topologieausgleichsschicht, auf der die Ätzmaske aufgebracht und gleichmäßig belichtet werden kann.
Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß durch das Zudecken der Kontaktlöcher durch die zweite Isolationsschicht ein Verunreinigen des Kontaktlochs bzw. des am Boden des Kontaktlochs befindlichen Kontaktbereichs durch die Antireflexionsschicht bzw. durch die Ätzmaske vermieden wird.
Ein weiterer Vorteil besteht darin, daß durch das erfindungsgemäße Verfahren die Bildung von sog. Fences vermieden wird. Diese entstehen, wenn auf die mit Kontaktlöchern versehene erste Isolationsschicht unmittelbar eine Antireflexionsschicht und eine Maske aufgetragen werden. Die Antireflexionsschicht weist dabei insbesondere im Randbereich der Kontaktlöcher eine ungleichmäßige Materialstärke auf, wodurch die Antireflexionseigenschaften negativ beeinflußt werden. Darüber hinaus werden die Kontaktlöcher zumindest teilweise mit der Antireflexionsschicht befüllt. Dadurch kann es zu einem ungleichmäßigen Ätzen der durch die Ätzmaske definierten Grabenstrukturen kommen, daß sich insbesondere im Randbereich der Kontaktlöcher in der Ausbildung von Fences, d. h. kleinen Randstegen, äußert. Diese Randstege stören jedoch beim nachträglichen Befüllen des Kontaktlochs sowie der Grabenstruktur mit einem leitfähigen Material.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird bei der Bildung der Grabenstruktur eine Ätzstoppschicht verwendet. Diese befindet sich entweder auf der ersten Isolationsschicht bzw. ist in dieser vergraben. In Abhängigkeit von der Lage dieser Ätzstoppschicht wird entweder nur die zweite Isolationsschicht bzw. die zweite Isolationsschicht gemeinsam mit der ersten Isolationsschicht geätzt. Mittels der Ätzstoppschicht wird dann vorteilhafterweise eine gleichmäßige Tiefe der zu bildenden Grabenstruktur erreicht.
Ein weiterer Vorteil der vorliegenden Erfindung zeigt sich darin, daß ein Überätzen einzelner Bereiche der Grabenstruktur verhindert wird. Da gemäß vorliegender Erfindung bereits das Kontaktloch in der ersten Isolationsschicht gebildet wurde, muß mit dem zweiten Ätzverfahren die Grabenstruktur in der zweiten und teilweise in der ersten Isolationsschicht geschaffen werden. Das zweite Ätzverfahren dient dabei zusätzlich lediglich dem Freilegen bzw. Reinigen des bereits zuvor geätzten Kontaktlochs. Daher bedarf es keiner langanhaltenden Überätzung der Grabenstruktur, um das Kontaktloch zu bilden.
Starke Überätzungen, die sich in stark abgeschrägten Ätzflanken äußern, lassen sich durch das erfindungsgemäße Verfahren vermeiden.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels beschrieben und in Figuren schematisch dargestellt. Es zeigen:
Fig. 1a bis 1g einzelne Verfahrensschritte des erfindungsgemäßen Verfahrens ohne Verwendung einer Ätzstoppschicht,
Fig. 2 ein Verfahrensschritt des erfindungsgemäßen Verfahrens unter Verwendung einer Ätzstoppschicht und
Fig. 3a bis 3e einzelne Verfahrensschritte des erfindungsgemäßen Verfahrens unter Verwendung einer in der ersten Isolationsschicht vergrabenen Ätzstoppschicht.
Zur weiteren Verdeutlichung der Erfindung wird von einer Struktur gemäß Fig. 1a ausgegangen. Diese umfaßt ein Grundsubstrat 5, an dessen Oberseite 10 ein Kontaktbereich 15 angeordnet ist. Sofern das Grundsubstrat 5 aus Silizium besteht, wird der Kontaktbereich 15 beispielsweise durch ein Source oder Draingebiet eines Transistors gebildet. In diesem Fall bildet die nachfolgend aufzubringende elektrisch leitfähige Verbindung die sog. "Metal-1-Schicht". Das Grundsubstrat 5 kann aber auch aus einem isolierenden Material bestehen, in das bereits eine strukturierte Metallschicht eingebracht wurde. In diesem Fall ist der Kontaktbereich 15 beispielsweise eine Metallbahn.
Die Oberseite 10 des Grundsubstrats 5 ist gemäß Fig. 1a mit einer ersten Isolationsschicht 20 bedeckt. Diese besteht bevorzugt aus Siliziumoxid oder einem anderen Material mit möglichst geringer Dielektrizitätskonstante. Auf der ersten Isolationsschicht 20 sind eine Antireflexionsschicht 25 und darüber eine Maskenschicht 30 angeordnet. Die Maskenschicht 30 wird nachfolgend belichtet, um eine Ätzmaske 35 zu schaffen, die im vorliegenden Fall die Maskenschicht 30 sowie die Antireflexionsschicht 25 umfaßt. Die Ätzmaske 35 enthält eine Öffnung 40, durch die das nachfolgend zu bildende Kontaktloch definiert wird. Die Öffnung 40 befindet sich dabei oberhalb des Kontaktbereichs 15, so daß das zu bildende Kontaktloch bis zum Kontaktbereich 15 führen kann. Unter Verwendung eines geeigneten Ätzverfahrens (erstes Ätzverfahren) wird ein Kontaktloch 45 in der ersten Isolationsschicht 20 gebildet. Dieses reicht bis zum Kontaktbereich 15. Die so erhaltene Struktur ist nach Entfernen der Ätzmaske 35 in Fig. 1c dargestellt. Auf diese Struktur wird nachfolgend eine zweite Isolationsschicht 50 abgeschieden. Bevorzugt erfolgt dies unter Verwendung eines nicht- bzw. teilweise konformen Abscheideverfahren. Mit dem nicht- bzw. teilweise konformen Aufbringen der zweiten Isolationsschicht 50 soll ein Topologieausgleich erreicht werden, so daß die unterhalb der zweiten Isolationsschicht 50 befindliche Oberflächenstruktur, die durch die erste Isolationsschicht 20 und die darin enthaltenen Kontaktlöcher 55 definiert ist, ausgeglichen wird. Dies äußert sich z. B. darin, daß die Oberfläche 55 der zweiten Isolationsschicht 50 relativ eben ist. Dadurch kann auf diese Oberfläche 55 eine Antireflexionsschicht 60 sowie eine Maskenschicht 65 mit gleichmäßiger Materialstärke aufgetragen werden.
Beim Auftragen der zweiten Isolationssicht 50 kommt es dazu, daß Isolationsmaterial auch teilweise innerhalb des Kontaktlochs 45 abgeschieden wird. Dies ist schematisch in Fig. 1d durch die Ablagerungen 70 angedeutet. Diese erstrecken sich teilweise in das Kontaktloch 45 und können unter Umständen sogar bis zum Kontaktbereich 15 reichen.
Bevorzugt besteht die zweite Isolationsschicht 50 aus dem gleichen Material wie die erste Isolationsschicht 20, d. h. aus Siliziumoxid.
In einem weiteren Verfahrensschritt wird aus der Antireflexionsschicht 60 und der Maskenschicht 65 unter Verwendung eines Belichtungs- sowie Entwicklungsverfahrens (Fotolithografie) die weitere Ätzmaske 75 gebildet, die die verbliebenen Bereiche der Antireflexionsschicht 60 und der Maskenschicht 65 umfaßt. Die gebildete Ätzmaske 75 definiert die Lage der nachfolgend zu bildenden Grabenstruktur in der zweiten Isolationsschicht 50. Die Ätzmaske 75 überdeckt dabei zum Teil das bereits gebildete Kontaktloch 45, so daß die zu bildende Grabenstruktur bis zu diesem Kontaktloch 45 reicht.
Unter Verwendung der weiteren Ätzmaske 75 werden nachfolgend die zweite Isolationssicht 50 und die erste Isolationsschicht 20 geätzt, wobei bis in die erste Isolationsschicht 20 hineingeätzt wird, diese jedoch dabei nicht vollständig von der Oberseite 10 des Grundsubstrats 5 entfernt wird. Bei diesem Ätzen (zweites Ätzverfahren) werden gleichzeitig die Ablagerungen 70 innerhalb des Kontaktlochs 45 entfernt und das Kontaktloch 45 somit wieder vollständig geöffnet. Die erhaltene Struktur ist nach Entfernen der weiteren Ätzmaske 75 in Fig. 1f dargestellt. Die gebildete Grabenstruktur 80 reicht mit ihrer Unterseite bis in die erste Isolationsschicht 20 hinein. Jedoch ist darauf zu achten, daß unterhalb der Grabenstruktur 80 die erste Isolationsschicht 20 in ausreichender Materialstärke verbleibt, um eine sichere Isolation des Grundsubstrats 5 gegen das in die Grabenstruktur 80 einzufüllende leitfähige Material zu gewährleisten. Sofern die erste und zweite Isolationsschicht 20 bzw. 50 aus gleichem Material sind, wird in einfacher Art und Weise das Kontaktloch 45 während der Bildung der Grabenstruktur 80 freigeätzt. Es ist daher nicht mehr nötig, einen weiteren Ätzschritt zum Freiätzen des Kontaktlochs 45 zu verwenden. Darüber hinaus bedarf es für die Freilegung des Kontaktlochs 45 keines langanhaltenden Ätzschrittes, da das Kontaktloch 45 im wesentlichen nur in seinem oberen Bereich und ggf. an seinen Seitenwänden Ablagerungen aufweist. Da das Kontaktloch 45 nicht vollständig mit isolierendem Material der zweiten Isolationsschicht 50 aufgefüllt ist, können diese Ablagerungen relativ rasch entfernt werden.
In einem abschließenden Verfahrensschritt wird mit dem Befüllen der Grabenstruktur 80 sowie des Kontaktlochs 45 und ggf. mit einem Planarisierungsschritt die elektrisch leitfähige Verbindung vollendet. Geeignete leitfähige Materialien 85 sind z. B. Aluminium, Aluminiumlegierungen, Kupfer, Wolfram sowie leitfähiges Polysilizium. Ggf. wird vor Abscheidung des leitfähigen Materials 85 eine hier nicht näher dargestellte Barrierenschicht aufgetragen, die eine Diffusion des leitfähigen Materials 85 in angrenzende Isolations- bzw. aktive Bereiche verhindern soll.
Die Bildung der Grabenstruktur 80 unter Verwendung einer Ätzstoppschicht 90 soll weiter anhand der Fig. 2 erläutert werden. Die Ätzstoppschicht 90 ist auf der ersten Isolationsschicht 20 angeordnet, und besteht beispielsweise aus Siliziumnitrid. In der Ätzstoppschicht 90 befindet sich eine Öffnung 95, durch die sich das Kontaktloch 45 durch die erste Isolationsschicht 20 bis zum Kontaktbereich 15 erstreckt. Oberhalb der Ätzstoppschicht 90 ist die zweite Isolationsschicht 50 angeordnet, in die die Grabenstruktur 80 geätzt wurde. Der dazu notwendige Ätzschritt wird bei Erreichen der Ätzstoppschicht 90 durch diese deutlich verzögert, da das Material der Ätzstoppschicht 90 durch diesen Ätzschritt im Gegensatz zum Material der zweiten Isolationsschicht 50 nur in geringem Maße angegriffen wird. Dadurch wird erreicht, daß der Boden der Grabenstruktur 80 eine gleichmäßige Tiefe aufweist und ein evtl. Überätzen der Grabenstruktur vermieden wird.
Abschließend soll das erfindungsgemäße Verfahren unter Verwendung einer innerhalb der ersten Isolationsschicht vergrabenen Ätzstoppschicht erläutert werden. Dazu wird auf die Fig. 3a bis 3e verwiesen.
Die erste Isolationsschicht 20 wird durch die Ätzstoppschicht 90 in einen oberen Schichtbereich 100 und einen unteren Schichtbereich 105 geteilt. Die Lage der Ätzstoppschicht 90 ist innerhalb der ersten Isolationsschicht 20 so gewählt, daß die Materialstärke des unteren Schichtbereichs 105 eine ausreichende elektrische Isolation ermöglicht. Auf der ersten Isolationsschicht 20 befinden sich die Antireflexionsschicht 25 sowie die Maskenschicht 30, die nach ihrer Strukturierung gemeinsam die Ätzmaske 35 bilden. Unter Verwendung dieser Ätzmaske 35 wird nachfolgend mittels eines anisotropen Ätzvorgangs das Kontaktloch 45 in der ersten Isolationsschicht 20 gebildet, das den oberen Schichtbereich 100, die Ätzstoppschicht 90 sowie den unteren Schichtbereich 105 durchsetzt. Der dazu notwendige Ätzschritt ist vorteilhafterweise so gewählt, daß er in etwa gleichem Maße die beiden Schichtbereiche der Isolationsschicht 20 sowie die Ätzstoppschicht 95 angreift. Dadurch ist es nicht notwendig, mit aufeinanderfolgenden Ätzschritten zu arbeiten. Dies ist jedoch ggf. möglich, um für die jeweiligen Materialien optimal angepaßte Ätzverfahren zu verwenden.
Nach Bildung des Kontaktlochs 45 wird auf die zweite Isolationsschicht unter Verwendung eines nicht konformen Verfahrens die zweite Isolationsschicht 50 aufgebracht. Deren Materialstärke ist bevorzugt so gewählt, daß bei der nicht konformen Abscheidung das Kontaktloch 45 in seinem oberen Bereich möglichst vollständig zuwächst und dadurch eine relativ gleichmäßige Oberfläche 55 der zweiten Isolationsschicht 50 geschaffen wird. Auch hier können wieder Ablagerungen 70 an den Seitenwänden des Kontaktlochs 45 entstehen, die jedoch das Kontaktloch 45 nicht vollständig verschließen sollten. Die Materialstärke der zweiten Isolationsschicht 50 kann jedoch auch deutlich höher gewählt werden, als für das Verschließen des Kontaktlochs 45 notwendig ist. Die Materialstärke der zweiten Isolationsschicht 50 sollte jedoch insbesondere so groß sein, daß die zweite Isolationsschicht 50 gemeinsam mit dem oberen Schichtbereich 100 der ersten Isolationsschicht ausreichend Platz für die zu bildende Grabenstruktur 80 bietet.
Diese Grabenstruktur 80 wird nachfolgend unter Verwendung einer weiteren Ätzmaske 75, die hier ebenfalls aus einer Antireflexionsschicht 60 und einer Maskenschicht 65 besteht, in der zweiten Isolationsschicht 50 und dem oberen Schichtbereich 100 der ersten Isolationsschicht 20 gebildet. Das Ergebnis ist in Fig. 3d dargestellt. Deutlich erkennbar ist, daß die Grabenstruktur 80 bis zur Ätzstoppschicht 90 reicht und sich innerhalb des aus zweiter Isolationsschicht 50 und oberem Schichtbereich 100 gebildeten Schichtsystems 110 erstreckt. Abschließend werden, wie in Fig. 3e dargestellt, die Grabenstruktur 80 sowie das Kontaktloch 45 mit einem leitfähigen Material befüllt und einem Planarisierungsschritt unterworfen.
Die Verwendung einer in der ersten Isolationsschicht 20 vergrabenen Ätzstoppschicht 90 bringt den Vorteil mit sich, daß die zweite Isolationsschicht 50 verhältnismäßig dünn auf die erste Isolationsschicht 20 aufgebracht werden kann, so daß diese nur zum Verschließen des Kontaktlochs 45 und dem damit verbundenen Topologieausgleich dient. Da die zu bildende Grabenstruktur 80 innerhalb des aus oberem Schichtbereich 100 und zweiter Isolationsschicht 50 gebildeten Schichtsystems 110 verläuft, beginnt daher das Kontaktloch 45 deutlich oberhalb des Bodens der Grabenstruktur 80. Dieser Höhenunterschied wird im wesentlichen von der Materialstärke des oberen Schichtbereichs 100 definiert. Das anfänglich in der ersten Isolationsschicht 20 gebildete Kontaktloch 45 ist daher deutlich länger als nach abschließender Bildung der Grabenstruktur 80. Dies hat zur Folge, daß beim Ätzen der Grabenstruktur 80 der obere Bereich des Kontaktlochs 45 vollständig freigeätzt und somit sämtliche sich dort befindenden Ablagerungen entfernt werden. Ein deutliches Überätzen der Grabenstruktur 80 zum Öffnen und Reinigen des Kontaktlochs 45 ist daher nicht mehr notwendig.
Sofern Siliziumoxid zur Bildung der zweiten Isolationsschicht verwendet wird, kann dieses Material z. B. durch ein Sputter- bzw. Plasmaoxidverfahren aufgebracht werden. Mit diesem Verfahren lassen sich nicht-konforme Schichten im Sinne der vorliegenden Erfindung ausbilden. Günstig ist weiterhin, daß diese Verfahren unterhalb der Schmelztemperatur von Aluminium arbeiten, so daß das erfindungsgemäße Verfahren auch für Mehrlagenverdrahtungen verwendet werden kann.
Bezugszeichenliste
5
Grundsubstrat
10
Oberseite des Grundsubstrats
5
15
Kontaktbereich
20
erste Isolationsschicht
25
Antireflexionsschicht
30
Maskenschicht
35
Ätzmaske
40
Öffnung in Ätzmaske
35
45
Kontaktloch
50
Zweite Isolationsschicht
55
Oberfläche der zweiten Isolationsschicht
50
60
Antireflexionsschicht
65
Maskenschicht
70
Ablagerungen
75
weitere Ätzmaske
80
Grabenstruktur
85
leitfähiges Material
90
Ätzstoppschicht
95
Öffnung in Ätzstoppschicht
90
100
oberer Schichtbereich
105
unterer Schichtbereich
110
Schichtsystem

Claims (5)

1. Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in einer mikroelektronischen Struktur mit folgenden Schritten:
  • - Bereitstellen eines mit einer ersten Isolationsschicht (20) versehenen Grundsubstrats (5), das unterhalb der ersten Isolationsschicht (20) zumindest einen Kontaktbereich (15) aufweist;
  • - Strukturieren der ersten Isolationsschicht (20) mit einem ersten Ätzverfahren unter Bildung zumindest eines die erste Isolationsschicht (20) vollständig durchsetzenden und bis zum Kontaktbereich (15) des Grundsubstrats (5) reichenden offenen Kontaktlochs (45);
  • - Aufbringen einer zweiten Isolationsschicht (50) auf die erste Isolationsschicht (20), wobei das offene Kontaktloch (45) von der zweiten Isolationsschicht (50) zumindest teilweise bedeckt wird;
  • - Strukturieren der zweiten Isolationsschicht (50) unter Verwendung einer Ätzmaske zum Definieren einer zu bildenden Grabenstruktur mit einem zweiten Ätzverfahren unter Bildung der Grabenstruktur (80), die sich zumindest bis zum Kontaktlochs (45) erstreckt, wobei das Kontaktloch (45) durch das zweite Ätzverfahren wieder geöffnet wird; und
  • - Auffüllen des geöffneten Kontaktlochs (45) und der Grabenstruktur (80) mit zumindest einem leitfähigen Material zum Herstellen einer elektrisch leitfähigen Verbindung zum Kontaktbereich (15),
dadurch gekennzeichnet, dass
beim Aufbringen der zweiten Isolierschicht (50) das Kontaktloch (45) in seinem oberen Bereich vollständig zuwächst und dass mit dem zweiten Ätzverfahren auch die erste Isolationsschicht (20) teilweise strukturiert wird, so dass die Grabenstruktur (80) mit ihrer Unterseite bis in die erste Isolationsschicht (20) hinein reicht, wobei jedoch diese nicht vollständig von der Oberseite (10) des Grundsubstrats (5) entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß im zweiten Ätzverfahren zum Strukturieren der zweiten Isolationsschicht (50) eine Antireflexionsschicht (55) verwendet wird, die auf die zweite Isolationsschicht (50) aufgebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Isolationsschicht (20) eine Ätzstoppschicht (90) aufweist, die von dem Kontaktloch (45) durchsetzt ist und auf der das zweite Ätzverfahren stoppt.
4. Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in einer mikroelektronischen Struktur mit folgenden Schritten:
  • - Bereitstellen eines mit einer ersten Isolationsschicht (20) versehenen Grundsubstrats (5), das zumindest einen Kontaktbereich (15) aufweist, wobei in der ersten Isolationsschicht (20) eine Ätzstoppschicht (90) vergraben ist;
  • - Strukturieren der ersten Isolationsschicht (20) einschließlich der Ätzstoppschicht (90) mit einem ersten Ätzverfahren unter Bildung zumindest einer Öffnung (95) in der Ätzstoppschicht (90), wobei durch das Strukturieren ein durch die in der Ätzstoppschicht (90) gebildete Öffnung bis zum Kontaktbereich (15) des Grundkörpers reichendes offenes Kontaktlochs (45) in der ersten Isolationsschicht (20) entsteht;
  • - Aufbringen einer zweiten Isolationsschicht (50) auf die erste Isolationsschicht (20), wobei das offene Kontaktloch (45) in seinem oberen Breich vollständig zuwächst;
  • - gemeinsames Strukturieren der ersten und zweiten Isolationsschicht (20, 50) mit einem zweiten Ätzverfahren, das auf der Ätzstoppschicht (90) stoppt, wobei das Kontaktloch (45) durch das zweite Ätzverfahren wieder geöffnet wird und eine Grabenstruktur (80) entsteht, die bis zur Ätzstoppschicht (90) reicht; und
  • - Auffüllen des geöffneten Kontaktlochs (45) und der Grabenstruktur (80) mit einem leitfähigen Material zum Herstellen einer elektrisch leitfähige Verbindung zum Kontaktbereich (15).
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß im zweiten Ätzverfahren zum Strukturieren der zweiten Isolationsschicht (50) eine Antireflexionsschicht (60) verwendet wird, die auf die zweite Isolationsschicht (50) aufgebracht wird.
DE19927284A 1999-06-15 1999-06-15 Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in einer mikroelektronischen Struktur Expired - Fee Related DE19927284C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19927284A DE19927284C2 (de) 1999-06-15 1999-06-15 Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in einer mikroelektronischen Struktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19927284A DE19927284C2 (de) 1999-06-15 1999-06-15 Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in einer mikroelektronischen Struktur

Publications (2)

Publication Number Publication Date
DE19927284A1 DE19927284A1 (de) 2001-02-08
DE19927284C2 true DE19927284C2 (de) 2002-01-10

Family

ID=7911314

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19927284A Expired - Fee Related DE19927284C2 (de) 1999-06-15 1999-06-15 Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in einer mikroelektronischen Struktur

Country Status (1)

Country Link
DE (1) DE19927284C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10151628A1 (de) * 2001-10-19 2003-05-15 Promos Technologies Inc Ein Verfahren zur Verbesserung der Oberflächengleichförmigkeit einer antireflektierenden Beschichtung, die zur Erzeugung von Kontaktanschlüssen verwendet wird
DE102007028155B3 (de) * 2007-05-07 2008-10-23 Qimonda Ag Verfahren zum Ausbilden von Durchgangsöffnungen für Kontakte einer integrierten Schaltungsvorrichtung oder für Elektroden einer Speichervorrichtung und integrierte Schaltungsvorrichtung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008016424B4 (de) * 2008-03-31 2011-06-01 Amd Fab 36 Limited Liability Company & Co. Kg Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63271958A (ja) * 1987-04-28 1988-11-09 Matsushita Electric Ind Co Ltd 多層配線形成方法
US5461004A (en) * 1992-12-30 1995-10-24 Hyundai Electronics Industries Co., Ltd. Method for fabricating connection device with reduced area of highly integrated semiconductor device
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
US5702982A (en) * 1996-03-28 1997-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits
US5705430A (en) * 1995-06-07 1998-01-06 Advanced Micro Devices, Inc. Dual damascene with a sacrificial via fill
US5767018A (en) * 1995-11-08 1998-06-16 Advanced Micro Devices, Inc. Method of etching a polysilicon pattern
US5801094A (en) * 1997-02-28 1998-09-01 United Microelectronics Corporation Dual damascene process
EP0908945A2 (de) * 1997-09-29 1999-04-14 Siemens Aktiengesellschaft Doppel Damaszene mit selbstjustierten Durchkontaktierungen
GB2336243A (en) * 1998-04-07 1999-10-13 Nec Corp Via hole formation
US6004883A (en) * 1998-10-23 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene patterned conductor layer formation method without etch stop layer

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63271958A (ja) * 1987-04-28 1988-11-09 Matsushita Electric Ind Co Ltd 多層配線形成方法
US5461004A (en) * 1992-12-30 1995-10-24 Hyundai Electronics Industries Co., Ltd. Method for fabricating connection device with reduced area of highly integrated semiconductor device
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
US5705430A (en) * 1995-06-07 1998-01-06 Advanced Micro Devices, Inc. Dual damascene with a sacrificial via fill
US5767018A (en) * 1995-11-08 1998-06-16 Advanced Micro Devices, Inc. Method of etching a polysilicon pattern
US5702982A (en) * 1996-03-28 1997-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits
US5801094A (en) * 1997-02-28 1998-09-01 United Microelectronics Corporation Dual damascene process
EP0908945A2 (de) * 1997-09-29 1999-04-14 Siemens Aktiengesellschaft Doppel Damaszene mit selbstjustierten Durchkontaktierungen
GB2336243A (en) * 1998-04-07 1999-10-13 Nec Corp Via hole formation
US6004883A (en) * 1998-10-23 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene patterned conductor layer formation method without etch stop layer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP S63271958 A, In: Pat. Abstr. of Japan, Sect. E,Vol. 13 (1989), Nr. 97 (E-723) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10151628A1 (de) * 2001-10-19 2003-05-15 Promos Technologies Inc Ein Verfahren zur Verbesserung der Oberflächengleichförmigkeit einer antireflektierenden Beschichtung, die zur Erzeugung von Kontaktanschlüssen verwendet wird
DE10151628C2 (de) * 2001-10-19 2003-10-16 Promos Technologies Inc Ein Verfahren zur Verbesserung der Oberflächengleichförmigkeit einer antireflektierenden Beschichtung, die zur Erzeugung von Kontaktanschlüssen verwendet wird
DE102007028155B3 (de) * 2007-05-07 2008-10-23 Qimonda Ag Verfahren zum Ausbilden von Durchgangsöffnungen für Kontakte einer integrierten Schaltungsvorrichtung oder für Elektroden einer Speichervorrichtung und integrierte Schaltungsvorrichtung
US8158485B2 (en) 2007-05-07 2012-04-17 Qimonda Ag Integrated circuit device having openings in a layered structure

Also Published As

Publication number Publication date
DE19927284A1 (de) 2001-02-08

Similar Documents

Publication Publication Date Title
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
EP1454344B1 (de) Verfahren zur herstellung eines integrierten halbleiterproduktes mit metall-isolator-metall-kondensator
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE19826031C2 (de) Verfahren zum Ausbilden von Kontaktelementen eines Halbleiterbauteils
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE102004042169B4 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
DE4434230A1 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE10054109C2 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE10104204A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE102005046976B4 (de) Verfahren zur Herstellung einer Wolframverbindungsstruktur mit verbesserter Seitenwandbedeckung der Barrierenschicht
EP0373258B1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
DE4139462A1 (de) Verfahren zur verbindung von schichten in einer halbleitervorrichtung
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE102008026211B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Metallleitungen mit einer selektiv gebildeten dielektrischen Deckschicht
DE19927284C2 (de) Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in einer mikroelektronischen Struktur
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE19920970C2 (de) Verfahren zum Ausbilden von Kontaktstrecken und gleichzeitigen Planarisieren einer Substratoberfläche in integrierten Schaltungen
DE102006015096B4 (de) Verfahren zur Verringerung der durch Polieren hervorgerufenen Schäden in einer Kontaktstruktur durch Bilden einer Deckschicht
DE10239218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau
DE10140468A1 (de) Verfahren zur Erzeugung von Kontaktlöchern auf einer Metallisierungsstruktur
DE102007052049A1 (de) Halbleiterbauelement und Verfahren zum Strukturieren von vertikalen Kontakten und Metallleitungen in einem gemeinsamen Ätzprozess
DE19622415A1 (de) CMOS-Halbleiterstruktur und Verfahren zur Herstellung derselben
DE10032795C2 (de) Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee