DE102013218238B4 - Verfahren zur herstellung eines steuerbaren halbleiterbauelements - Google Patents

Verfahren zur herstellung eines steuerbaren halbleiterbauelements Download PDF

Info

Publication number
DE102013218238B4
DE102013218238B4 DE102013218238.4A DE102013218238A DE102013218238B4 DE 102013218238 B4 DE102013218238 B4 DE 102013218238B4 DE 102013218238 A DE102013218238 A DE 102013218238A DE 102013218238 B4 DE102013218238 B4 DE 102013218238B4
Authority
DE
Germany
Prior art keywords
trench
semiconductor body
oxide layer
zone
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013218238.4A
Other languages
English (en)
Other versions
DE102013218238A1 (de
Inventor
Andreas Meiser
Markus Zundel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013218238A1 publication Critical patent/DE102013218238A1/de
Application granted granted Critical
Publication of DE102013218238B4 publication Critical patent/DE102013218238B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung eines steuerbaren Halbleiterbauelements, wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen eines Halbleiterkörpers (1) mit einer Oberseite (18) und einer Unterseite (19); Erzeugen eines ersten Grabens (21), der sich von der Oberseite (18) in den Halbleiterkörper (1) erstreckt, und eines zweiten Grabens (22, 23), der sich von der Oberseite (18) in den Halbleiterkörper (1) erstreckt, simultan in einem gemeinsamen Ätzprozess, wobei der erste Graben (21) eine erste Breite (w21) und eine erste Tiefe (d21) aufweist, und der zweite Graben (22, 23) eine zweite Breite (w22, w23), die größer ist, als die erste Breite (w21), und eine zweite Tiefe (d22, d23), die größer ist als die erste Tiefe (d21); Erzeugen einer Oxidschicht (3) in dem ersten Graben (21) und in dem zweiten Graben (22, 23) derart, dass die Oxidschicht (3) den ersten Graben (21) füllt und eine Oberfläche des zweiten Grabens (22, 23) elektrisch isoliert, simultan in einem gemeinsamen Prozessschritt; Entfernen der Oxidschicht (3) teilweise oder vollständig aus dem ersten Graben (21) derart, dass der Halbleiterkörper (1) einen frei liegenden ersten Oberflächenabschnitt (10) aufweist, der sich in dem ersten Graben (21) befindet.

Description

  • Ausgestaltungen der vorliegenden Erfindung betreffen ein Verfahren zur Herstellung eines steuerbaren Halbleiterbauelements.
  • Steuerbare Halbleiterbauelemente wie beispielsweise MOSFETs (Metalloxid-Halbleiterfeldeffekttransistoren), IGBTs (insulated-gate bipolar transistors), JFETs (junction field-effect transistors) etc. werden weithin als elektronische Schalter zum Schalten elektrischer Lasten verwendet, oder als elektronische Schalter bei allen Arten von Schaltwandlern. Viele steuerbare Halbleiterbauelemente, zum Beispiel das aus US 8 120 100 B2 bekannte, enthalten einen Halbleiterkörper mit einer Drainzone, einer Driftzone, die an die Drainzone angrenzt, und einer Sourcezone, von denen jede einen ersten Leitungstyp aufweist, und eine Bodyzone, die zwischen der Driftzone und der Sourcezone angeordnet ist und die einen zum ersten Leitungstyp komplementären zweiten Leitungstyp besitzt. Eine Gateelektrode dient dazu, in der Bodyzone zwischen der Sourcezone und der Driftzone einen leitenden Kanal zu steuern. Die Sourcezone ist elektrisch an eine Sourceelektrode angeschlossen, die ebenfalls an die Bodyzone angeschlossen ist, und die Drainzone ist elektrisch an eine Drainelektrode angeschlossen.
  • Zur Realisierung der elektrischen Verbindung zwischen der Sourcezone und der Sourceelektrode besitzt die Sourceelektrode bei vielen steuerbaren Halbleiterbauelementen, zum Beispiel das aus US 8 120 100 B2 bekannte, einen Vorsprung, der sich in einen Graben des Halbleiterkörpers erstreckt, wo er die Sourcezone kontaktiert. Bei anderen steuerbaren Halbleiterbauelementen ist polykristallines Silizium in einem Graben des Halbleiterkörpers angeordnet und kontaktiert elektrisch sowohl die Sourcezone als auch die Sourceelektrode. In beiden Fällen ist der betreffende Graben häufig als „Kontaktgraben” (”contact trench”) bezeichnet. Bei herkömmlichen Verfahren zur Herstellung eines derartigen steuerbaren Halbleiterbauelements wird der Kontaktgraben vorübergehend mit einer schützenden Lackschicht oder mit polykristallinem Silizium versiegelt, um die Herstellung anderer Elemente des herzustellenden Halbleiterbauelements zu erzeugen, ohne dabei die Sourcezone oder den Kontaktgraben nachteilig zu beeinträchtigen. Allerdings erfordern die erwähnten Versiegelungstechniken eine Anzahl von Prozessschritten, die auf der einen Seite die Herstellungskosten in die Höhe treiben, und die auf der anderen Seite einer Verringerung der Strukturgröße wie beispielsweise des Wiederholabstandes (”cell pitch”) einer Zellstruktur des Transistors etc. entgegenwirken.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein kostengünstiges Verfahren zur Herstellung eines steuerbaren Halbleiterbauelements mit einem Kontaktgraben bereitzustellen, das keine Lackschicht oder keine polykristalline Siliziumschicht zur vorübergehenden Versiegelung des Kontaktgrabens erfordert. Diese Aufgabe wird durch ein Verfahren zur Herstellung eines steuerbaren Halbleiterbauelements gemäß Patentanspruch 1 bzw. durch ein Verfahren zur Herstellung eines steuerbaren Halbleiterbauelements gemäß Patentanspruch 15 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Ein Aspekt betrifft ein Verfahren zur Herstellung eines steuerbaren Halbleiterbauelements. Bei diesem Verfahren wird ein Halbleiterkörper mit einer Oberseite und einer Unterseite bereitgestellt. Danach werden in einem gemeinsamen Ätzprozess simultan ein erster Graben, der sich von der Oberseite in den Halbleiterkörper erstreckt, und ein zweiter Graben, der sich von der Oberseite in den Halbleiterkörper erstreckt, erzeugt. Der erste Graben besitzt eine erste Breite und eine erste Tiefe, und der zweite Graben besitzt eine zweite Breite, die größer ist als die erste Breite, und eine zweite Tiefe, die größer ist als die erste Tiefe. Während eines gemeinsamen Prozesses wird eine Oxidschicht in dem ersten Graben und in dem zweiten Graben derart erzeugt, dass die Oxidschicht den ersten Graben füllt und eine Oberfläche des zweiten Grabens elektrisch isoliert. Durch das Auffüllen des ersten Grabens versiegelt die Oxidschicht den ersten Graben und schützt diesen, so dass weitere Verfahrensschritte ausgeführt werden können, ohne den ersten Graben oder diejenigen Regionen des Halbleiterkörpers, die an den ersten Graben angrenzen, nachteilig zu beeinträchtigen. Optional kann das Verhältnis zwischen der zweiten Tiefe und der ersten Tiefe größer sein als 1,5.
  • Ein weiterer Aspekt betrifft ebenfalls ein Verfahren zur Herstellung eines steuerbaren Halbleiterbauelements. Hierzu wird ein Halbleiterkörper bereitgestellt, der eine Oberseite und eine Unterseite aufweist. Während eines gemeinsamen Ätzprozesses werden simultan ein erster Graben, der sich von der Oberseite in den Halbleiterkörper erstreckt, ein zweiter Graben, der sich von der Oberseite in den Halbleiterkörper erstreckt, und ein dritter Graben, der sich von der Oberseite in den Halbleiterkörper erstreckt, erzeugt. Der erste Graben besitzt eine erste Breite und eine erste Tiefe, der zweite Graben eine zweite Breite und eine zweite Tiefe, und der dritte Graben eine dritte Breite und eine dritte Tiefe. Sowohl die erste Breite als auch die zweite Breite sind kleiner als die dritte Breite, und die erste Tiefe ist kleiner als die zweite Tiefe und/oder die dritte Tiefe. Optional kann die zweite Tiefe größer sein als die erste Tiefe und kleiner als die dritte Tiefe. Ebenfalls optional das Verhältnis zwischen der zweiten Tiefe und der ersten Tiefe optionale größer sein als 1,5. Ebenfalls optional kann das Verhältnis zwischen der dritten Tiefe und der ersten Tiefe größer sein als 1,5, und/oder das Verhältnis zwischen der dritten Tiefe und der erste Tiefe kann größer sein als 1,5.
  • Dann wird in einem gemeinsamen Oxidschichtprozess in dem ersten Graben, in dem zweiten Graben und in dem dritten Graben eine Oxidschicht derart gebildet, dass die Oxidschicht den ersten Graben und den zweiten Graben füllt, und eine Oberfläche des dritten Grabens elektrisch isoliert. Nachfolgend wird die Oxidschicht vollständig oder wenigstens teilweise aus dem ersten Graben entfernt, so dass der Halbleiterkörper einen ersten Oberflächenabschnitt aufweist, der in dem ersten Graben angeordnet ist.
  • Ein Vorteil der vorangehend beschriebenen Verfahren besteht darin, dass ein Herstellungsprozess einer Oxidschicht, der in dem Herstellungsverfahren zur Herstellung des steuerbaren Halbeleiterbauelements ohnehin erforderlich ist, auch dazu verwendet wird, wenigstens den ersten Graben zu versiegeln. Das bedeutet, dass ein separater Verfahrensschritt zur Versiegelung des ersten Grabens nicht erforderlich ist.
  • Nach der Fertigstellung der weiteren Prozessschritte wird bei beiden Verfahren die erste Oxidschicht aus dem ersten Graben vollständig oder wenigstens teilweise entfernt, so dass der Halbleiterkörper einen frei liegenden ersten Oberflächenabschnitt aufweist, der in dem ersten Graben angeordnet ist. Optional kann auf der Oberseite eine erste Elektrode gebildet werden. Dabei kann auch ein elektrischer Kontakt zwischen der ersten Elektrode und dem frei liegenden ersten Oberflächenabschnitt gebildet werden.
  • Nachfolgend wir die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren erläutert. Die Figuren dienen dazu, das Grundprinzip der Erfindung zu veranschaulichen, so dass nur die zum Verständnis des Grundprinzips der Erfindung erforderlichen Aspekte dargestellt sind. Die Figuren sind nicht maßstäblich. In den Figuren bezeichnen gleiche Bezugszeichen gleiche Merkmale.
  • Die 1 bis 14 veranschaulichen verschiedene Schritte während der Herstellung eines steuerbaren Halbleiterbauelements.
  • Die 15 bis 22 veranschaulichen verschiedene Schritte während der Herstellung eines weiteren steuerbaren Halbleiterbauelements.
  • 1 zeigt schematisch eine vertikale Schnittansicht eines Halbleiterkörpers 1 mit einer Oberseite 18 und einer der Oberseite 18 entgegengesetzten Unterseite 19. Die Schnittebene verläuft senkrecht zur Oberseite 18 und zur Unterseite 19. Der Halbleiterkörper 1 kann ein herkömmliches Halbleitermaterial aufweisen, beispielsweise Silizium (Si), Siliziumkarbid (SiC), Galliumarsenid (GaAs) oder jedes andere Halbleitermaterial.
  • Der Halbleiterkörper 1 kann eine n-dotierte erste Halbleiterzone 11, eine n-dotierte zweite Halbleiterzone 12, eine p-dotierte dritte Halbleiterzone 13 und eine n-dotierte vierte Halbleiterzone 14 aufweisen, die ausgehend von der Unterseite 19 aufeinander folgend angeordnet sind. Allerdings kann der Halbleiterkörper 1 bei anderen Ausgestaltungen eine andere Struktur aufweisen.
  • Zur Herstellung von Gräben in dem Halbleiterkörper 1 wird eine Maskenschicht 61 auf die Oberseite 18 aufgebracht, und eine Photoresistschicht 62 wird auf die Maskenschicht 61 aufgebracht. Danach wird die Maskenschicht 61 mit herkömmlichen Techniken photolithographisch derart strukturiert, dass sie Öffnungen aufweist. Dabei wird die Photoresistschicht 62 in dem photolithographischen Prozess verwendet. In einem nachfolgenden Ätzschritt werden ein oder mehrere erste Gräben 21 und ein oder mehrere zweite Gräben 22 unterhalb der Öffnungen der Maskenschicht 61 geätzt.
  • 2 veranschaulicht den Ätzschritt. Wie durch eine Anzahl von parallelen Pfeilen angedeutet ist, kann es sich bei dem verwendeten Ätzverfahren um ein anisotropes Ätzverfahren handeln, beispielsweise um RIE (reactive ion etching). Die resultierende Tiefe der ersten und zweiten Gräben 21, 22 hängt von der Breite der betreffenden Öffnungen der Maske 61 ab. Genauer gesagt, erhöht sich die Tiefe eines geätzten Grabens mit der Breite der betreffenden Öffnung.
  • 3 veranschaulicht die Anordnung nach Abschluss des Grabenätzprozesses. Dann können, wie weiterhin in 4 gezeigt ist, die Maskenschicht 61 und die Photoresistschicht 62 optional teilweise oder vollständig von dem Halbleiterkörper 1 entfernt werden. Bei anderen Ausgestaltungen können die Maskenschicht 61 und/oder die Photoresistschicht 62 vollständig oder teilweise auf dem Halbleiterkörper 1 verbleiben. Wie ebenso in 4 gezeigt ist, besitzt jeder erste Graben 21 bezüglich der Oberseite 18 des Halbleiterkörpers 1 eine erste Tiefe d21, und jeder zweite Graben 22 besitzt bezüglich der Oberseite 18 eine zweite Tiefe d22, die größer ist als die erste Tiefe d21. Optional kann das Verhältnis d22 ÷ d21 zwischen der zweiten Tiefe d22 und der ersten Tiefe d21 größer sein als 1,5.
  • Die fertig gestellten ersten Gräben 21 erstrecken sich von der Oberseite 18 in den Halbleiterkörper 1 und sie besitzen jeweils eine erste Breite w21. Entsprechend erstrecken sich die zweiten Gräben 22 von der Oberseite 18 in den Halbleiterkörper 1, und sie besitzen jeweils eine zweite Breite w22, wobei die erste Breite w21 kleiner ist als die zweite Breite w22.
  • In einem nachfolgenden, in 5 dargestellten Oxidherstellungsprozess wird auf der Oberseite 18 eine Oxidschicht 3 derart gebildet, dass die Oxidschicht 3 in den ersten Gräben 21 und in den zweiten Gräben 22 angeordnet ist. Dabei füllt die Oxidschicht 3 die ersten Gräben 21, und sie isoliert eine Oberfläche der zweiten Gräben 22 elektrisch.
  • Prinzipiell kann zur Herstellung der Oxidschicht 3 jedes beliebige bekannte Herstellungsverfahren verwendet werden. Beispielsweise kann die Oxidschicht 3 durch Abscheiden eines Oxids auf dem Halbleiterkörper 1 erfolgen, z. B. mittels eines TEOS (Tetraethyl-Orthosilikat) Verfahrens, bei dem Siliziumdioxid abgeschieden wird. Eine weitere Möglichkeit zur Herstellung der Oxidschicht 3 besteht darin, eine Oberflächenschicht des Halbleiterkörpers 1 zu oxidieren. Im Fall eines Silizium-Halbleiterkörpers 1 ist das Ergebnis eine Oxidschicht 3, die im Wesentlichen aus Siliziumdioxid besteht.
  • Durch das Füllen des ersten Grabens 21 versiegelt die Oxidschicht 3 die ersten Gräben 21 und schützt diese, so dass einer oder mehrere nachfolgende Verfahrensschritte ausgeführt werden können, ohne die ersten Gräben 21 oder diejenigen Regionen des Halbleiterkörpers 1, die an die ersten Gräben 21 angrenzen, nachteilig zu beeinträchtigen. Bei dem vorliegenden Ausführungsbeispiel umfassen die weiteren Verfahrensschritte – lediglich beispielhaft – die Herstellung einer Gateelektrode 42 in jeweils einem oder mehreren der zweiten Gräben 22. Optional kann bei einem oder mehreren zweiten Gräben 22 vor der Herstellung der Gateelektroden 42 jeweils eine Feldelektrode 41 erzeugt und mit einer dielektrischen Schicht 51 versiegelt werden. Die dielektrische Schicht 51 dient dazu, die herzustellende Gateelektrode 42 gegenüber der Feldelektrode 41, die in demselben zweiten Graben 22 angeordnet ist wie die betreffende Gateelektrode 42, elektrisch zu isolieren. Bei anderen Ausgestaltungen können die Feldelektrode 41 und die Gateelektrode 42, die in demselben zweiten Graben 22 angeordnet sind, elektrisch leitend miteinander verbunden sein.
  • Nach der Herstellung der Gateelektroden 42 kann die Anordnung optional an der Oberseite 18 geschliffen und/oder chemisch-mechanisch poliert (CMP) werden, um überschüssige Teile des Füllmaterials und/oder der Oxidschicht 3 zu entfernen. Die resultierende Struktur ist in 6 dargestellt.
  • Nachfolgend wird eine Maskenschicht 63 auf die Oberseite 18 aufgebracht, und eine Photoresistschicht 64 wird auf die Maskenschicht 63 aufgebracht, was in 7 gezeigt ist. Dann wird, wie weiterhin in 8 veranschaulicht ist, die Maskenschicht 63 mit herkömmlichen Techniken photolithographisch strukturiert, so dass die Maskenschicht 63 oberhalb eines jeden ersten Grabens 21 eine Öffnung 65 aufweist. In einem nachfolgenden Ätzschritt wird die Oxidschicht 3 vollständig oder wenigstens teilweise von dem ersten Graben 21 entfernt, so dass der Halbleiterkörper 1 in dem ersten Graben 21, wie im Ergebnis in 9, die die resultierende Struktur nach Abschluss des Ätzprozesses zeigt, einen frei liegenden ersten Oberflächenabschnitt 10 aufweist. Der erste Oberflächenabschnitt 10 ermöglicht eine elektrische Kontaktierung des Halbleiterkörpers 1 in dem ersten Graben 21. Bei dem Ätzschritt wird die strukturierte Maskenschicht 63 als Ätzmaske verwendet. Zum Ätzen können isotrope Ätztechniken (z. B. Nass-Ätzen) und/oder anisotrope Ätztechniken verwendet werden. Das Ätzen kann bezüglich des Halbleiterkörpers 1 selektiv erfolgen, um eine Entfernung des Materials des Halbleiterkörpers 1 im Wesentlichen zu vermeiden.
  • Danach kann in dem Halbleiterkörper 1 optional angrenzend an die Oberfläche des ersten Grabens 21 eine p-dotierte Kontaktdotierungszone 15 des Halbleiterkörpers 1 erzeugt werden. Das bedeutet, die p-dotierte Kontaktdotierungszone 15 erstreckt sich bis zur Oberfläche des ersten Grabens 21 und sie besitzt eine Dotierungskonzentration, die höher ist, als eine Dotierungskonzentration der p-dotierten dritten Halbleiterzone 13. 10 veranschaulicht die Anordnung mit der fertig gestellten, p-dotierten Kontaktdotierungszone 15.
  • Danach können optional die Maskenschicht 63 und/oder die Photoresistschicht 64 teilweise oder vollständig von der Oberseite 18 entfernt werden. Allerdings können die Maskenschicht 63 und/oder die Photoresistschicht 64 bei anderen Ausgestaltungen auf der Oberseite 18 verbleiben.
  • Danach wird, wie in 11 gezeigt ist, ein elektrisch leitendes Material 43 auf der Oberseite 18 und damit auch in dem ersten Graben 21 abgeschieden, so dass es den frei liegenden ersten Oberflächenabschnitt 10 mechanisch und elektrisch kontaktiert. Sofern vorangehend eine p-dotierte Kontaktdotierungszone 15 hergestellt wurde, kontaktiert das elektrisch leitende Material 43 auch die p-dotierte Kontaktdotierungszone 15. Das elektrisch leitende Material 43 kann polykristallines Halbleitermaterial (z. B. polykristallines Silizium) und/oder ein Metall (z. B. Aluminium, Kupfer, Titan, Wolfram) aufweisen oder daraus bestehen.
  • Wie weiterhin bezugnehmend auf 12 erläutert wird, können diejenigen Teile des elektrisch leitenden Materials 43, die sich oberhalb der Maskenschicht 63 befinden, teilweise oder vollständig entfernt werden, beispielsweise durch Schleifen und/oder chemisch-mechanisches Polieren (CMP). Dabei können auch die Maskenschicht 63 und/oder die Photoresistschicht 64 teilweise oder vollständig entfernt werden.
  • Dann wird, wie in 13 gezeigt ist, eine dielektrische Schicht 52 auf der Oberseite 18 abgeschieden und nachfolgend mit einer Öffnung 53 versehen. Die Öffnung 53 ist oberhalb des elektrisch leitenden Materials 43 angeordnet, so dass das elektrisch leitende Material 43 innerhalb der Öffnung 53 frei liegt. Ein elektrisch leitendes Material 71 wird danach auf der Oberseite 18 abgeschieden, so dass es auch in die Öffnung 53 eindringt, wo es das elektrisch leitende Material 43 kontaktiert. Das elektrisch leitende Material 71 kann beispielsweise ein Metall (z. B. Aluminium, Kupfer, Titan, Wolfram) sein, oder ein dotiertes oder undotiertes polykristallines Halbleitermaterial (z. B. polykristallines Silizium). Bei der vorliegenden Ausgestaltung bildet das elektrisch leitende Material 71 eine Sourcekontaktelektrode S mit einem Vorsprung 70, der in der Öffnung 53 angeordnet ist, wo er das elektrisch leitende Material 43 kontaktiert, so dass er elektrisch an den ersten Oberflächenabschnitt 10, an die dritte Halbleiterzone 13 und, sofern vorhanden, an die Kontaktdotierungszone 15 angeschlossen ist. Das Verfahren ist unempfindlich gegenüber einer Dejustage d53 zwischen der Öffnung 53 und der Position des ersten Grabens 21, d. h. es kommt in jedem Fall zu einer elektrisch leitenden Verbindung zwischen dem elektrisch leitenden Material 71 und dem in dem ersten Graben 21 befindlichen, elektrisch leitenden Material 43.
  • Vor, zusammen mit oder nach dem Abscheiden des elektrisch leitenden Materials 71 kann ein elektrisch leitendes Material 72 auf die Unterseite 19 aufgebracht werden und die erste Halbleiterzone 11 mechanisch und elektrisch kontaktieren. Die elektrisch leitenden Materialien 71 und 72 können identisch sein. Bei der vorliegenden Ausgestaltung bildet das elektrisch leitende Material 72 eine Drainkontaktelektrode D.
  • Wie anhand des beschriebenen Ausführungsbeispiels gezeigt ist, kann es sich bei der n-dotierten ersten Halbleiterzone 11 um eine Drainzone, bei der n-dotierten zweiten Halbleiterzone 12 um eine Driftzone, bei der p-dotierten dritten Halbleiterzone 13 um eine Bodyzone, bei der n-dotierten vierten Halbleiterzone 14 um eine Sourcezone und bei der p-dotierten Halbleiterzone 15 um eine Bodykontaktzone handeln.
  • Ein weiteres Ausführungsbeispiel eines Verfahrens zur Herstellung eines steuerbaren Halbleiterbauelements wird nun unter Bezugnahme auf die 15 bis 22 erläutert. Das fertig gestellte Bauelement ist in 22 gezeigt. Das Bauelement unterscheidet sich von dem unter Bezugnahme auf die 1 bis 14 beschriebenen Bauelement dadurch, dass die Gateelektrode 42 elektrisch an eine Gatekontaktelektrode G angeschlossen ist, die auf der Unterseite 19 des Halbleiterkörpers 1 angeordnet ist. Hierzu erstreckt sich eine elektrisch leitende Durchkontaktierung 46, z. B. eine Durchkontaktierung aus oder mit Halbleitermaterial, vollständig durch den Halbleiterkörper 1 zwischen dessen Oberseite 18 und dessen Unterseite 19. An der Unterseite 19 kontaktiert die Durchkontaktierung 46 die Gatekontaktelektrode G elektrisch. Zusätzlich verbindet eine elektrisch leitende Leiterbahn 45, die auf der Oberseite 18 angeordnet ist, die Gateelektrode 42 und die Durchkontaktierung 46 elektrisch. Daher ist die Gateelektrode 42 über die elektrisch leitende Leiterbahn 45 und die Durchkontaktierung 46 elektrisch an die Gatekontaktelektrode G angeschlossen.
  • Zur Herstellung eines derartigen Halbleiterbauelements, bei dem die Drainkontaktelektrode D aus dem elektrisch leitenden Material 72 auf der Unterseite 19 angeordnet ist, wird ein Halbleiterkörper 1 bereitgestellt, wie er unter Bezugnahme auf 1 gezeigt und beschrieben wurde. Dann werden eine Maskenschicht 61 auf die Oberseite 18 und eine Photoresistschicht 62 auf die Maskenschicht 61 aufgebracht, wie dies unter Bezugnahme auf 2 erläutert wurde. Danach wird die Maskenschicht 61 mit herkömmlichen Methoden photolithographisch strukturiert, so dass sie Öffnungen aufweist. Dabei wird die Photoresistschicht 62 in dem Photolithographie-Prozess verwendet. Bei einem nachfolgenden Ätzschritt werden ein oder mehrere erste Gräben 21, ein oder mehrere zweite Gräben 22 und ein oder mehrere dritte Gräben 23 unterhalb der Öffnungen der Maskenschicht 61 geätzt. 15 veranschaulicht den Ätzschritt. Wie durch eine Anzahl paralleler Pfeile angedeutet ist, kann es sich bei dem Ätzverfahren um ein anisotropes Ätzverfahren, beispielsweise RIE (Reactive Ion Etching), handeln.
  • 16 veranschaulicht die Anordnung nach dem Grabenätzprozess und nach dem optionalen Entfernen der Photoresistschicht 62 und der Maskenschicht 61. Alternativ können die Maskenschicht 61 und/oder die Photoresistschicht 62 auf dem Halbleiterkörper 1 verbleiben, oder aber vollständig oder nur teilweise von dem Halbleiterkörper 1 entfernt werden.
  • Die fertig gestellten ersten Gräben 21 erstrecken sich von der Oberseite 18 in den Halbleiterkörper 1 und sie weisen erste Breiten w21 auf, sowie bezüglich der Oberseite 18 erste Tiefen d21. Die fertig gestellten zweiten Gräben 22 erstrecken sich von der Oberseite 18 in den Halbleiterkörper 1 und sie weisen zweite Breiten w22 auf, sowie bezüglich der Oberseite 18 zweite Tiefen d22, und die fertig gestellten dritten Gräben 23 erstrecken sich von der Oberseite 18 in den Halbleiterkörper 1 und sie weisen dritte Breiten w23 auf, sowie, bezüglich der Oberseite 18, dritte Tiefen d23. Dabei ist die erste Breite w21 kleiner als die dritte Breite w23. Optional kann die zweite Breite w22 größer sein als die erste Breite w21, und kleiner als die dritte Breite w23. Weiterhin ist die erste Tiefe d21 kleiner als die dritte Tiefe d23. Optional kann die zweite Tiefe d22 größer sein als die erste Tiefe d21 und kleiner als die dritte Tiefe d23. Ebenfalls optional kann das Verhältnis d22 ÷ d21 zwischen der zweiten Tiefe d22 und der ersten Tiefe d21 größer sein als 1,5. Ebenfalls optional kann das Verhältnis d23 ÷ d21 zwischen der dritten Tiefe d23 und der ersten Tiefe d21 größer sein als 1,5.
  • Bei einem nachfolgenden, in 17 veranschaulichten Oxidherstellungsprozess wird eine Oxidschicht 3 auf der Oberseite 18 derart erzeugt, dass die Oxidschicht 3 in den ersten Gräben 21, in den zweiten Gräben 22 und in den dritten Gräben 23 angeordnet ist. Dabei füllt die Oxidschicht 3 die ersten Gräben 21 und sie isoliert eine Oberfläche der dritten Gräben 23 elektrisch. Dabei kann die Oxidschicht 3 die zweiten Gräben 22 – wie in 17 gezeigt ist – entweder füllen, oder sie kann lediglich die Oberfläche der zweiten Gräben 22 auf dieselbe Weise elektrisch isolieren, wie dies vorangehend unter Bezugnahme auf die in 5 gezeigten zweiten Gräben 22 erläutert wurde.
  • Prinzipiell kann jede beliebige bekannte Methode zur Herstellung der Oxidschicht 3 verwendet werden. Beispielsweise kann die Oxidschicht 3 durch Abscheiden eines Oxids auf dem Halbleiterkörper 1, z. B. mittels eines TEOS (Tetraethyl-Orthosilikat) Verfahrens erzeugt werden, bei dem Siliziumdioxid abgeschieden wird. Eine weitere Möglichkeit zur Herstellung der Oxidschicht 3 besteht darin, eine Oberflächenschicht des Halbleiterkörpers 1 zu oxidieren. Im Fall eines Silizium-Halbleiterkörpers 1 besteht die resultierende Oxidschicht 3 im Wesentlichen aus Siliziumdioxid.
  • Durch das Füllen der ersten Gräben 21 und, optional, der zweiten Gräben 22, versiegelt und schützt die Oxidschicht 3 die ersten Gräben 21, und, sofern auch die zweiten Gräben 22 mit der Oxidschicht 3 gefüllt wurden, auch die zweiten Gräben 22, so dass ein oder mehrere weitere Verfahrensschritte vorgenommen werden können, ohne die ersten Gräben 21 oder Regionen des Halbleiterkörpers 1, die an die ersten Gräben 21 angrenzen, nachteilig zu beeinträchtigen, und, sofern die zweiten Gräben 22 ebenfalls mit der Oxidschicht 3 gefüllt wurden, ohne die zweiten Gräben 22 oder die Regionen des Halbleiterkörpers 1, die an die zweiten Gräben 22 angrenzen, nachteilig zu beeinträchtigen.
  • Wie bei der vorliegenden Ausgestaltung beispielhaft veranschaulicht wird, können die weiteren Prozessschritte das Auffüllen der dritten Gräben 23 mit einem elektrisch leitenden Material 44, beispielsweise einem dotierten oder undotierten Halbleitermaterial (z. B. polykristallinem Silizium) und/oder einem Metall (z. B. Aluminium, Kupfer, Titan, Wolfram) enthalten. Die resultierende Struktur ist in 18 dargestellt. Bei alternativen Ausgestaltungen, bei denen die zweiten Gräben 22 nicht vollständig mit der Oxidschicht 3 gefüllt sind, kann das elektrisch leitende Material 44 auch in die zweiten Gräben 22 gefüllt werden, beispielsweise zur Herstellung gemeinsamer Gate- und Source-Elektroden in den zweiten Gräben 22. Allerdings bleiben bei dem gezeigten Ausführungsbeispiel die ersten und zweiten Gräben 21 bzw. 22 mit der Oxidschicht 3 gefüllt und durch diese geschützt.
  • Nachfolgend kann die Oxidschicht 3 teilweise von einem jeden des einen oder der mehreren zweiten Gräben 22 entfernt werden, um die Herstellung von Gateelektroden 42 in den zweiten Gräben 22 zu ermöglichen. Optional können vor der Herstellung der Gateelektroden 42 in jedem der zweiten Gräben 22 eine Feldelektrode 41 und die optionale dielektrische Schicht 51, die die herzustellende Gateelektrode 42 gegenüber der in demselben zweiten Graben 22 angeordneten Feldelektrode 41 elektrisch isoliert, erzeugt werden.
  • Ebenfalls nach dem Füllen der dritten Gräben 23 mit dem elektrischen Material 44 kann die Oxidschicht 3 von einem jeden der einen oder mehreren ersten Gräben 21 entfernt werden, und ein elektrisch leitendes Material 43 kann in den ersten Gräben 21 abgeschieden werden. Dabei kontaktiert das elektrisch leitende Material 43 die frei liegenden ersten Oberflächenabschnitte 10 in den ersten Gräben 21, wie dies vorangehend unter Bezugnahme auf die 9 bis 11 bereits beschrieben wurde. Das Entfernen der Oxidschicht 3 aus den ersten Gräben 21 kann unter Verwendung einer photolithographischen Maskenschicht 63 erfolgen, die oberhalb eines jeden der ersten Gräben 21 mit Öffnungen 65 versehen ist, wie dies bereits unter Bezugnahme auf die 7 bis 9 beschrieben wurde.
  • Vorausgesetzt, dass zuvor p-dotierte Kontaktdotierungszonen 15 erzeugt wurden, kontaktiert das elektrisch leitende Material 43 auch die p-dotierten Kontaktdotierungszonen 15 in den ersten Gräben 21. Das elektrisch leitende Material 43 kann polykristallines Halbleitermaterial (z. B. polykristallines Silizium) und/oder ein Metall (z. B. Aluminium, Kupfer, Titan, Wolfram) aufweisen oder daraus bestehen. Die resultierende Struktur ist in 19 gezeigt.
  • Nachfolgend wird eine dielektrische Schicht 52 auf die Oberseite 18 aufgebracht und oberhalb der zweiten Gräben 22 sowie oberhalb wenigstens eines dritten Grabens 23 mit Öffnungen versehen, so dass die Gateelektroden 42 und das elektrisch leitende Material 44 in wenigstens einem der dritten Gräben 23 frei liegen. Dann wird eine elektrisch leitende Leiterbahn 45, die die frei liegenden Gateelektroden 42 und das frei liegende elektrisch leitende Material 44 elektrisch miteinander verbindet, erzeugt. Die elektrisch leitende Leiterbahn 45 kann aus dotierten oder undotierten polykristallinem Halbleitermaterial (z. B. polykristallinem Silizium) und/oder einem Metall (z. B. Aluminium, Kupfer, Titan, Wolfram) bestehen. Alternativ kann die elektrisch leitende Leiterbahn 45 aus demselben elektrisch leitenden Material erzeugt werden, das die Gateelektroden 42 bildet. In diesem Fall wird das elektrisch leitende Material derart auf der Oberseite 18 abgeschieden, dass die Gateelektroden 42 erzeugt werden und dass es die Oberseite 18 überdeckt. Dann werden die die Oberseite 18 überdeckenden Teile des elektrisch leitenden Materials strukturiert, so dass die Gateelektroden 42 und die elektrisch leitende Leiterbahn 45 zurückbleiben.
  • Danach wird die elektrisch leitende Leiterbahn 45 mit einer weiteren dielektrischen Schicht 54 elektrisch isoliert, und ein elektrisch leitendes Material 71 wird auf der Oberseite 18 abgeschieden. Vor dem Abscheiden des elektrisch leitenden Materials 71 wird die dielektrische Schicht 52 oberhalb der ersten Gräben 21 mit einer Öffnung 53 versehen. Dies ermöglicht, dass das abgeschiedene elektrisch leitende Material 71 in die Öffnungen 53 eindringt und das elektrisch leitende Material 43 elektrisch und mechanisch kontaktiert. Bei dem elektrisch leitenden Material 71 kann es sich um dotiertes oder undotiertes polykristallines Halbleitermaterial (z. B. polykristallines Silizium) oder ein Metall (z. B. Aluminium, Kupfer, Titan, Wolfram) handeln. Wie anhand des folgenden Ausführungsbeispiels gezeigt ist, kann das elektrisch leitende Material 71 eine Sourcekontaktelektrode S mit Vorsprüngen 70 bilden, die in den Öffnungen 53 angeordnet sind, wo sie das elektrisch leitende Material 43 kontaktieren, so dass es elektrisch an den ersten Oberflächenabschnitt 10, an die dritte Halbleiterzone 13, und, soweit vorhanden, an die Kontaktdotierungszonen 15 angeschlossen ist. Die resultierende Struktur ist in 20 gezeigt.
  • Da das unter Bezugnahme auf 22 beschriebene Bauelement erfordert, dass die Durchkontaktierung 46 mit der herzustellenden Gatekontaktelektrode G elektrisch verbunden ist, wird die Anordnung an der Unterseite 19 geschliffen und/oder chemisch-mechanisch poliert (CMP), um das elektrisch leitende Material 44 der Durchkontaktierung 46 an der Unterseite 19 freizulegen. Die resultierende Struktur ist in 21 gezeigt mit einem frei liegenden Oberflächenabschnitt 460 des elektrisch leitenden Materials 44.
  • Vor, zusammen mit oder nach dem Abscheiden des elektrisch leitenden Materials 71 auf der Oberseite 18 kann ein elektrisch leitendes Material 72 auf die Unterseite 19 aufgebracht werden und die erste Halbleiterzone 11 und/oder das elektrisch leitende Material 44 mechanisch und elektrisch kontaktieren. Das elektrisch leitende Material 72 kann zwei elektrisch voneinander isolierte Abschnitte aufweisen: die Drainkontaktelektrode D, welche die erste Halbleiterzone 11 mechanisch und elektrisch kontaktiert, und die Gateelektrode G, die den frei liegenden Oberflächenabschnitt 460 mechanisch und elektrisch kontaktiert.
  • Vor dem Abscheiden des elektrisch leitenden Materials 72 können optional strukturierte dielektrische Schichten 55 und 56 auf der Unterseite 19 erzeugt werden, um insbesondere die Drainkontaktelektrode D gegenüber der Gatekontaktelektrode G elektrisch zu isolieren.
  • Wie anhand des vorliegenden Ausführungsbeispiels gezeigt ist, können bei dem fertig gestellten Bauelement die n-dotierte erste Halbleiterzone 11 eine Drainzone, die n-dotierte zweite Halbleiterzone 12 eine Driftzone, die p-dotierte dritte Halbleiterzone 13 eine Bodyzone, die n-dotierte vierte Halbleiterzone 14 eine Sourcezone und die p-dotierte Halbleiterzone 15 eine Bodykontaktzone sein.
  • Bei allen Ausgestaltungen der Erfindung, die einen steuerbaren Halbleiterschalter betreffen, können die Dotierungskonzentrationen der ersten Halbleiterzone 11 und der vierten Halbleiterzone 14 beispielsweise in einem Bereich von 1019 cm–3 bis 1021 cm–3 liegen. Die Dotierungskonzentration der zweiten Halbleiterzone 12 kann beispielsweise in einem Bereich von 1013 cm–3 und 2·1017 cm–3 liegen, und die Dotierungskonzentration der dritten Halbleiterzone 13 kann beispielsweise im Bereich von 1016 cm–3 und 1018 cm–3 liegen.
  • Wie anhand der vorangehend beschriebenen Ausführungsbeispiele erläutert wurde, kann es sich bei den Bauelementen um MOSFETs handeln. Allerdings lassen sich die erläuterten Prinzipien ebenso auf andere Bauelemente übertragen. Ein Beispiel für ein derartiges weiteres Bauelement ist ein IGBT, der sich von einem MOSFET nur dadurch unterscheidet, dass die erste Halbleiterzone 11 des IGBTs einen Leitungstyp aufweist, der komplementär ist zum Leitungstyp der ersten Halbleiterzone 11 eines MOSFETs, das heißt, „p” anstelle von „n” im Fall von n-Kanal-Bauelementen, und „n” anstelle von „p” im Fall von p-Kanal-Bauelementen. Wie dem Fachmann allgemein bekannt ist, unterscheidet sich die Nomenklatur zwischen MOSFETs und IGBTs darin, dass die Drainzone 11 und die Sourcezone 14 eines MOSFETs einer Kollektorzone 11 bzw. einer Emitterzone 14 eines IGBTs entspricht. Demgemäß entsprechen die Drainkontaktelektrode D und die Sourcekontaktelektrode S eines MOSFETs einer Kollektorkontaktelektrode C bzw. einer Emitterkontaktelektrode E eines IGBTs. Insbesondere wenn zwischen den in den Figuren beschriebenen MOSFETs und einem entsprechenden IGBT ein Unterschied besteht, sind die Bezugszeichen, die für IGBTs gelten, ergänzend in Klammern dargestellt.
  • Anstelle der beschriebenen (vertikalen) n-Kanal-Bauelemente können auf dieselbe Weise auch (vertikale) p-Kanal-Bauelemente hergestellt werden. Hierzu sind die Leitungstypen der ersten, zweiten, dritten und vierten Halbleiterzonen 11, 12, 13, 14 und der Kontaktdotierungszone 15 zu invertieren, d. h., n-Leitungstyp ist durch einen p-Leitungstyp zu ersetzen, und ein p-Leitungstyp ist durch einen n-Leitungstyp zu ersetzen.

Claims (25)

  1. Verfahren zur Herstellung eines steuerbaren Halbleiterbauelements, wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen eines Halbleiterkörpers (1) mit einer Oberseite (18) und einer Unterseite (19); Erzeugen eines ersten Grabens (21), der sich von der Oberseite (18) in den Halbleiterkörper (1) erstreckt, und eines zweiten Grabens (22, 23), der sich von der Oberseite (18) in den Halbleiterkörper (1) erstreckt, simultan in einem gemeinsamen Ätzprozess, wobei der erste Graben (21) eine erste Breite (w21) und eine erste Tiefe (d21) aufweist, und der zweite Graben (22, 23) eine zweite Breite (w22, w23), die größer ist, als die erste Breite (w21), und eine zweite Tiefe (d22, d23), die größer ist als die erste Tiefe (d21); Erzeugen einer Oxidschicht (3) in dem ersten Graben (21) und in dem zweiten Graben (22, 23) derart, dass die Oxidschicht (3) den ersten Graben (21) füllt und eine Oberfläche des zweiten Grabens (22, 23) elektrisch isoliert, simultan in einem gemeinsamen Prozessschritt; Entfernen der Oxidschicht (3) teilweise oder vollständig aus dem ersten Graben (21) derart, dass der Halbleiterkörper (1) einen frei liegenden ersten Oberflächenabschnitt (10) aufweist, der sich in dem ersten Graben (21) befindet.
  2. Verfahren nach Anspruch 1, bei dem der zweite Graben (22, 23) während des gemeinsamen Prozessschrittes zur Erzeugung der Oxidschicht (3) in dem ersten Graben (21) und in dem zweiten Graben (22, 23) durch die Oxidschicht (3) nicht vollständig gefüllt wird; und auf der Oberseite (18) eine erste Elektrode (71) gebildet wird, die den frei liegenden ersten Oberflächenabschnitt (10) elektrisch kontaktiert.
  3. Verfahren nach Anspruch 2, bei dem die erste Elektrode (71) einen Vorsprung (70) aufweist, der in dem ersten Graben (21) angeordnet ist und der den frei liegenden ersten Oberflächenabschnitt (10) kontaktiert.
  4. Verfahren nach einem der vorangehenden Ansprüche, bei dem der gemeinsame Prozessschritt zur Erzeugung der Oxidschicht (3) einen oder beide der folgenden Schritte umfasst: einen Abscheideprozess, bei dem ein Oxid auf dem Halbleiterkörper (1) abgeschieden wird; einen Oxidationsprozess, bei dem eine Oberflächenschicht des Halbleiterkörpers (1) oxidiert wird.
  5. Verfahren nach einem der vorangehenden Ansprüche, bei dem der frei liegende erste Oberflächenabschnitt (10) eine Sourcezone (14) darstellt.
  6. Verfahren nach einem der vorangehenden Ansprüche, bei dem in dem zweiten Graben (22) eine Gateelektrode (42) derart erzeugt wird, dass die Oxidschicht (3) die Gateelektrode (42) gegenüber dem Halbleiterkörper (1) elektrisch isoliert.
  7. Verfahren nach Anspruch 6, bei dem die Gateelektrode (42) Metall und/oder dotiertes, polykristallines Halbleitermaterial aufweist, oder aus Metall und/oder dotiertem, polykristallinen Halbleitermaterial besteht.
  8. Verfahren nach Anspruch 6 oder 7, bei dem in dem zweiten Graben (22) vor dem Erzeugen der Gateelektrode (42) eine Feldelektrode (41) erzeugt wird.
  9. Verfahren nach Anspruch 8, bei dem die Feldelektrode (41) Metall und/oder dotiertes, polykristallines Halbleitermaterial aufweist, oder aus Metall und/oder dotiertem, polykristallinen Halbleitermaterial besteht.
  10. Verfahren nach einem der vorangehenden Ansprüche, bei dem: der Halbleiterkörper (1) eine n-dotierte Drainzone (11) aufweist, eine n-dotierte Driftzone (12), eine p-dotierte Bodyzone (13) und eine n-dotierte oder p-dotierte Sourcezone (14), die aufeinander folgend angeordnet sind; und ein erster Graben (21) die Sourcezone (14) durchdringt und sich in die Bodyzone (13) hinein erstreckt.
  11. Verfahren nach Anspruch 10, bei dem auf der Unterseite (19) eine zweite Elektrode (72) gebildet wird, die die Drainzone (11) kontaktiert.
  12. Verfahren nach Anspruch 10 oder 11, bei dem der zweite Graben (23) die Sourcezone (14), die Bodyzone (13) und die Driftzone (12) durchdringt und sich in die Drainzone (11) hinein erstreckt.
  13. Verfahren nach einem der Ansprüche 10 bis 12 umfassend: Einfüllen eines elektrisch leitenden Materials (46) in den zweiten Graben (23); teilweises Entfernen der Drainzone (11) und der Oxidschicht (3) derart, dass das elektrisch leitende Material (46) an der Unterseite (19) einen frei liegenden zweiten Oberflächenabschnitt (460) aufweist.
  14. Verfahren nach Anspruch 13, bei dem auf der Unterseite (19) eine dritte Elektrode (73) erzeugt wird, die elektrisch leitend an dem frei liegenden zweiten Oberflächenabschnitt (460) angeschlossen wird.
  15. Verfahren zur Herstellung eines steuerbaren Halbleiterbauelements umfassend die Schritte: Bereitstellen eines Halbleiterkörpers (1), der eine Oberseite (18) und eine Unterseite (19) aufweist; Erzeugen eines ersten Grabens (21), der sich von der Oberseite (18) in den Halbleiterkörper (1) erstreckt, eines zweiten Grabens (22), der sich von der Oberseite (18) in den Halbleiterkörper (1) erstreckt, und eines dritten Graben (23), der sich von der Oberseite (18) in den Halbleiterkörper (1) erstreckt, simultan in einem gemeinsamen Ätzprozess, wobei der erste Graben (21) eine erste Breite (w21) und eine erste Tiefe (d21) aufweist; der zweite Graben (22) eine zweite Breite (w22) und eine zweite Tiefe (d22) aufweist; der dritte Graben (23) eine dritte Breite (w23) und eine dritte Tiefe (d23) aufweist; sowohl die erste Breite (w21) als auch die zweite Breite (w22) kleiner sind als die dritte Breite (w23); die erste Tiefe (d21) geringer ist als die zweite Tiefe (d22) und/oder geringer ist als die dritte Tiefe (d23); Erzeugen einer Oxidschicht (3) in dem ersten Graben (21), in dem zweiten Graben (22) und in dem dritten Graben (23) derart, dass die Oxidschicht (3) den ersten Graben (21) und den zweiten Graben (22) füllt und eine Oberfläche des dritten Grabens (23) elektrisch isoliert, simultan in einem gemeinsamen Prozessschritt; Entfernen der Oxidschicht (3) teilweise oder vollständig aus dem ersten Graben (21) derart, dass der Halbleiterkörper (1) einen frei liegenden ersten Oberflächenabschnitt (10) aufweist, der sich in dem ersten Graben (21) befindet.
  16. Verfahren nach Anspruch 15, bei dem der dritte Graben (23) während des gemeinsamen Prozessschrittes zur Erzeugung der Oxidschicht (3) in dem ersten Graben (21), in dem zweiten Graben (22) und in dem dritten Graben (23) durch die Oxidschicht (3) nicht vollständig gefüllt wird; und auf der Oberseite (18) eine erste Elektrode (71) gebildet wird, die den frei liegenden ersten Oberflächenabschnitt (10) elektrisch kontaktiert.
  17. Verfahren nach Anspruch 16, bei dem die erste Elektrode (71) einen Vorsprung (70) aufweist, der in dem ersten Graben (21) angeordnet ist und der den frei liegenden ersten Oberflächenabschnitt (10) kontaktiert.
  18. Verfahren nach einem vorangehenden Ansprüche 15 bis 17, bei dem der gemeinsame Prozessschritt zur Erzeugung der Oxidschicht (3) einen oder beide der folgenden Schritte umfasst: einen Abscheideprozess, bei dem ein Oxid auf dem Halbleiterkörper (1) abgeschieden wird; einen Oxidationsprozess, bei dem eine Oberflächenschicht des Halbleiterkörpers (1) oxidiert wird.
  19. Verfahren nach einem der Ansprüche 15 bis 18, bei dem in dem zweiten Graben (22) eine Gateelektrode (42) derart erzeugt wird, dass die Oxidschicht (3) die Gateelektrode (42) gegenüber dem Halbleiterkörper (1) elektrisch isoliert.
  20. Verfahren nach Anspruch 19, bei dem in dem zweiten Graben (22) vor dem Erzeugen der Gateelektrode (42) eine Feldelektrode (41) erzeugt wird.
  21. Verfahren nach einem der Ansprüche 15 bis 20, bei dem: der Halbleiterkörper (1) eine n-dotierte Drainzone (11) aufweist, eine n-dotierte Driftzone (12), eine p-dotierte Bodyzone (13) und eine n-dotierte oder p-dotierte Sourcezone (14), die aufeinander folgend angeordnet sind; und ein erster Graben (21) die Sourcezone (14) durchdringt und sich in die Bodyzone (13) hinein erstreckt; und der frei liegende erste Oberflächenabschnitt (10) durch die Sourcezone (14) gebildet wird.
  22. Verfahren nach Anspruch 21, bei dem auf der Unterseite (19) eine zweite Elektrode (72) gebildet wird, die die Drainzone (11) kontaktiert.
  23. Verfahren nach Anspruch 21 oder 22, bei dem der dritte Graben (23) die Sourcezone (14), die Bodyzone (13) und die Driftzone (12) durchdringt und sich in die Drainzone (11) hinein erstreckt.
  24. Verfahren nach einem der Ansprüche 21 bis 23 umfassend: Einfüllen eines elektrisch leitenden Materials (46) in den dritten Graben (23); teilweises Entfernen der Drainzone (11) und der Oxidschicht (3) derart, dass das elektrisch leitende Material (46) an der Unterseite (19) einen frei liegenden zweiten Oberflächenabschnitt (460) aufweist.
  25. Verfahren nach Anspruch 24, bei dem auf der Unterseite (19) eine dritte Elektrode (73) erzeugt wird, die elektrisch leitend an dem frei liegenden zweiten Oberflächenabschnitt (460) angeschlossen wird.
DE102013218238.4A 2012-09-13 2013-09-11 Verfahren zur herstellung eines steuerbaren halbleiterbauelements Active DE102013218238B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/614,076 US9059256B2 (en) 2012-09-13 2012-09-13 Method for producing a controllable semiconductor component
US13/614,076 2012-09-13

Publications (2)

Publication Number Publication Date
DE102013218238A1 DE102013218238A1 (de) 2014-05-15
DE102013218238B4 true DE102013218238B4 (de) 2014-10-23

Family

ID=50233677

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013218238.4A Active DE102013218238B4 (de) 2012-09-13 2013-09-11 Verfahren zur herstellung eines steuerbaren halbleiterbauelements

Country Status (3)

Country Link
US (3) US9059256B2 (de)
CN (1) CN103681354B (de)
DE (1) DE102013218238B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142655B2 (en) * 2013-03-12 2015-09-22 Infineon Technologies Ag Semiconductor device
US11004935B2 (en) * 2016-03-22 2021-05-11 Wai Yee LIU Solid power semiconductor field effect transistor structure
US10546772B2 (en) * 2016-03-30 2020-01-28 Intel Corporation Self-aligned via below subtractively patterned interconnect
US9691864B1 (en) * 2016-05-13 2017-06-27 Infineon Technologies Americas Corp. Semiconductor device having a cavity and method for manufacturing thereof
DE102016108934B4 (de) * 2016-05-13 2021-12-09 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
DE102016113183B4 (de) * 2016-07-18 2021-02-11 Infineon Technologies Austria Ag Leistungshalbleitervorrichtung mit einer Feldelektrode und Schaltleistungsvorrichtung
US9812535B1 (en) 2016-11-29 2017-11-07 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device and power semiconductor device
JP6825520B2 (ja) * 2017-09-14 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法、電力変換装置
EP3474318A1 (de) * 2017-10-23 2019-04-24 Nexperia B.V. Halbleiterbauelement und verfahren zur herstellung
CN109887989A (zh) * 2017-12-06 2019-06-14 深圳尚阳通科技有限公司 一种屏蔽栅功率器件及制造方法
CN113690301B (zh) * 2020-05-18 2024-01-26 华润微电子（重庆）有限公司 半导体器件及其制备方法
CN112382566B (zh) * 2020-11-12 2023-06-16 重庆万国半导体科技有限公司 一种沟槽功率器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120100B2 (en) * 2009-09-16 2012-02-21 Anpec Electronics Corporation Overlapping trench gate semiconductor device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150634A (ja) * 1998-11-13 2000-05-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7456439B1 (en) * 2001-03-22 2008-11-25 T-Ram Semiconductor, Inc. Vertical thyristor-based memory with trench isolation and its method of fabrication
WO2005065385A2 (en) * 2003-12-30 2005-07-21 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7453119B2 (en) * 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
DE102005020075A1 (de) 2005-04-29 2006-11-09 Infineon Technologies Ag Verfahren zum Herstellen einer Grabenstrukturhalbleitereinrichtung
US8501561B2 (en) * 2006-03-07 2013-08-06 Infineon Technologies Ag Method for producing a semiconductor component arrangement comprising a trench transistor
US7601596B2 (en) * 2006-11-16 2009-10-13 Infineon Technologies Austria Ag Semiconductor device with trench transistors and method for manufacturing such a device
US8409952B2 (en) * 2008-04-14 2013-04-02 Spansion Llc Method of forming an electronic device including forming a charge storage element in a trench of a workpiece
US8374986B2 (en) * 2008-05-15 2013-02-12 Exegy Incorporated Method and system for accelerated stream processing
US7897462B2 (en) * 2008-11-14 2011-03-01 Semiconductor Components Industries, L.L.C. Method of manufacturing semiconductor component with gate and shield electrodes in trenches
US8330256B2 (en) * 2008-11-18 2012-12-11 Seiko Epson Corporation Semiconductor device having through electrodes, a manufacturing method thereof, and an electronic apparatus
KR20100082170A (ko) * 2009-01-08 2010-07-16 삼성전자주식회사 실리콘 산화막 패턴 및 소자 분리막 형성 방법
TWI396240B (zh) * 2009-05-08 2013-05-11 Anpec Electronics Corp 製造功率半導體元件的方法
TWI382534B (zh) * 2009-05-13 2013-01-11 Anpec Electronics Corp 整合金氧半導體場效電晶體與蕭特基二極體之半導體元件及其製作方法
CN101989602B (zh) * 2009-08-03 2012-11-07 力士科技股份有限公司 一种沟槽mosfet
KR101641573B1 (ko) * 2009-11-12 2016-07-22 삼성전자주식회사 소자 분리 구조물 및 이의 형성 방법
US8643092B2 (en) * 2009-11-20 2014-02-04 Force Mos Technology Co., Ltd. Shielded trench MOSFET with multiple trenched floating gates as termination
CN101807574B (zh) * 2010-03-30 2012-02-29 无锡新洁能功率半导体有限公司 一种沟槽型功率mos器件及其制造方法
US8519473B2 (en) * 2010-07-14 2013-08-27 Infineon Technologies Ag Vertical transistor component
JP2012033766A (ja) * 2010-07-30 2012-02-16 Toshiba Corp 半導体記憶装置およびその製造方法
KR20120034410A (ko) * 2010-10-01 2012-04-12 삼성전자주식회사 반도체 장치 및 제조 방법
US8987862B2 (en) * 2011-01-12 2015-03-24 Freescale Semiconductor, Inc. Methods of forming semiconductor devices having conductors with different dimensions
JP5670777B2 (ja) * 2011-02-10 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8399363B1 (en) * 2011-02-28 2013-03-19 Samsung Electronics Co., Ltd. Methods of forming oxide-filled trenches in substrates using multiple-temperature oxide deposition techniques
US9018094B2 (en) * 2011-03-07 2015-04-28 Invensas Corporation Substrates with through vias with conductive features for connection to integrated circuit elements, and methods for forming through vias in substrates
US20120261746A1 (en) * 2011-03-14 2012-10-18 Maxpower Semiconductor, Inc. Double-Trench Vertical Devices and Methods with Self-Alignment Between Gate and Body Contact
KR20140023055A (ko) * 2012-08-16 2014-02-26 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120100B2 (en) * 2009-09-16 2012-02-21 Anpec Electronics Corporation Overlapping trench gate semiconductor device

Also Published As

Publication number Publication date
US9059256B2 (en) 2015-06-16
US9806188B2 (en) 2017-10-31
DE102013218238A1 (de) 2014-05-15
US20150311294A1 (en) 2015-10-29
CN103681354A (zh) 2014-03-26
US20160284840A1 (en) 2016-09-29
US20140073123A1 (en) 2014-03-13
CN103681354B (zh) 2016-08-17
US9362371B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
DE102013218238B4 (de) Verfahren zur herstellung eines steuerbaren halbleiterbauelements
DE102017120568B4 (de) Zellengrenzstruktur für eingebetteten speicher
DE102009030510B4 (de) Aufbau und Verfahren zum Ausbilden eines Trench-FET mit abgeschirmtem Gate mit einem Zwischenelektroden-Dielektrikum mit einer Nitridschicht darin
DE102012025824B4 (de) FinFET-Vorrichtung und Verfahren zum Herstellen einer FinFET-Vorrichtung
DE102011079138B4 (de) Vertikales transistorbauelement und seine herstellung
DE112007002971T5 (de) Aufbau und Verfahren zum Ausbilden eines planaren Schottky-Kontakts
DE102006019950B4 (de) Halbleitervorrichtung mit dielektrischer Trennung
DE102015118698A1 (de) Siliziumkarbidhalbleitereinrichtung und Verfahren zum Herstellen der Siliziumkarbidhalbleitereinrichtung
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE102020101247B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102015101692B4 (de) Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102010042381A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014108821A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit vergrabenen Gateelektrodenstrukturen und Halbleitervorrichtung
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE102019110004A1 (de) Schlitzkontakte und verfahren zu deren herstellung
DE102015214718A1 (de) Trench-Bipolartransistor mit isoliertem Gate und Herstellungsverfahren dafür
DE112013003623T5 (de) Halbleiterbauelement und Verfahren zum Herstellen von diesem
DE102015114405A1 (de) Halbleitervorrichtung mit sich durch eine zwischenschicht erstreckenden kontaktstrukturen und herstellungsverfahren
DE102016113332A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102007010884B4 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einem Trench-Transistor und Halbleiterbauelementanordnung mit einem Trench-Transistor
DE102015200593A1 (de) Integrierte Schaltungen mit vertikaler Verbindung zwischen nFETs und pFETS und Verfahren zum Herstellen selbiger

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative