DE102015214718A1

DE102015214718A1 - Trench-Bipolartransistor mit isoliertem Gate und Herstellungsverfahren dafür

Info

Publication number: DE102015214718A1
Application number: DE102015214718.5A
Authority: DE
Inventors: Naoki Mitamura
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2014-09-17
Filing date: 2015-08-03
Publication date: 2016-03-17
Also published as: US20160079402A1; JP2016063048A; US9882035B2; CN105428405A

Abstract

Ein Trench-Bipolartransistor mit isoliertem Gate umfasst in der Vorderfläche einer Driftschicht erster Leitfähigkeit ausgebildete Gräben; mehrere selektiv im Innern der Gräben bereitgestellte Gate-Elektroden; aus einem Isolator gebildete Isolierblöcke, mit denen die Innenseiten der Gräben jeweils zwischen benachbarten Gate-Elektroden gefüllt sind; und einen Kollektorbereich zweiter Leitfähigkeit, der auf einer Oberfläche der Driftschicht erster Leitfähigkeit auf der den Gräben gegenüberliegenden Seite ausgebildet ist.

Description

ALLGEMEINER STAND DER TECHNIK
1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft ein Halbleiterelement und ein Verfahren zum Herstellen des Halbleiterelements, und betrifft insbesondere einen Bipolartransistor mit isoliertem Gate zur Verwendung in einer Leistungsumrichtvorrichtung und ein Verfahren zur Herstellung des Bipolartransistors mit isoliertem Gate.
2. Beschreibung des Standes der Technik
Angesichts einer fortschreitenden Reduzierung des Leistungsverbrauchs einer Leistungsumrichtvorrichtung bestehen große Erwartungen für eine Reduzierung des Leistungsverbrauchs der Leistungsvorrichtungen selbst, die in der Leistungsumrichtvorrichtung eingesetzt werden. Unter den Leistungsvorrichtungen hat sich die Verwendung eines Bipolartransistors mit isoliertem Gate (nachfolgend als IGBT bezeichnet) durchgesetzt, bei dem eine niedrige Durchlassspannung durch einen Leitfähigkeitsmodulationseffekt erreicht werden kann und eine Gate-Steuerung mittels Spannung möglich ist. In den letzten Jahren hat sich die Anwendung eines Trench-IGBT, bei dem eine Trench-Struktur aus der Vorderfläche eines Wafers gebildet wird und Gate-Elektroden in der Trench-Struktur über eine Oxidschicht eingebettet sind, im Vergleich zu einem sogenannten planaren IGBT, bei dem Gate-Elektroden in der Vorderfläche eines Wafers vorgesehen sind, erhöht.
Es werden verschiedene Verbesserungsverfahren vorgeschlagen, um die Durchlassspannung des Trench-IGBT zu reduzieren. In einem beispielsweise in JP-A-2000-228519 beschriebenen Trench-IGBT wird, nachdem p-leitende Basisbereiche (p-leitende Wannenbereiche) in Abschnitten der Vorderflächenschicht einer n-leitenden Driftschicht gebildet werden, das Flächenverhältnis der in Kontakt mit einer Emitterelektrode befindlichen gleitenden Basisbereiche auf der Elektrodenseite reduziert. Dadurch wird ein Abfluss von aus einer p-leitenden Kollektorschicht injizierten Löchern über die p-leitenden Basisbereich an die Emitterelektrode unterdrückt und somit die Anhäufung von Löchern in der Vorderflächenschicht der n-leitenden Driftschicht unterstützt. Des Weiteren wird die Anhäufung der Ladungsträgerkonzentration auf der Emitterelektrodenseite erhöht, wodurch der Leitfähigkeitsmodulationseffekt verstärkt wird und die Durchlassspannung reduziert wird.
Wenn sich jedoch im Falle des IGBT in JP-A-2000-228519 durch Einschalten fließende Löcher in einem Bereich der Vorderflächenschicht der n-leitenden Driftschicht anhäufen, in der kein p-leitender Basisbereich ausgebildet ist, tritt eine Erscheinung auf, bei der aufgrund der angehäuften Löcher ein Verschiebungsstrom zu den Gate-Elektroden fließt. Dies führt zu dem Problem, dass eine Gate-Spannung beim Einschalten scharf ansteigt und dass der Spitzenwert eines Kollektorstroms mit dem scharfen Anstieg der Gate-Spannung hochspringt.
KURZDARSTELLUNG DER ERFINDUNG
Die Erfindung, die mit auf das vorstehend beschriebene Problem gerichtetem Augenmerk erdacht wurde, hat die Aufgabe, einen Trench-Bipolartransistor mit isoliertem Gate bereitzustellen, bei dem es möglich ist, einen Sprung des Spitzenwerts eines Kollektorstroms zu unterdrücken, wenn der Trench-Bipolartransistor mit isoliertem Gate eingeschaltet wird, sowie ein Verfahren zur Herstellung des Trench-Bipolartransistors mit isoliertem Gate bereitzustellen.
Um die Aufgabe zu erreichen, besteht der Hauptpunkt der Erfindung darin, dass ein Aspekt eines erfindungsgemäßen Bipolartransistors mit isoliertem Gate in der Vorderfläche einer Driftschicht erster Leitfähigkeit ausgebildete Gräben (Trenches); mehrere Gate-Elektroden, die selektiv im Innern der Gräben vorgesehen sind; aus einem Isolator gebildete Isolatorblöcke, mit denen die Innenseiten der Gräben jeweils zwischen benachbarten Gate-Elektroden gefüllt sind; und einen Kollektorbereich zweiter Leitfähigkeit, der auf einer Oberfläche der Driftschicht erster Leitfähigkeit auf der den Gräben gegenüberliegenden Seite ausgebildet ist, umfasst.
Der Hauptpunkt der Erfindung ist auch, dass ein Aspekt eines erfindungsgemäßen Herstellungsverfahren für einen Bipolartransistor mit isoliertem Gate einen Schritt des Füllens der Innenseiten von in Abschnitten der Vorderflächenschicht eines Halbleiterbereichs ausgebildeten Gräben mit einem Isolator; einen Schritt des Entfernens von Abschnitten des die Gräben füllenden Isolators und des selektiven Freilegens der Innenseiten der Gräben; und einen Schritt des Bildens von Gate-Elektroden in den selektiv freigelegten Innenseiten der Gräben umfasst.
Folglich ist es gemäß dem erfindungsgemäßen Bipolartransistor mit isoliertem Gate möglich, einen Sprung des Spitzenwerts eines Kollektorstroms beim Einschalten zu unterdrücken.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist eine Schnittansicht, die schematisch einen IGBT gemäß einer Ausführungsform der Erfindung darstellt.
2 ist eine Draufsicht, die schematisch den IGBT gemäß der Ausführungsform der Erfindung darstellt.
3 ist eine Schnittansicht, in A-A-Richtung in 2 gesehen.
4 ist eine Schnittansicht, in B-B-Richtung in 2 gesehen.
5 ist eine Schnittansicht, in C-C-Richtung in 2 gesehen.
6 ist eine Schnittansicht, in D-D-Richtung in 2 gesehen.
7 ist ein Konfigurationsdiagramm einer Schaltung, die in einer Simulation verwendet wird, die die Kenndaten des IGBT gemäß dem IGBT der Erfindung analysiert.
8 ist eine Draufsicht, die schematisch einen IGBT gemäß einem Vergleichsbeispiel darstellt.
9 ist ein Kennfeld, das aus der Simulationsanalyse resultierende Kurvenformen eines Kollektorstroms und einer Kollektor-Emitter-Spannung beim Einschalten zeigt.
10 ist ein Kennfeld, das eine aus der Simulationsanalyse resultierende Beziehung zwischen einem Gate-Widerstand und dem Spitzenwert des Kollektorstroms zeigt.
11 ist ein Kennfeld, das den aus der Simulationsanalyse resultierenden Zusammenhang zwischen dem Spitzenwert des Kollektorstroms und einem Einschaltverlust zeigt.
12 ist ein Diagramm, das eine Änderung des Ausgleichsverhaltens zwischen Einschaltspannung und Abschaltverlust zeigt.
13 ist eine Stufen-Schnittansicht, die schematisch die Kurzfassung eines Herstellverfahrens des IGBT gemäß der Ausführungsform der Erfindung (1) darstellt.
14 ist eine Stufen-Schnittansicht, die schematisch die Kurzfassung eines Herstellverfahrens des IGBT gemäß der Ausführungsform der Erfindung (2) darstellt.
15 ist eine Stufen-Schnittansicht, die schematisch die Kurzfassung eines Herstellverfahrens des IGBT gemäß der Ausführungsform der Erfindung (3) darstellt.
16 ist eine Stufen-Schnittansicht, die schematisch die Kurzfassung eines Herstellverfahrens des IGBT gemäß der Ausführungsform der Erfindung (4) darstellt.
17 ist eine Stufen-Schnittansicht, die schematisch die Kurzfassung eines Herstellverfahrens des IGBT gemäß der Ausführungsform der Erfindung (5) darstellt.
18 ist eine Schnittansicht, die schematisch einen IGBT gemäß einer weiteren Ausführungsform der Erfindung (erstes Abwandlungsbeispiel) darstellt.
19 ist eine Schnittansicht, die schematisch einen IGBT gemäß einer weiteren Ausführungsform der Erfindung (zweites Abwandlungsbeispiel) darstellt.
20 ist eine Schnittansicht aus der E-E-Richtung in 19 gesehen.
21 ist eine Schnittansicht, die schematisch einen IGBT gemäß einer weiteren Ausführungsform der Erfindung (drittes Abwandlungsbeispiel) darstellt.
22 ist eine Draufsicht, die schematisch einen IGBT gemäß einer weiteren Ausführungsform der Erfindung (viertes Abwandlungsbeispiel) darstellt.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Nachfolgend wird eine Beschreibung einer Ausführungsform der Erfindung gegeben. In der folgenden Beschreibung der Zeichnungen werden identischen oder gleichen Teilen identische oder gleiche Bezugszeichen gegeben. Die Zeichnungen sind jedoch schematisch und es sollte angemerkt werden, dass die Relation zwischen den Dicken und den Grundrissabmessungen, die Dickenverhältnisse von Schichten oder Schaltungen und dergleichen sich von den echten unterscheiden. Folglich sollten spezifische Dicken und Abmessungen unter Berücksichtigung der folgenden Beschreibung bestimmt werden. Es versteht sich ebenfalls, dass auch in den Zeichnungen eine Zeichnung Teile enthält, die sich in Relation und Verhältnis von Abmessungen von denen einer anderen Zeichnung unterscheiden. Auch sind die „Links-Rechts-” und „Aufwärts-Abwärts-” Richtungen in der folgenden Beschreibung lediglich zum Zwecke der Erläuterung definiert und schränken den technischen Gedanken der Erfindung nicht ein. Es ist daher natürlich, dass „links-rechts” und „auf-ab” vertauscht gelesen werden, wenn die Zeichnungsebene beispielsweise um 90 Grad gedreht wird, und dass „links” zu „rechts” wird und „rechts” zu „links” wird, wenn die Zeichnungsebene beispielsweise um 180 Grad gedreht wird.
In der folgenden Beschreibung der Ausführungsform der Erfindung wird auch eine erläuternde Beschreibung des Falls gegeben in dem eine erste Leitfähigkeit n-leitend ist und eine zweite Leitfähigkeit p-leitend ist, wobei jedoch durch Auswählen der Leitfähigkeiten in umgekehrter Relation die erste Leitfähigkeit p-leitend sein kann und die zweite Leitfähigkeit n-leitend sein kann. In der vorliegenden Beschreibung und den beigefügten Zeichnungen bedeuten n oder p in Schichten beziehungsweise Bereichen mit n oder p als Vorzeichen, dass Elektronen oder Löcher Majoritätsträger sind. Zudem bedeuten ein + oder ein –, das an n beziehungsweise p angehängt wird, dass ein Halbleiterbereich eine relativ hohe oder niedrige Störstellenkonzentration im Vergleich zu einem Halbleiterbereich ohne vorangestelltes + oder – aufweist. Außerdem wird in den beigefügten Zeichnungen die schraffierte Darstellung von einigen Schichten zur besseren Veranschaulichung weggelassen.
Aufbau des IGBT
Ein Trench-Bipolartransistor mit isoliertem Gate (IGBT) gemäß der Ausführungsführungsform der Erfindung umfasst mehrere Basisbereiche zweiter Leitfähigkeit 2a, 2b, ··· 2d und 3a, 3b, ··· 3d, die in Abschnitten der ersten Vorderflächenschicht einer Driftschicht erster Leitfähigkeit 1 ausgebildet sind, und mehrere Emitterbereiche erster Leitfähigkeit 4a1, 4a2, 4b1, ... 4e2, die in den entsprechenden inneren Bereichen der Basisbereiche zweiter Leitfähigkeit 2a, 2b, ··· 2d, ··· und 3a, 3b, ··· 3d, ausgebildet sind, wie in den 1 und 2 gezeigt.
Der IGBT umfasst auch mehrere Gräben (Trenches) 10a, 10b, ··· 10e, die von der Vorderfläche der mehreren Emitterbereiche erster Leitfähigkeit 4a1, 4a2, 4b1, ··· 4e2, ··· bis zur Driftschicht erster Leitfähigkeit 1 ausgebildet sind, und mehrere Gate-Elektroden 11a, 11b, ··· 11e, und 12a, 12b, ··· 12e, die selektiv im Innern der mehreren Gräben 10a, 10b, ··· 10e, ··· über jeweilige Isolierfilme 15a, 15b, ··· 15e, ··· und 16a, 16b, ··· 16e, ··· so vorgesehen sind, dass sie den mehreren Basisbereichen 2a, 2b, ··· 2d, und 3a, 3b, ··· 3d gegenüberliegen.
Der IGBT umfasst auch mehrere Isolierblöcke 13a, 13b, 13e, die in Bereichen, in Räumen auf den jeweiligen Innenseiten der Gräben 10a, 10b, ··· 10e, außer den Bereichen, in denen die Gate-Elektroden 11a, 11b, ··· 11e, ··· und 12a, 12b, ··· 12e, ··· vorgesehen sind, ausgebildet sind, wie in den 2 und 3 gezeigt. Auf den Isolierblöcken 13a, 13b, ··· 13e, ··· umfasst der IGBT auch mehrere Gate-Verbindungsabschnitte 9a, 9b, ··· 9e, ···, die jeweils benachbarte Gate-Elektroden 11a, 11b, ··· 11e, ··· und 12a, 12b ··· 12e, ··· elektrisch verbinden. Der IGBT umfasst auch mehrere Zwischenwandschichten 14a, 14b, 14e, ···, die auf Bereichen der ersten Vorderflächenschicht der Driftschicht erster Leitfähigkeit 1 ausgebildet sind und mit denen die Isolierblöcke 13a, 13b, ··· 13e, ··· in Kontakt sind. Der IGBT umfasst auch eine Isolierschicht 8, die auf der Vorderfläche der Driftschicht erster Leitfähigkeit 1, auf den Zwischenwandschichten 14a, 14b, ··· 14e, ··· und auf den Gate-Verbindungsabschnitten 9a, 9b, ··· 9e, ··· gemeinsam aufgeschichtet ist.
Der IGBT umfasst auch, auf der Isolierschicht 8, eine Emitterelektrode 5, die in gemeinsamem Kontakt mit den Vorderflächen der Emitterbereiche erster Leitfähigkeit 4a1, 4a2, 4b1, ··· 4e2, ··· und mit den Vorderflächen der Basisbereiche zweiter Leitfähigkeit 2a, 2b, ··· 2d, ··· und 3a, 3b, ··· 3d, bereitgestellt ist, und eine Pufferschicht erster Leitfähigkeit 18, die auf einer Oberfläche der Driftschicht erster Leitfähigkeit 1 auf der den Basisbereichen zweiter Leitfähigkeit 2a, 2b, ··· 2d, ··· und 3a, 3b, ··· 3d, ··· gegenüberliegenden Seite ausgebildet ist. Die Emitterelektrode 5 ist über mehrere in der Isolierschicht 8 ausgebildete Kontaktlöcher C1, C2 in Kontakt mit den Vorderflächen der Basisbereiche zweiter Leitfähigkeit 2a, 2b, ··· 2d, ··· und 3a, 3b, ··· 3d, ···.
Der IGBT umfasst auch einen Kollektorbereich zweiter Leitfähigkeit 6, der auf einer Oberfläche der Pufferschicht erster Leitfähigkeit 18 auf der den Gräben 10a, 10b, ··· 10e, gegenüberliegenden Seite ausgebildet ist, und eine Kollektorelektrode 7, die auf einer Oberfläche des Kollektorbereichs zweiter Leitfähigkeit 6 auf der der Pufferschicht erster Leitfähigkeit 18 gegenüberliegenden Seite bereitgestellt ist. In 1 ist zum Zwecke der Erläuterung ein Abschnitt jeder Schicht und Elektrode des IGBT geschnitten, und auf eine weitere Darstellung wird verzichtet.
Die Basisbereiche zweiter Leitfähigkeit 2a, 2b, ··· 2d, ··· und 3a, 3b, ··· 3d sind jeweils zwischen benachbarten Gräben 10a, 10b, ··· vorgesehen, wie in 2 gezeigt. Die Basisbereiche zweiter Leitfähigkeit 2a, 2b, ··· 2d, ··· und 3a, 3b, ··· 3d, ··· sind über die Gräben 10a, 10b, ··· 10e in der Links-Rechts-Richtung in 2 linear und senkrecht zur Erstreckungsrichtung der Gräben ausgerichtet, bei Betrachtung des IGBT von oben. Außerdem sind die linear dargestellten Basisbereiche zweiter Leitfähigkeit derart, dass, wie in 2 durch die oberseitige Gruppe von Basisbereichen zweiter Leitfähigkeit 2a, 2b, ··· 2d, ··· und die unterseitige Gruppe der Basisbereiche zweiter Leitfähigkeit 3a, 3b, ··· 3d, ··· gezeigt, die oberseitige und unterseitige Gruppe von Basisbereichen zweiter Leitfähigkeit in Erstreckungsrichtung der Gräben parallel beabstandet voneinander sind. Die mehreren Basisbereiche zweiter Leitfähigkeit 2a, 2b, ··· 2d, ··· und 3a, 3b, ··· 3d sind so angeordnet, dass sie insgesamt ein Streifenmuster darstellen.
In 2 ist der Zustand, in dem die Isolierschicht 8 und die Emitterelektrode 5 entfernt sind, im Bereich der Seite links von der in der Mitte in Links-Rechtsrichtung gezeigten strichpunktierten Line schematisch dargestellt. Zudem ist der Zustand eines horizontalen Schnitts in einer Position an einer oberen Fläche S (mit Bezug auf 1) der Driftschicht erster Leitfähigkeit 1 im Bereich auf der Seite rechts der strichpunktierten Linie in einer Draufsicht gezeigt.
Die Gräben 10a, 10b, ··· 10e, ···, die alle eine U-Form und dieselbe Grabenbreite aufweisen, sind in gleichen Abständen parallel zueinander auf der Driftschicht erster Leitfähigkeit 1 ausgebildet und sind in Kontakt mit den Basisbereichen zweiter Leitfähigkeit 2a, 2b, ··· 2d, ··· und 3a, 3b, ··· 3d, ··· Die Form der Gräben, die nicht auf eine U-Form beschränkt ist, kann in einer anderen Form ausgebildet sein, wie etwa einer V-Form.
Die Gate-Elektroden 11a, 11b, ··· 11e, ··· und 12a, 12b, ··· müssen lediglich aus einem Material mit leitfähigen Eigenschaften bestehen, wofür in der Ausführungsform der Erfindung polykristallines Silizium, das mit leitfähigen Verunreinigungen dotiert ist, verwendet wird (dotiertes Polysilizium). Die Gate-Elektroden 11a, 11b, ··· 11e, ··· und 12a, 12b, ··· 12e, ··· sind selektiv im Innern des Grabens 10a eingebettet, wie durch zwei Gate-Elektroden 11a und 12a in 5 veranschaulicht, und sind in Erstreckungsrichtung des Grabens 10a parallel und in einem vorbestimmten Abstand d zueinander angeordnet. Das heißt, die Gate-Elektroden 11a, 11b, ··· 11e, ··· und 12a, 12b, ··· 12e, ··· sind getrennt voneinander im Innern des Grabens angeordnet. Daher ist die Gesamtfläche von zwei Bereichen, in denen jeweils eine getrennte Gate-Elektrode über entsprechende Isolierfilme in Kontakt mit der Driftschicht erster Leitfähigkeit 1 ist, kleiner als die Fläche eines Bereichs einer Gate-Elektrode, die über entsprechende Isolierfilme in Kontakt mit der Driftschicht erster Leitfähigkeit 1 ist, wenn die Gate-Elektrode gleichmäßig über die gesamte Innenseite eines Grabens eingebettet ist (mit Bezug auf 8).
Die Gate-Verbindungsabschnitte 9a, 9b, ··· 9d, ··· müssen lediglich aus einem Material mit leitfähigen Eigenschaften bestehen, wofür dotiertes Polysilizium in gleicher Weise wie bei den Gate-Elektroden 11a, 11b, ··· und 12a, 12b, ··· 12e, ··· verwendet wird. Als Material für die Gate-Verbindungsabschnitte 9a, 9b, ··· 9d, ··· kann, ohne auf dotiertes Polysilizium beschränkt zu sein, ein anderes leitfähiges Material verwendet werden, solange es als Verdrahtung funktioniert, die die Gate-Elektroden elektrisch miteinander verbindet. Die Gate-Verbindungsabschnitte 9a, 9b ··· 9d, ··· sind in quadratischer Säulenform ausgebildet, wie in 1 gezeigt, und die Breite (die Länge in Links-Rechtsrichtung in 1) der Gate-Verbindungsabschnitte 9a, 9b, ··· 9d, ··· ist im Wesentlichen dieselbe wie die Breite der Gate-Elektroden 11a, 11b, ··· 11e, ··· und 12a, 12b, ··· 12e, ···.
Die Gate-Verbindungsabschnitte 9a, 9b, 9d, sind derart, dass, wie durch den Gate-Verbindungsabschnitt 9a in 5 veranschaulicht, der mittlere Abschnitt in Längsrichtung des Gate-Verbindungsabschnitts 9a auf der Oberseite des Isolierblocks 13 aufgeschichtet ist, und die zwei Endabschnitte des Gate-Verbindungsabschnitts 9a sind jeweils mit der benachbarten Gate-Elektrode 11a beziehungsweise der Gate-Elektrode 12a verbunden. Das heißt, der Gate-Verbindungsabschnitt 9a ist so vorgesehen, dass er sich über den Isolierblock 13a erstreckt und zwischen den benachbarten Gate-Elektroden 11a und 12a überbrückt. Die Unterseiten der zwei Endabschnitte des Gate-Verbindungabschnitts 9a sind mit den Oberseiten der jeweiligen Endabschnitte der Gate-Elektrode 11a und der Gate-Elektrode 12a auf der Seite der Endabschnitte des Gate-Verbindungsabschnitts 9a verbunden. Das heißt, die Oberseiten der Gate-Elektrode 11a und der Gate-Elektrode 12a liegen auf einer niedrigeren Ebene als die Oberseite des Gate-Verbindungsabschnitts 9a, und es ist ein Ebenenunterschied zwischen den zwei Oberseiten der Gate-Elektrode 11a und Gate-Elektrode 12a und der Oberseite des Gate-Verbindungsabschnitts 9a ausgebildet. Indem die Gate-Verbindungsabschnitte 9a, 9b, 9d, ··· jeweils zur Überbrückung zwischen benachbarten Gate-Elektroden vorgesehen sind, ist es möglich, die Gate-Elektroden selbst in einem Zustand, in dem die Zwischenwandschichten 14a, 14b, ··· 14d, ··· auf der Vorderseite der Driftschicht erster Leitfähigkeit 1 aufgeschichtet sind, elektrisch miteinander zu verbinden.
Hier werden Bereiche der Vorderseitenschicht der Driftschicht erster Leitfähigkeit 1, in denen kein Basisbereich zweiter Leitfähigkeit ausgebildet ist, als Ladungsträger-Anhäufungsbereiche” definiert. Die 2 und 4 zeigen mehrere Ladungsträger-Anhäufungsbereiche 20a, 20b, ··· 20d, ··· in der Vorderseitenschicht der Driftschicht erster Leitfähigkeit 1. Löcher, die vom Kollektorbereich zweiter Leitfähigkeit 6 einfließen, wenn der IGBT eingeschaltet ist, häufen sich in den Ladungsträger-Anhäufungsbereichen 20a, 20b, ··· 20s, ··· an.
Die Isolierblöcke 13a, 13b, ··· 13d, ··· werden aus einem aus Oxid gebildeten Isolator gebildet, der die Räume im Innern der in Kontakt mit den Ladungsträger-Anhäufungsbereichen 20a, 20b, ··· 20d, ··· befindlichen Gräben 10a, 10b, ··· 10e, ··· füllt, wie in 4 gezeigt, und sind eine längslaufende lange wandartige Struktur mit einer Längsrichtung in der Erstreckungsrichtung der Gräben 10a, 10b, 10e, Die unteren Endabschnitte der Isolierblöcke 13a, 13b, ··· 13d reichen bis unterhalb der Basisbereiche zweiter Leitfähigkeit 2a, 2b, ··· und 3a, 3b, ··· 3d, ···.
Die zwei Endbereiche jeder der Isolierblöcke 13a, 13b, ··· 13d, ··· sind so ausgebildet, dass sie die Basisbereiche zweiter Leitfähigkeit 2a, 2b, ··· 2d, ··· und 3a, 3b, ··· 3d, ··· nicht überlappen, wie in 2 gezeigt. Es ist nicht ausgeschlossen, dass sich die zwei Endabschnitte eines jeden der Isolierblöcke 13a, 13b ··· 13d, ··· mit den Basisbereichen 2a, 2b, ··· 2d, ··· und 3a, 3b, ··· 3d, ··· überlappen, es ist jedoch bevorzugt, dass die zwei Endbereiche eines jeden der Isolierblöcke 13a, 13b, ··· 13d, ··· so ausgebildet sind, dass sie sich mit mindestens den Emitterbereichen 4a1, 4a2, 4b1, ··· 4e2, ··· nicht überlappen. Der Grund dafür ist, dass wenn sich die zwei Endabschnitte eines jeden der Isolierblöcke 13a, 13b, ··· 13d, ··· mit den Emitterbereichen erster Leitfähigkeit 4a1, 4a2, 4b1, ··· 4e2, ··· überlappen, sich die Flächen von Bereichen der Gate-Elektroden 11a, 11b, ··· 11e, ··· und 12a, 12b, ··· 12e, die über jeweilige Isolierfilme in Kontakt mit den Emitterbereichen 4a1, 4a2, 4b1, ··· 4e2 sind, verringern und somit eine Kanalbildung beeinträchtigen. Ein Verschiebungsstrom, der aufgrund der in den Ladungsträger-Anhäufungsbereichen 20a bis 20d angehäuften Löchern zu den Gate-Elektroden 11a, 11b, 11e, ··· und 12a, 12b, ··· 12e, ··· fließt, wird durch die Isolierblöcke 13a, 13b, ··· 13d, ··· unterdrückt, und es ist somit möglich, einen scharfen Anstieg der Gate-Spannung des IGBT zu unterdrücken.
Wie in 5 gezeigt ist die Länge in seitlicher Richtung des Isolierblocks 13 gleich lang wie der Abstand d zwischen den benachbarten Gate-Elektroden 11a und 12a. Daher gilt, dass wenn die Fläche eines Abschnitts auf der Hauptoberfläche eines Halbleitersubstrats, in der ein IGBT-Element gebildet werden soll, mit länger werdendem Abstand d konstant ist, das durch die Isolierblöcke 13a, 13b, ··· 13d, ··· belegte Volumen größer wird und somit den zu den Gate-Elektroden 11a, 11b, ··· 11e, ··· und 12a, 12b, ··· 12e, ··· fließenden Verschiebestrom unterdrückt und einen Anstieg der Gate-Spannung beim Einschalten unterdrückt.
Derweil nimmt bei sich erhöhendem Abstand d das Volumen der Gate-Elektroden 11a, 11b, ··· 11e, ··· und 12a, 12b, ··· 12e, ··· umgekehrt proportional zu einem Anstieg des Volumens der Isolierblöcke 13a, 13b, ··· 13d ··· ab, und die Länge der die Gate-Elektroden verbindenden Gate-Verbindungsabschnitte 9a, 9b, 9d, ··· erhöht sich. Wenn die Dicke der Gate-Verbindungsabschnitte 9a, 9b, ··· 9d, ··· nicht erhöht werden kann, erhöht sich daher der Widerstand des IGBT insgesamt und führt somit zu einem Anstieg der Gate-Spannung beim Einschalten. Das heißt, der Abstand d wird unter Berücksichtigung des Gleichgewichts zwischen der Unterdrückung des zu den Gate-Elektroden 11a, 11b, ··· 11e, ··· und 12a, 12b, ··· 12e, ··· fließenden Verschiebestroms und einem Anstieg des Gate-Widerstands des IGBT eingestellt.
Die Zwischenwandschichten 14a, 14b, ··· 14d, ··· sind Bereiche, die jeweils durch einen zwischen benachbarten Isolierblöcken 13a, 13b, ··· 13d, ··· positionierten Isolator ausgeführt sind und einstückig mit den Isolierblöcken 13a, 13b, ··· 13d, ··· ausgebildet sind, wie in 4 gezeigt. Die Oberseiten der Zwischenwandschichten 14a, 14b, ··· 14d, ··· und die Oberseiten der Isolierblöcke 13a, 13b, ··· 13d sind bündig miteinander ausgebildet. Zudem sind die Zwischenwandschichten 14a, 14b, ··· 14d, an den Vorderseiten der Ladungsträger-Anhäufungsbereiche 20a, 20b, ··· 20d, ··· ausgebildet, wie durch die Zwischenwandschicht 14a in 6 veranschaulicht. Sonach weisen die Zwischenwandschichten 14a, 14b, ··· 14d, ··· dasselbe gestreifte Muster auf wie dasjenige der Basisbereiche der zweiten Leitfähigkeit, in Draufsicht auf den IGBT gesehen (mit Bezug auf 2).
Die Driftschicht erster Leitfähigkeit 1 ist ein n-leitender Halbleiterbereich, der mit einer niedrigen Störstellenkonzentration ausgebildet ist, das heißt, einem relativ hohen Widerstand. Die Basisbereiche zweiter Leitfähigkeit 2a, 2b, ··· 2d, ··· und 3a, 3b, ··· 3d, ··· sind p-leitende Halbleiterbereiche, die selektiv auf einer Oberflächenschicht auf einer Seite (der Oberseite in 3) der Driftschicht erster Leitfähigkeit 1 ausgebildet sind. Die Emitterbereiche erster Leitfähigkeit 4a1, 4a2, 4b1, ··· 4e2, ··· sind n-leitende Halbleiterbereiche, die, wie in den 2 und 3 gezeigt, selektiv auf Oberflächenschichten auf einer Seite der Basisbereiche zweiter Leitfähigkeit 2a, 2b, ··· 2d, ··· und 3a, 3b, ··· 3d, ··· so ausgebildet sind, dass sie eine hohe Störstellenkonzentration aufweisen, das heißt, sie sind Halbleiterbereiche, die so ausgebildet sind, dass sie einen vergleichsweise niedrigen Widerstand aufweisen.
Die Pufferschicht erster Leitfähigkeit 18, die ein n-leitender Halbleiterbereich ist, der so ausgebildet ist, dass er eine hohe Störstellenkonzentration aufweist, wird bereitgestellt, um die Ausgleichseigenschaften zwischen einer Kollektorspannung (Sättigungsspannung) und einem Abschaltverlust des IGBT zu verbessern. Zudem ist der Kollektorbereich zweiter Leitfähigkeit 6 ein p-leitender Halbleiterbereich, der so ausgebildet ist, dass er eine hohe Störstellenkonzentration aufweist, und wenn der IGBT angeschaltet ist, werden über die Pufferschicht 18 vom Kollektorbereich zweiter Leitfähigkeit 6 Löcher in die Driftschicht erster Leitfähigkeit 1 injiziert. Arbeitsweise des IGBT
Wenn der IGBT eingeschaltet ist und auch eine Vorwärtsspannung zwischen dem Kollektor und dem Emitter angelegt ist, dann ist die Gate-Spannung an den Gate-Elektroden 11a, 11b, ··· 11e, ··· und 12a, 12b, ··· 12e ··· angelegt, und bildet dabei Kanäle zwischen der Driftschicht erster Leitfähigkeit 1 und Emitterbereichen erster Leitfähigkeit 4a1, 4a2, 4b1, ··· 4e2, ··· aus, und es fließt ein Strom zwischen dem Kollektor und dem Emitter. Zudem werden vom Kollektorbereich zweiter Leitfähigkeit 6 Löcher in die Driftschicht erster Leitfähigkeit 1 injiziert, wodurch ein Leitfähigkeitsmodulationseffekt erzeugt wird, und der Widerstand der Driftschicht erster Leitfähigkeit 1 fällt ab. Der IGBT kommt in einen Durchlasszustand, und die injizierten Löcher werden in den mehreren Ladungsträgerbereichen 20a, 20b, ··· 20d, ··· angehäuft.
Die vom Kollektorbereich zweiter Leitfähigkeit 6 injizierten Löcher werden in den Ladungsträger-Anhäufungsbereichen 20a, 20b, ··· 20d, ··· angehäuft, und eine Einschaltspannung Von des IGBT fällt aufgrund der angehäuften Löcher ab. Da die Isolierblöcke 13a, 13b, ··· 13d, ··· in Kontakt mit den Ladungsträger-Anhäufungsbereichen 20a, 20b, ··· 20d, ··· vorgesehen sind, wird unterdessen der aufgrund der angehäuften Löcher zu den Gate-Elektroden 11a, 11b, ··· 11e, ··· und 12a, 12b, ··· 12e, ··· fließende Verschiebungsstrom unterdrückt. Da die Isolierblöcke 13a, 13b, ··· 13d, ··· eine den Gräben entsprechenden wandartige Struktur sind und die unteren Endabschnitte der Isolierblöcke 13a, 13b, ··· 13d, ··· bis unterhalb der Basisbereiche zweiter Leitfähigkeit 2a, 2b, ··· 2d, ··· und 3a, 3b, ··· 3d, ··· reichen, wird auch eine Bewegung der Löcher in den Ladungsträgerbereichen 20a, 20b, ··· 20d wirksam unterdrückt. Dadurch wird ein Anstieg der Gate-Spannung unterdrückt, und es wird ein Sprung eines Kollektorstroms beim Anschalten unterdrückt.
Wenn der Kollektorstrom ansteigt, vergrößert sich auch eine Zeitänderung der Spannung von Schutzdioden (FWD) von gegenüberliegenden Armen des IGBT, wodurch elektromagnetische Störungen zunehmen und der Einschaltverlust des IGBT zunimmt. Daher wird in der Ausführungsform der Erfindung ein Sprung des Spitzenwerts durch die mehreren Isolierblöcke 13a, 13b, ··· 13d, ··· unterdrückt, und es ist somit möglich, den Einschaltverlust zu reduzieren.
Wenn der IGBT abgeschaltet ist, verschwinden zudem die Kanäle und die Injektion der Löcher vom Kollektorbereich 6 zweiter Leitfähigkeit stoppt. Die in den Ladungsträger-Anhäufungsbereichen 20a, 20b, ··· 20d, ··· angehäuften Löcher verschwinden gepaart mit Elektronen in der Driftschicht erster Leitfähigkeit 1 oder fließen an die Emitterelektrode 5 ab und durchlaufen dabei die Basisbereiche zweier Leitfähigkeit 2a bis 2d und 3a bis 3d.
Als Nächstes wird eine Beschreibung der Eigenschaften des IGBT gemäß der Ausführungsform der Erfindung sowie eines Vergleichsbeispiels gegeben, indem in einer Simulationsanalyse erhaltene Ergebnisse verwendet werden. Die Werte (eine Gleichstrom-Source-Spannung V_cc, eine Induktivität L, eine Gate-Emitterspannung V_ge und einen Gate-Widerstand R_g) von Elementen in einer in der Simulation verwendeten Schaltung, außer der Diode und dem IGBT, die in 7 durch den gestrichelten Kasten gezeigt werden, werden durch Eingabe von außen eingestellt.
Der IGBT hat eine Nennspannung von 3,3 kV und eine Nennstromdichte von ungefähr 50 A/cm². Andere Hauptabmessungen werden in den folgenden Punkten 1 bis 7 beschrieben.

1. Driftschicht erster Leitfähigkeit Dicke: ungefähr 370 μm, und höchste Störstellenkonzentration: in der Größenordnung von ungefähr 2 × 10¹³/cm³
2. Gräben Form: U-Form, Tiefe: ungefähr 5 μm, Öffnungsbreite: ungefähr 1 μm, Grabenabstände: ungefähr 4 μm, und Tiefe des inneren Oxidfilms: ungefähr 0,1 μm
3. Basisbereiche zweiter Leitfähigkeit Breite: ungefähr 4 μm, Länge: ungefähr 4 μm, Tiefe: ungefähr 3 μm, Abstand zwischen benachbarten Basisbereichen zweiter Leitfähigkeit: ungefähr 90 μm, und Oberflächen-Störstellenkonzentration: in der Größenordnung von 5,5 × 10¹⁶/cm³
4. Emitterbereiche erster Leitfähigkeit Breite: ungefähr 1,5 μm, Länge: ungefähr 1,5 μm, Tiefe: ungefähr 0,3 μm, und Oberflächen-Störstellenkonzentration: in der Größenordnung von 1,0 × 10²⁰/cm³
5. Isolierblöcke Länge (= Abstand d zwischen Gate-Elektroden): ungefähr 95 μm
6. Pufferschicht erster Leitfähigkeit Dicke: ungefähr 30 μm, und höchste Störstellenkonzentration: in der Größenordnung von 1,0 × 10¹⁵/cm³
7. Kollektorbereich zweiter Leitfähigkeit Dicke: ungefähr 1 μm, und Oberflächen-Störstellenkonzentration: in der Größenordnung von 1,0 × 10¹⁷/cm³

Ein IGBT gemäß dem Vergleichsbeispiel unterscheidet sich auch von der Ausführungsform dadurch, dass mehrere Basisbereiche der zweiten Leitfähigkeit, die Emitterbereiche der ersten Leitfähigkeit enthalten, die ohne Kennzeichen dargestellt sind, in einem schachbrettartigen Muster zwischen den Gräben 10a, 10b, ··· 10e, ··· angeordnet sind, wie in 8 in einer Draufsicht des IGBT gezeigt. Der IGBT gemäß des Vergleichsbeispiels unterscheidet sich auch dadurch von der Ausführungsform, dass er keine Isolierblöcke gemäß der Ausführungsform der Erfindung aufweist, und dass Gate-Elektroden 41a, 41b, ··· 41e, ··· gleichmäßig über die gesamte Innenseite der in 8 dargestellten entsprechenden Gräben 10a, 10b, ··· 10e, ··· in Erstreckungsrichtung der Gräben 10a, 10b, ··· 10e, ··· über die Isolierfilme eingebettet sind. Die anderen Abmessungen des IGBT gemäß dem Vergleichsbeispiel sind dieselben wie in der Ausführungsform, und die Größe der Ladungsträgerbereiche ist ebenfalls dieselbe wie in der Ausführungsform.
Der Simulationsanalyse zufolge steigen zunächst die beiden Werte der entsprechenden Kollektorströme I_c in der Ausführungsform und dem Vergleichsbeispiel zum selben Zeitpunkt an, wie durch die zwei durchgezogenen Linien in 9 gezeigt, fallen nach Erzielen eines Spitzenwerts, und erreichen einen im Wesentlichen konstanten Wert. Der Spitzenwert des Kollektorstroms I_c im Vergleichsbeispiel beträgt 160 [A] oder mehr, während der Spitzenwert des Kollektorstroms I_c in der Ausführungsform in der Größenordnung von 90 [A] liegt.
Nachdem im Falle des Vergleichsbeispiels durch Einschalten vom Kollektorbereich zweiter Leitfähigkeit einfließende Löcher in den Ladungsträger-Anhäufungsbereichen angehäuft werden, fließt ein Verschiebestrom zu den in Kontakt mit den Ladungsträgerbereichen stehenden Gate-Elektroden und die Gate-Spannung steigt scharf an. Dadurch springt der Kollektorstrom I_c im Vergleichsbeispiel hoch, wie durch den Spitzenwert angezeigt.
Da im Falle der Ausführungsform unterdessen sehr wenige Gate-Elektroden in der Nähe des Ladungsträger-Anhäufungsbereichs vorhanden sind, fließt auch dann kein Verschiebestrom zu den Gate-Elektroden, wenn die Löcher in den Ladungsträger-Anhäufungsbereich fließen, und ein scharfer Anstieg der Gate-Spannung wird unterdrückt. Es kann daher bestätigt werden, dass der Spitzenwert des Kollektorstroms I_c in der Ausführungsform deutlich unterdrückt wird, und dass es möglich ist, einen Sprung des Kollektorstroms zu unterdrücken.
Wie auch durch die gestrichelten Linien in 9 gezeigt ändert sich auch eine Kollektor-Emitter-Spannung V_ce entsprechend einer Änderung der Werte der jeweiligen Kollektorströme I_c in der Ausführungsform und dem Vergleichsbeispiel. Wie in 10 gezeigt wird zudem ein Spitzenwert I_cp des Kollektorstroms I_c in der Ausführungsform selbst dann niedriger gehalten als im Vergleichsbeispiel, wenn der Gate-Widerstand R_g zwischen 10 bis 100 (Ω) geändert wird.
Wie auch in 11 gezeigt wird der Spitzenwert I_cp der Kollektorspannung I_c in der Ausführungsform in der Größenordnung von 2/3 des Spitzenwerts I_cp des Kollektorstroms I_c im Vergleichsbeispiel gehalten, wenn man beide miteinander beim selben Einschaltverlust E_on vergleicht. Die in Klammern gesetzten Zahlenwerte neben den ausgedruckten Kurven in 11 sind die Gate-Widerstände R_g, wenn die Simulation ausgeführt wird. Hierbei sind der Spitzenwert I_cp des Kollektorstroms I_c und der Einschaltverlust E_on in einer Ausgleichsbeziehung. Das heißt, es stellt sich heraus, dass die Ausführungsform ein geringes Störverhalten aufweist, wenn der verbleibende Einschaltverlust E_on niedrig gehalten wird. Im Falle desselben Spitzenwerts I_cp = 150 [A] fällt zudem in der Ausführungsform der Erfindung der Einschaltverlust E_on auf ungefähr die Hälfte im Vergleich zum Vergleichsbeispiel.
Wie als Nächstes in 12 gezeigt ist die Einschaltspannung Von in der Ausführungsform ungefähr 3,38 [V], und die Einschaltspannung Von im Vergleichsbeispiel ist ungefähr 3,29 [V], wenn der Spitzenwert I_cp des Kollektorstroms I_c 150 [A] beträgt. Die Einschaltspannung Von in der Ausführungsform steigt um ungefähr 0,09 [V] (ungefähr 3%) im Vergleich zur Einschaltspannung Von im Vergleichsbeispiel. Indessen beträgt der Abschaltverlust E_off in der Ausführungsform ungefähr 101,5 [mJ], und der Abschaltverlust E_off im Vergleichsbeispiel ist ungefähr 104,5 [mJ]. Der Abschaltverlust E_off in der Ausführungsform verringert sich um ungefähr 0,09 [V] (ungefähr 3%) im Vergleich zum Vergleichsbeispiel. Das heißt, wenn von der Einschaltspannung Von herrührende Nachteile und von dem Abschaltverlust E_off herrührende Vorteile ausgeglichen sind, ändern sich in der Ausführungsform die Ausgleichseigenschaften im Wesentlichen nicht, wie durch den in 12 skizzierten Pfeil gezeigt.
Somit ist es im Unterschied zum Vergleichsbeispiel mit dem IGBT gemäß der Ausführungsform, bei dem die Isolierblöcke im Innern der Gräben vorgesehen sind, möglich, den vorteilhaften Effekt des Reduzierens von nur dem Spitzenwert I_cp des Kollektorstroms I_c zu erhalten, ohne den Einschaltverlust E_on durch Abstimmen des Gate-Widerstands R_g zu reduzieren und ohne die Ausgleichseigenschaften zwischen der Einschaltspannung Von und dem Abschaltverlust E_off zu verringern, wie aus den 9 bis 12 deutlich ist.
Herstellverfahren des IGBT
Als Nächstes wird mit Bezug auf die 13 bis 17 eine Beschreibung eines Herstellverfahrens des IGBT gemäß der Ausführungsform der Erfindung gegeben.

a. Zunächst wird ein n-leitendes Halbleitersubstrat aus Silizium ausgezogen und in eine vorbestimmte Dicke geformt, und beispielsweise durch ein MCZ-Verfahren (mit Magnetfeld arbeitendes Czochralski-Verfahren) hergestellt, und ein n-leitendes Störstellenelement, wie etwa Phosphor (P), wird an einer Hauptoberfläche des Halbleitersubstrats in einer vorbestimmtem Konzentration durch Ionenimplantation oder dergleichen dotiert, wodurch die Driftschicht erster Leitfähigkeit 1 gebildet wird. Als Nächstes werden, wie in 13 gezeigt, mehrere Gräben 10a, 10b, ··· 10e, ··· derselben Breite parallel zueinander in gleichen Abständen in der Oberseite der Vorderflächenschicht der Driftschicht erster Leitfähigkeit 1 gebildet, indem beispielsweise eine Fotolithografie-Technologie oder eine Trockenätz-Technologie eingesetzt wird.
b. Ein Oxid, wie etwa Siliziumoxid, wird vorab als Isolator über die ganze Oberseite der Vorderflächenschicht der Driftschicht erster Leitfähigkeit 1 durch ein CVD-Verfahren (Chemische Gasphasenabscheidung) oder dergleichen aufgetragen, sodass eine Isolierschicht 14 gebildet wird, wie in 14 gezeigt. Zu diesem Zeitpunkt, wobei auch die ganze Innenseite eines jeden Grabens 10a, 10b, ··· 10e, ··· mit dem Isolator gefüllt ist, wird der Isolator so aufgetragen, dass er bis auf eine Position aufgeschichtet ist, die höher als die Position der Oberseite S der Driftschicht erster Leitfähigkeit 1 ist, und die gesamte Oberseite der Driftschicht erster Leitfähigkeit 1 mit der Isolierschicht abgedeckt ist.
c. Als Nächstes wird die Isolierschicht 14 selektiv mittels einer Fotolithografie-Technik, einer Trockenätz-Technik oder dergleichen geätzt, wie in 15 gezeigt, ein Teil des Isolators, der die Innenseiten der Gräben füllt, wird entfernt, sodass selektiv ein Teil der Vorderflächenschicht der Driftschicht erster Leitfähigkeit 1 und ein Teil der Innenseite eines jeden Grabens 10a, 10b, ··· 10e, ··· freigelegt wird. Insbesondere wird eine Schutzschicht so geätzt, dass sie in Streifenform rechtwinklig zur Erstreckungsrichtung der Gräben 10a, 10b, ··· 10e, ··· gemustert ist. Durch Freilegen der Vorderfläche der Driftschicht erster Leitfähigkeit in Streifenform ist es möglich, mehrere Basisbereiche zweiter Leitfähigkeit im nachfolgenden Schritt effizient auszubilden.

Zudem sind die Isolierblöcke 13a, 13b, ··· 13d, ··· und die Zwischenwandschichten 14a, 14b, ··· 14d, ··· einstückig durch die nach dem Ätzen auf der Driftschicht erster Leitfähigkeit 1 verbleibende Isolierschicht ausgebildet. Zu diesem Zeitpunkt wird die auf der Driftschicht erster Leitfähigkeit 1 verbleibende Isolierschicht 14 so gemustert, dass die Länge der Isolierschicht 14 in Erstreckungsrichtung der Gräben einen Wert innerhalb eines erwünschten Bereichs hat. Die Musterbildung wird beispielsweise durch Anpassen der Breite des Schutzschichtmusters beim Ätzen der Isolierschicht 14 durchgeführt. Die Länge der auf der Driftschicht erster Leitfähigkeit 1 verbleibenden Isolierschicht 14 entspricht der Länge der Isolierblöcke 13a, 13b, ··· 13d, ···, das heißt, dem Abstand d zwischen den Gate-Elektroden. Wenn beispielsweise die Abmessungen, außer dem Abstand d, in gleicher Weise eingestellt werden wie die in der in der 7 gezeigten Simulation beschriebenen Abmessungen, dann wird zweckmäßigerweise eine Länge in der Größenordnung von 80 bis 100 μm als Abstand d eingesetzt.

d. Als Nächstes werden die freigelegten Innenflächen der Gräben 10a, 10b, ··· 10e, ··· oxidiert, und, wie in 16 gezeigt, es wird ein die Isolierfilme 15a, 15b, ··· 15e, ··· und 16a, 16b, ··· 16e, ··· bildender Oxidfilm im Innern der Gräben 10a, 10b, ··· 10e, ··· gebildet. Nachdem eine für die Breite des Oxidfilms passende Schutzschicht mittels einer Fotolithografie-Technik oder dergleichen gemustert ist, wird weiterhin ein dotierter Polysiliziumfilm mittels eines CVD-Verfahrens (Chemische Gasphasenabscheidung) oder dergleichen aufgeschichtet. Danach wird das Ätzen mittels einer Trockenätz-Technik oder dergleichen ausgeführt und somit die Gate-Elektroden 11a, 11b, ··· 11e, ··· und 12a, 12b, ··· 12e, ··· auf den freigelegten Innenseiten der Gräben 10a, 10b, ··· 10e, ··· ausgebildet.

Durch Musterbildung auf dem dotierten Polysiliziumfilm, derart, dass der dotierte Polysiliziumfilm auf der Oberseite der Isolierschicht 14 entlang der Gräben 10a, 10b, ··· 10e, ··· verbleibt, werden zu diesem Zeitpunkt die Gate-Verbindungsabschnitte 9a, 9b, ··· 9d, ··· einstückig mit den Gate-Elektroden 11a, 11b, ··· 11e, ··· und 12a, 12b, ··· 12e ausgebildet. Die Gate-Elektroden 11a, 11b, ··· 11e, ··· und 12a, 12b, ··· 12e, werden durch den Abstand d voneinander getrennt in den jeweiligen Gräben 10a, 10b, ··· 10e angeordnet.

e. Als Nächstes wird ein p-leitendes Störstellenelement, wie etwa Arsen(As)-Ionen, in die Vorderflächenschicht der Driftschicht erster Leitfähigkeit 1, von der die Isolierschicht 14 entfernt ist, beispielsweise mittels eines Ionenimplantationsverfahrens implantiert und somit die Basisbereiche zweiter Leitfähigkeit 2a, 2b, ··· 2d, ··· und 3a, 3b, ··· 3d, ··· geformt, wie in 17 gezeigt.
f. Als Nächstes wird ein n-leitendes Störstellenelement, wie etwa Phosphor(P)-Ionen, in die jeweiligen Vorderflächenschichten der gebildeten Basisbereiche zweiter Leitfähigkeit 2a, 2b, ··· 2d, ··· und 3a, 3b, ··· 3d durch Ionenimplantation oder dergleichen implantiert und somit die Emitterbereiche erster Leitfähigkeit 4a1, 4a2, 4b1, ··· 4e2, ··· in den entsprechenden inneren Abschnitten der Basisbereiche zweiter Leitfähigkeit 2a, 2b, ··· 2d, ··· und 3a, 3b, ··· 3d, ··· gebildet.
g. Als Nächstes wird die Isolierschicht 8 auf den Basisbereichen zweiter Leitfähigkeit 2a, 2b, ··· 2d, und 3a, 3b, ··· 3d, den Emitterbereichen erster Leitfähigkeit 4a1, 4a2, 4b1, ··· 4e2, ···, den Gate-Elektroden 11a, 11b, ··· 11e, ··· und 12a, 12b, ··· 12e, ··· und den Zwischenwandschichten 14a, 14b, 14d, ··· durch ein CVD-Verfahren oder dergleichen ausgebildet (mit Bezug auf 1). Nachdem mehrere Kontaktlöcher C1, C2, ··· (mit Bezug auf 1) so ausgebildet werden, dass sie gemeinsam sowohl in den Emitterbereichen erster Leitfähigkeit 4a1, 4a2, 4b1, ··· 4e2 als auch in den Basisbereichen zweiter Leitfähigkeit 2a, 2b, ··· 2d, ··· und 3a, 3b, ··· offen sind, wird weiterhin die Emitterelektrode 5 auf der Isolierschicht 8 mittels eines Films aus Aluminium (Al), Silizium (Si) oder dergleichen gebildet. Nachfolgend kann eine vorbestimmte Abflachungsbehandlung ausgeführt werden, oder ein nicht gezeigter Passivierungsfilm kann auf der Oberseite der Emitterelektrode 5 ausgebildet werden.
h. Als Nächstes wird ein n-leitendes Störstellenelement, wie etwa Phosphor(P)-Ionen, in die Unterseite der Driftschicht erster Leitfähigkeit 1 durch Ionenimplantation oder dergleichen implantiert und somit die Pufferschicht erster Leitfähigkeit 18 (mit Bezug auf 1) gebildet.
i. Des Weiteren wird ein p-leitendes Störstellenelement, wie etwa Arsen(As)-Ionen, in die Unterseite der gebildeten Pufferschicht erster Leitfähigkeit 18 durch Ionenimplantation oder dergleichen implantiert und somit der Kollektorbereich zweiter Leitfähigkeit 6 gebildet. Wenn p-Schichten (die Basisbereiche zweiter Leitfähigkeit 2a, 2b, ··· 2d, und 3a, 3b, ··· 3d, ···) zu tief sind, können die Pufferschicht erster Leitfähigkeit 18 und die Kollektorschicht zweiter Leitfähigkeit 6 vor dem Bilden der p-Schichten gebildet werden.
j. Nachfolgend wird eine Metallplatte aus Aluminium (Al), Silizium (Si) oder dergleichen mit dem Oberteil des Kollektorbereichs zweiter Leitfähigkeit 6 durch beispielsweise ein Legierungsverfahren verbunden und somit die Kollektorelektrode 7 gebildet. Anschließend wird das Halbleitersubstrat in mehrere Chips gewürfelt und die Chips werden durch eine vorbestimmte Verarbeitung auf einem Paket montiert.

Beim Bipolartransistor mit isoliertem Gate gemäß der Ausführungsform der Erfindung sind die Gate-Elektroden selektiv und beabstandet entlang der Nuten der Gräben angeordnet, und benachbarte Gate-Elektroden sind elektrisch durch jede der auf den Isolierblöcken gestapelten Gate-Verbindungsabschnitte verbunden. Ferner werden die durch die Innenseiten der nur mit dem Isolator gefüllten Gräben gebildeten Isolierblöcke, wobei keine Gate-Elektrode angeordnet wird, im Innern der Gräben in Kontakt mit den Ladungsträger-Anhäufungsbereichen der Driftschicht erster Leitfähigkeit bereitgestellt. Da keine Gate-Elektrode in der Nähe der Ladungsträger-Anhäufungsbereiche vorhanden ist, ist es auch dann, wenn Löcher in die Ladungsträgerbereiche fließen, möglich, den aufgrund der Anhäufung von Löchern zu den Gate-Elektroden fließenden Verschiebungsstrom zu unterdrücken. Daher ist es möglich, einen scharfen Anstieg der Gate-Spannung zu unterdrücken und einen Sprung des Kollektorstroms beim Einschalten zu unterdrücken.
Die Erfindung wurde unter Verwendung der Ausführungsform beschrieben, die wie bislang beschrieben offenbart wurde; sie sollte jedoch nicht so verstanden werden, dass der Vortrag und die Zeichnungen, die einen Teil der Offenbarung bilden, die Erfindung einschränken. Es sollte denkbar sein, dass verschiedene ergänzende Ausführungsformen, praktische Beispiele und Ausführungstechnologien einem Fachmann aus der Offenbarung offensichtlich werden. Beispielsweise wurde in der Ausführungsform der Erfindung eine Beschreibung eines IGBT der Art eines npn-Transistors gegeben, wobei der Leitfähigkeitsmodulationseffekt durch in den Ladungsträger-Anhäufungsbereichen angehäuften Löchern erzeugt wird; jedoch ist die Erfindung nicht hierauf beschränkt und es kann ein IGBT ausgeführt werden, der von der Art eines pnp-Transistors mit vertauschten n und p ist und Elektronen als anzuhäufende Ladungsträger verwendet.
Eine weitere Ausführungsform: Erstes Abwandlungsbeispiel
Eine weitere Ausführungsform der Erfindung kann auch derart sein, dass, wie durch einen Isolierblock 17a in 18 veranschaulicht, der Isolierblock 17a so ausgebildet ist, dass er sich von der Seite der Isolierschicht 8 zur Seite der Driftschicht erster Leitfähigkeit 1 hin erweitert. Das heißt, die zum Isolierblock 17a benachbarten Gate-Elektroden 21a und 22a sind so ausgestaltet, dass sie sich von der Seite der Isolierschicht 8 zur Driftschicht erster Leitfähigkeit 1 hin verengen. Eine geneigte Oberfläche 24a ist zwischen der Unterseite der Gate-Elektrode 21a und der Unterseite des Gate-Verbindungsabschnitts 19a ausgebildet, und eine geneigte Oberfläche 24b ist zwischen der Unterseite der Gate-Elektrode 22a und der Unterseite der Gate-Verbindungsabschnitts 19a ausgebildet.
Wenn hierin die geneigten Oberflächen 24a und 24b nicht vorhanden sind (mit Bezug auf 5), ändert sich das Potenzial in den Grenzbereichen zwischen den Gate-Elektroden 11a, 11b, ··· 11e, ··· und 12a, 12b, ··· 12e, ··· und den Isolierblöcken 13a, 13b, ··· 13d, ··· schlagartig. Dadurch, dass die geneigten Oberflächen 24a und 24b ausgebildet sind, ist es möglich, die Potenzialänderung in den Grenzbereichen zu mildern, wie durch die punktierte Linie in der Driftschicht erster Leitfähigkeit 1 in 18 gezeigt, sodass die Durchbruchsspannungseigenschaften des IGBT verbessert werden. Andere Strukturen als die im ersten Abänderungsbeispiel beschriebene Struktur sind in gleicher Weise ausgestaltet wie die bislang beschriebenen Ausgestaltungen der Ausführungsform der Erfindung, und da dasselbe für andere nachfolgend zu beschreibende Abänderungsbeispiele gilt, wird auf eine überflüssige Beschreibung verzichtet.
Eine weitere Ausführungsform: Zweites Abänderungsbeispiel
Eine weitere Ausführungsform der Erfindung kann auch derart sein, dass mehrere Verbindungsabschnitte 25a, 25b, ··· 25e, ···, die die Driftschicht erster Leitfähigkeit 1 und die Emitterelektrode 5 verbinden und kurzschließen, gebildet werden, wie in den 19 und 20 gezeigt. 19 ist ein Schaubild, das den Zustand eines Schnitts rechtwinklig zur Ebene in einer mittigen Position in Richtung der Nutenbreite des Grabens 10a am linken Ende in 20 zeigt.
Die Verbindungsabschnitte 25a, 25b, ··· 25e, ··· sind jeweils durch dotiertes Polysilizium ausgebildet, das die Innenseite eines Lochabschnitts 23 füllt, der im Innern des Isolierblocks ausgebildet ist um, den Gate-Verbindungsabschnitt 9a, die Isolierschicht 8 und die Isolierblöcke 13a bis 13e von der Seite der Emitterelektrode 5 zur Seite der Driftschicht erster Leitfähigkeit 1 hin durchzuführen, wie in 19 gezeigt. Der Lochabschnitt 23a ist so ausgebildet, dass er den Gate-Verbindungsabschnitt 9a nicht unterbricht, indem die Breite des Lochabschnitts 23a kürzer gemacht ist als die Breite des Gate-Verbindungsabschnitts 9a, wie in 20 gezeigt. Zudem sind die Verbindungsabschnitte 25a, 25b, ··· 25e, ··· einstückig mit der Emitterelektrode 5 ausgebildet. Die Verbindungsabschnitte 25a, 25b, 25e, schwächen die Konzentration des elektrischen Felds in der Driftschicht erster Leitfähigkeit, wenn eine Sperrvorspannung angelegt wird. Das heißt, die in den Verbindungsabschnitten 25a, 25b, ··· 25e, ··· eingebettete Emitterelektrode 5 kommt über einen Isolierfilm 26a, ··· nahe an die Driftschicht erster Leitfähigkeit 1, und es ist dadurch möglich, eine Raumänderung des Potenzials zu mildern, wie durch die gepunktete Linie in 19 gezeigt. Dabei wird der Effekt zum Verbessern der Durchbruchspannung erzeugt.
Eine weitere Ausführungsform: Drittes Abänderungsbeispiel
Eine weitere Ausführungsform der Erfindung kann derart sein, dass die Breite der mehreren Gate-Verbindungsabschnitte 49b, 49c, ··· 49e, breiter ausgebildet ist als die Breite der Gate-Elektroden 12a, 12b, 12c, Indem die Gate-Verbindungsabschnitte 49b, 49c, ··· 49e, ··· in der Breite größer gemacht werden als die Gate-Elektroden 12a, 12b, 12c, ···, vergrößert sich die Schnittfläche der Gate-Verbindungsabschnitte 49b, 49c, ··· 49e, ···. Da es daher möglich ist, den Gate-Widerstand des IGBT insgesamt niedrig auszuführen, ist es möglich, einen Anstieg der Gate-Spannung beim Einschalten zu unterdrücken und den Einschaltverlust zu reduzieren. Eine weitere Ausführungsform: Viertes Abänderungsbeispiel
Eine weitere Ausführungsform der Erfindung kann auch derart sein, dass Isolierblöcke 33a, 33b, 33c und 33d im Innern eines Grabens 30 ausgebildet sind, dessen Öffnungsabschnitt in Draufsicht des IGBT in einer quadratische Säulenform dargestellt wird, wie in 22 veranschaulicht. In 22 ist der Öffnungsabschnitt des Grabens 30, der eine im Wesentlichen quadratische Rahmenform aufweist, an der Vorderfläche einer n^–-leitenden Driftschicht 1 ausgebildet. Ein p-leitender Basisbereich 2 ist im Innern des Quadrats ausgebildet und es sind weiterhin vier n⁺-leitende Emitterbereiche 4p, 4q, 4r und 4s im Innern des Basisbereichs 2 ausgebildet. Vier Gate-Elektroden 31a, 31b, 31c und 31d sind im Innern des Grabens 30 in jeweiligen mittigen Positionen von vier Seiten des Quadrats so eingebettet, dass sie den jeweiligen vier Emitterbereichen 4p, 4q, 4r und 4s über Isolierfilme 36a, 36b, 36c und 36d zugewandt sind. Entlang des Rahmens ist außerhalb des Grabens 30 ein Ladungsträger-Anhäufungsbereich vorhanden.
Die Isolierblöcke 33a, 33b, 33c und 33d sind jeweils zwischen benachbarten Gate-Elektroden ausgebildet, das heißt, in den vier Eckabschnitten des Quadrats im Innern des Grabens 30. Die vier Isolierblöcke 33a, 33b, 33c und 33d sind aus Oxid ausgeführt, und die vier Eckabschnitte sind jeweils mit dem Oxid gefüllt. Die vier im Innern des Grabens 30 getrennt angeordneten Gate-Elektroden 31a, 31b, 31c und 31d sind durch eine nicht gezeigte Verdrahtung verbunden. Durch die vier Isolierblöcke 33a, 33b, 33c und 33d, die im Innern des Grabens 30 ausgebildet sind, mit dem der Ladungsträger-Anhäufungsbereich in Kontakt ist, ist es auch im Falle des in 22 gezeigten IGBT möglich, den aufgrund der angehäuften Löcher zu den Gate-Elektroden fließenden Verschiebungsstrom zu unterdrücken.
Wie obenstehend enthält die Erfindung verschiedene Ausführungsformen oder dergleichen, die bislang nicht beschrieben wurden, und der technische Umfang der Erfindung wird von der bisherigen Beschreibung nur durch die angegeben Gegenstände der Erfindung gemäß den entsprechenden Ansprüchen festgelegt.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2000-228519 A [0003, 0004]

Claims

Trench-Bipolartransistor mit isoliertem Gate, Folgendes umfassend: in der Vorderfläche einer Driftschicht erster Leitfähigkeit ausgebildete Gräben; mehrere selektiv im Innern der Gräben bereitgestellte Gate-Elektroden; aus einem Isolator gebildete Isolierblöcke, mit denen die Innenseiten der Gräben jeweils zwischen benachbarten Gate-Elektroden gefüllt sind; und einen Kollektorbereich zweiter Leitfähigkeit, der auf einer Oberfläche der Driftschicht erster Leitfähigkeit auf der den Gräben gegenüberliegenden Seite ausgebildet ist.
Trench-Bipolartransistor mit isoliertem Gate nach Anspruch 1, wobei die Isolierblöcke so angeordnet sind, dass sie sich nicht mit den in der Vorderfläche der Driftschicht erster Leitfähigkeit ausgebildeten Basisbereichen zweiter Leitfähigkeit überlappen.
Trench-Bipolartransistor mit isoliertem Gate nach Anspruch 2, ferner umfassend: Gate-Verbindungsabschnitte, die jeweils benachbarte Gate-Elektroden verbinden.
Trench-Bipolartransistor mit isoliertem Gate nach Anspruch 3, wobei die Gate-Elektroden so ausgebildet sind, dass sie sich zur Seite des Kollektorbereichs zweiter Leitfähigkeit hin verengen.
Trench-Bipolartransistor mit isoliertem Gate nach Anspruch 4, ferner umfassend: Verbindungsabschnitte, die die Driftschicht erster Leitfähigkeit und eine auf der Driftschicht erster Leitfähigkeit ausgebildete Emitterelektrode im Innern der jeweiligen Isolierblöcke verbinden.
Trench-Bipolartransistor mit isoliertem Gate nach Anspruch 5, wobei die Gate-Verbindungsabschnitte in der Breite breiter sind als die Gate-Elektroden.
Herstellverfahren für Trench-Bipolartransistor mit isoliertem Gate, Folgendes umfassend: einen Schritt des Füllens der Innenseiten von Gräben mit einem Isolator, wobei die Gräben in Abschnitten der Vorderflächenschicht eines Halbleiterbereichs ausgebildet sind; einen Schritt des Entfernens des die Gräben füllenden Isolators und des selektiven Freilegens der Innenseite der Gräben; und einen Schritt des Bildens von Gate-Elektroden in den selektiv freigelegten Innenseiten der Gräben.